JPH1070227A - ボトムリード形半導体パッケージ - Google Patents

ボトムリード形半導体パッケージ

Info

Publication number
JPH1070227A
JPH1070227A JP15963297A JP15963297A JPH1070227A JP H1070227 A JPH1070227 A JP H1070227A JP 15963297 A JP15963297 A JP 15963297A JP 15963297 A JP15963297 A JP 15963297A JP H1070227 A JPH1070227 A JP H1070227A
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
type semiconductor
outer end
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15963297A
Other languages
English (en)
Other versions
JP2873953B2 (ja
Inventor
Joong-Ha You
ユー ジューン−ハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH1070227A publication Critical patent/JPH1070227A/ja
Application granted granted Critical
Publication of JP2873953B2 publication Critical patent/JP2873953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】ボトムリード形半導体パッケージにおける印刷
回路基板と外部リード部との接続状態検査を容易にし、
またパッケージの発熱を迅速に放出して、外部リード部
と印刷回路基板間の熱膨張係数の差に基づく両者の接着
部の破損を防止する。 【解決手段】複数の外部リード部の外端部を除いて、半
導体チップ、内部リード部、及びワイヤを包含して密封
されたモールディング部の底面から、複数の外部リード
部の外端部を突出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部との電気的接
続通路になる外部リード部を、半導体パッケージ本体の
底面から突出するように形成して構成されたボトムリー
ド形半導体パッケージ（ＢＬＰ）に関する。
【０００２】
【従来の技術】従来から多様な種類の半導体パッケージ
が知られているが、この中、通常のＳＯＪ半導体パッケ
ージは、半導体チップをリードフレームのパッドに絶縁
性テープ及びペーストを用いて接着し、前記半導体チッ
プのパッドと内部リード部とを電導性導線により接続し
て電気的に接続した後、モールディング樹脂により半導
体チップ、内部リード部、及び導線を成形密封してパッ
ケージ本体を形成し、前記内部リード部からパッケージ
本体の側面外方に延長突出された外部リード部を略
「Ｊ」字状に形成して構成されていた。
【０００３】然るに、このような半導体パッケージは、
基板に実装するとき、半導体パッケージ本体の両側面外
方に突出された外部リード部のため、基板の大きさに対
する半導体パッケージの占有面積比が大きくなり、また
半導体パッケージの運搬時に外部リード部が容易に撓ん
で不良品が発生するという問題点があった。そこで、こ
のような問題点を解決した半導体パッケージが開発さ
れ、米国特許第５、４２８、２４８（１９９５．６．２
７）号にボトムリード形半導体パッケージとして提示さ
れている。
【０００４】かかる従来のボトムリード形半導体パッケ
ージは、図７に示すように、下面が露出され、かつ印刷
回路基板（図示されず）に連結される複数の基板連結リ
ード部２ａと、それら基板連結リード部２ａの一端から
斜め上方に折曲形成された後、水平方向に延長形成され
た複数のチップ接続リード部２ｂと、を備えたリードフ
レーム２と、基板連結リード部２ａの上面に接着剤３を
介して接着された半導体チップ１と、該半導体チップ１
のチップパッド１ａとチップ接続リード２ｂとを電気的
に連結する複数の電導性導線４と、から構成されてい
た。且つ、前記電導性導線４、半導体チップ１及びリー
ドフレーム２の各リード部２ａ、２ｂを包含する所定部
位をモールディング樹脂によりモールディングしてパッ
ケージ本体５を形成し、前記基板連結リード部２ａの下
面がパッケージ本体５の下面に露出されるようにモール
ディングした後、該露出された基板連結リード部２ａの
下面に鉛メッキを施していた。
【０００５】このような従来構成によると、半導体パッ
ケージの基板占有面積が減少し、かつ基板連結リード部
２ａの損傷が防止されるという特長を有するものであ
る。
【０００６】
【発明が解決しようとする課題】然るに、このような従
来のボトムリード形半導体パッケージにおいては、前記
基板連結リード部２ａの下面がパッケージ本体の下面と
殆ど同一レベルをなして基板連結リード部２ａの印刷回
路基板からの高さが非常に低いため、パッケージ本体の
下面が印刷回路基板の上面に接続して実装されたとき、
熱放出効率が低く、基板連結リード部と印刷回路基板間
の熱膨張係数の差により接着部の破損が容易に発生する
と共に、実装結合状態の外観検査を行うことが難しいと
いう問題点があった。
【０００７】このような従来技術の問題点を解決するた
め本発明の目的は、印刷回路基板に接続する外部リード
部の外端部をパッケージ本体の底面下方に突出されるよ
うに形成し、パッケージ本体と印刷回路基板間に所定の
空間部を確保して、外部リード部の接続状態検査を容易
に行えるようにし、またパッケージ本体の周囲に空気の
流通を円滑にさせて、半導体パッケージからの発生熱を
迅速に放出し得るボトムリード形半導体パッケージを提
供しようとするものである。
【０００８】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るボトムリード形半導体パッケージ
においては、外部リード部と内部リード部とを有する複
数のリードと、前記内部リード部の上面に絶縁性接着部
材を介して接着された半導体チップと、該半導体チップ
と各内部リード部とを電気的に連結する複数の電導性導
線と、前記外部リード部の外端部を除き、前記半導体チ
ップ、前記内部リード部、前記外部リード部の一部及び
導線が密封して形成されたモールディング部と、を備え
て構成され、前記各外部リード部の外端部が、前記モー
ルディング部の底面から下方に突出形成されたことを特
徴とするボトムリード形半導体パッケージを提供する。
【０００９】かかる構成により、各外部リード部の外端
部が、前記モールディング部の底面から下方に突出形成
された分だけ、従来に較べパッケージ本体と印刷回路基
板間に所定の空間部を確保することとなり、該空間を通
じて外部リード部の接続状態検査を行い、またパッケー
ジ本体の周囲に空気の流通を円滑にさせて、半導体パッ
ケージからの発生熱を放熱する。
【００１０】前記外部リード部は、前記外端部から前記
モールディング部の底面に平行に延びる水平部を有し、
前記内部リード部は、前記外部リード部の水平部から上
方に反転折曲して前記水平部上面に重畳される重畳部を
有し、前記半導体チップは、前記重畳部の上面に絶縁性
接着部材を介して接着されるように具体的に構成するよ
うにすれば良い。
【００１１】かかる構成により、前記外部リード部と内
部リード部とが重畳されてリードの高さが低くなるた
め、半導体パッケージの高さを低くすることができ、ひ
いては半導体パッケージのサイズが小さくなる。前記外
部リード部の突出された外端部は、該外部リード部の下
面に溝部を設けることにより、ここで容易に前記水平部
から折曲形成され得る。
【００１２】前記内部リード部は、銀メッキ又は金メッ
キ処理を施して、内部リード部と導線とを堅固に接合
し、もって電気的特性を向上させる。また前記外部リー
ド部は、鉛メッキ又は錫メッキ処理がなされても良い。
これにより、基板に実装するとき、外部リード部の腐食
を防止する。また前記内部リード部の端部は、少なくと
も１回上方に反転折曲されて前記重畳部上に重畳して延
長される構成にすることが出来る。
【００１３】かかる構成により、前記内部リード部の端
部の高さが高くなって、該端部から前記半導体チップの
上面までの距離が短くなるため、前記電導性導線の長さ
を短くすることができる。前記外部リード部の外端部を
前記モールディング部の底面から突出形成させるには、
前記外端部を、モールディング部の側面から遠ざかる方
向に向け、所定角度傾斜して折曲しても良く、側面方向
に向け所定角度傾斜して折曲形成しても良く、更にはモ
ールディング部の底面から垂直下方に突出形成しても良
い。
【００１４】かかる各外端部の多様な突出方向は、パッ
ケージ本体と印刷回路基板間の所定空間の大きさを調節
したり、又は、印刷回路基板の回路パターンに対応し
て、外部リードの外端部の形状及び突出方向を使用者の
意図により任意に選択すれば良い。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態を説
明する。図１は本発明に係るボトムリード形半導体パッ
ケージの１実施の態様を示し、特に外部リード部の形成
手順を示す。即ち半導体パッケージのリードは、図１
（Ａ）に示すように、リード支持バー２１に連結される
外部リード部２３を有する。該外部リード部２３は、図
１（Ｂ）に示すように、 所定部位、例えば半導体パッ
ケージの側面で、リード支持バー２１との連結が切断さ
れ、ここで外部リード部２３の外端部２３ｂが形成され
る。外部リード部２３は、後述するモールディング部３
３の底面に平行に伸びる水平部２３ｄを有する。
【００１６】内部リード部２５は、外部リード部２３の
外端部２３ｂとは反対側の端部から連続して上向きに反
転された後、該外部リード部２３の水平部２３ｄ上面に
重畳するように延長形成される。このように帯状のリー
ドを切曲する簡単な方法により、内部リード部２５及び
外部リード部２３を形成し、それら内部リード部２５及
び外部リード部２３を重畳させてリードの高さを低くす
る。
【００１７】これらのリード２３は、図２に示すよう
に、複数列例えば２列平行に複数個所定間隔を介して列
設する。これら平行な複数のリード２３の内部リード部
２５上面には、絶縁性接着部材２７を介して半導体チッ
プ２９を付着し、該半導体チップ２９と各内部リード部
２５とを電導性導線３１により電気的に相互連結する。
そして、外部リード部の外端部２３ｂを除いて、前記半
導体チップ２９、導線３１、内部リード部２５、及び外
部リード部２３の所定部位をモールディング樹脂により
密封形成し、前記外部リード部２３の下面が外部に露出
されるようにモールディング部３３としてのパッケージ
本体が形成される。
【００１８】前記各外部リード部２３の水平部２３ｄの
下面でその長手方向に直行する方向に浅い溝部２３ａが
形成され、該溝部２３ａの位置で、外部リード部２３の
外端部２３ｂを図１（Ｃ）に示すように下方に向け反転
折曲し、水平部２３ｄの下面に水平に延長させる。この
とき、前記外部リード部２３の溝部２３ａが折曲基準点
になるため、外部リード部２３の屈曲作業は極めて簡便
に行われる。
【００１９】この場合、使用者の都合によっては、前記
外部リード部２３を先ず折曲形成した後、リード支持バ
ー２１の切断を行うようにしても良い。内部リード部２
５の表面には銀メッキ又は金メッキ処理が施されて、内
部リード部２５と導線３１との接合を堅固にし、もって
電気的特性を向上させる。また外部リード部２３の表面
には鉛又は錫メッキ処理が施こされて、基板に実装する
とき、外部リード部２３の腐食を防止し得るようになっ
ている。
【００２０】このようにして、本発明に係るボトムリー
ド形半導体パッケージが形成され、既述した従来形のボ
トムリード形半導体パッケージに比べ、外部リード部の
外端部２３ｂが、モールディング部３３の底面からより
突出するようになる。本発明に係るボトムリード形半導
体パッケージは、図３−図５に示すように、外部リード
部の外端部２３ｂの形態を、その折曲程度に従い多様な
形に形成して使用することができる。
【００２１】即ち、図３に示すように、外部リード部２
３の外端部２３ｂを、モールディング部３３の底面から
下向きでかつモールディング部３３から遠ざかる方向に
向け、所定角度傾斜して折曲形成することができるし、
図４に示すように、前記外部リード部２３の外端部２３
ｂを、モールディング部３３の底面からモールディング
部３３の側面より遠ざかる方向に所定角度傾斜して形成
することもできる。また、図５に示すように、外部リー
ド部２３の外端部２３ｂを、モールディング部３３の底
面から垂直下方に形成することもできるなど、使用者の
所望に従い多様な形態に変更して形成することができ
る。
【００２２】このように外部リード部の外端部２３ｂの
突出方向は、パッケージ本体と印刷回路基板間の所定空
間の大きさを調節したり、又は、印刷回路基板の回路パ
ターンに対応して外部リードの外端部の形状及び突出方
向を使用者の意図により任意に選択すればよい。又、図
３乃至図５に示すように、内部リード部２５の一端部を
更に１回或いは少なくとも１回、上方に反転折曲して外
部リード部の外端部２３ａ上に重畳して延長形成しても
良い。かかる構成によると、先の実施の態様に比べ、半
導体チップ２９の上面と内部リード部２５の最上面との
段差を低くさせて、導線３１の接合工程を容易に行うよ
うにし、前記導線３１の長さを短くして電気的特性を向
上させることができる。
【００２３】本発明に係るボトムリード形半導体パッケ
ージを、図６に示すように、外部リードの外端部２３ｂ
を下にして印刷回路基板４０の上面に実装すると、半導
体パッケージ本体であるモールディング部３３の底面と
印刷回路基板４０の上面間に前記突出形成された外部リ
ード部の外端部２３ｂの高さにより所定空間４０が形成
されるため、該空間４０を通して前記外部リード部２３
ｂが印刷回路基板４０に接続された状態を簡便に点検す
ることができる。また該空間４１内を空気の流通が円滑
に行われるため、半導体パッケージから発生する熱を空
気中に容易に放出することができ、外部リード部と印刷
回路基板間の熱膨張係数の差に基づく両者の接着部の破
損を防止する。
【００２４】
【発明の効果】以上説明したように本発明の請求項１に
係るボトムリード形半導体パッケージにおいては、印刷
回路基板に接続する外部リード部の外端部をパッケージ
本体のモールディング部底面から下方に突出するように
形成して、パッケージ本体と印刷回路基板間に所定空間
部を確保するように構成したため、外部リード部の印刷
回路基板に対する電気的接続状態の検査を簡便に行い、
また半導体パッケージから発生する熱を前記空間の空気
中に迅速に放出し得、もって外部リード部と印刷回路基
板間の熱膨張係数の差に基づく両者の接着部の破損を防
止できる。
【００２５】また請求項２記載の本発明によると、外部
リード部と内部リード部とが重畳されリードの高さが低
くなるため、半導体パッケージの高さを低くすることが
でき、ひいては半導体パッケージのサイズを小さくする
ことができる。請求項３記載の本発明によると、外部リ
ード部の下面に溝部を設けることにより、ここで容易に
前記水平部から折曲形成され得る。
【００２６】請求項４記載の本発明によると、前記内部
リード部に、銀メッキ又は金メッキ処理を施せば、内部
リード部と導線とを堅固に接合し、もって電気的特性を
向上させることが出来る。請求項５記載の本発明による
と、前記外部リード部を、鉛メッキ又は錫メッキ処理し
たから基板に実装するとき、外部リード部の腐食を防止
する。
【００２７】請求項６記載の本発明によると、前記内部
リード部の端部が、少なくとも１回上方に反転折曲され
て前記重畳部上に重畳して延長される構成にしたから、
半導体チップの上面と内部リード部の最上面との段差を
低くさせて、導線の接合工程を容易に行うことを可能と
し、導線の長さを短くして電気的特性を向上させること
ができる。
【００２８】前記外部リード部の外端部を前記モールデ
ィング部の底面から突出形成させるのに、請求項７〜請
求項９記載の本発明によると、前記外端部を、モールデ
ィング部の側面から遠ざかる方向に向け、或いは側面方
向に向け、所定角度傾斜して折曲形成し、更にはモール
ディング部の底面から垂直下方に突出形成すると、その
突出方向の選択により、パッケージ本体と印刷回路基板
間の所定空間の大きさを調節したり、又は、印刷回路基
板の回路パターンに対応して、外部リードの外端部の形
状及び突出方向を使用者の意図により任意に選択するこ
とができる。
【図面の簡単な説明】
【図１】（ａ）−（ｃ） 本発明に係るボトムリード形
半導体パッケージの１実施の形態を示し、外部リード部
の外端部の形成手順を示した縦断面図で、（ａ）は前記
外部リード部の切断工程以前の状態図、（ｂ）は同じく
切断工程後の状態図、（ｃ）は外部リード部を折曲成形
した後の状態図図である。
【図２】同上の１実施の形態を斜め下方から見た斜視図
である。
【図３】本発明に係るボトムリード形半導体パッケージ
の他の実施の形態を示した縦断面図である。
【図４】本発明に係るボトムリード形半導体パッケージ
の他の実施の形態を示した縦断面図である。
【図５】本発明に係るボトムリード形半導体パッケージ
の他の実施の形態を示した縦断面図である。
【図６】図３に示す本発明の実施の形態にかかるボトム
リード形半導体パッケージを印刷回路基板上に実装した
状態を示した概略縦断面図である。
【図７】従来のボトムリード形半導体パッケージの縦断
面図である。
【符号の説明】
２３：外部リード部 ２３ａ：溝部 ２３ｂ：外端部 ２３ｄ：水平部 ２５：内部リード部 ２５ａ：重畳部 ２７：接着剤 ２９：半導体チップ ３１：導線 ３３：モールディング部 ４０：印刷回路基板 ４１：空間

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】外部リード部（２３）と内部リード部（２
    ５）とを有する複数のリードと、 前記内部リード部（２５）の上面に絶縁性接着部材（２
    ７）を介して接着された半導体チップ（２９）と、 該半導体チップ（２９）と各内部リード部（２５）とを
    電気的に連結する複数の電導性導線（３１）と、 前記外部リード部（２３）の外端部（２３ｂ）を除き、
    前記半導体チップ（２９）、前記内部リード部（２５）
    前記外部リード部（２３）の一部及び導線（３１）が密
    封して形成されたモールディング部（３３）と、を備え
    て構成され、 前記各外部リード部（２３）の外端部（２３ｂ）が、前
    記モールディング部（３３）の底面から下方に突出形成
    されたことを特徴とするボトムリード形半導体パッケー
    ジ。
  2. 【請求項２】前記外部リード部（２３）は、前記外端部
    （２３ｂ）から前記モールディング部（３３）の底面に
    平行に延びる水平部（２３ｄ）を有し、 前記内部リード部（２５）は、前記外部リード部の水平
    部（２３ｄ）から上方に反転折曲して前記水平部（２３
    ｄ）上面に重畳される重畳部（２５ａ）を有し、 前記半導体チップ（２９）は、前記重畳部（２５ａ）の
    上面に絶縁性接着部材（２７）を介して接着されたこと
    を特徴とする請求項１記載のボトムリード形半導体パッ
    ケージ。
  3. 【請求項３】前記外部リード部（２３）の突出された外
    端部（２３ｂ）は、該外部リード部（２３）の下面に設
    けられた溝部（２３ａ）で前記水平部（２３ｄ）から折
    曲形成されたことを特徴とする請求項１又は請求項２に
    記載のボトムリード形半導体パッケージ。
  4. 【請求項４】前記内部リード部（２５）が、銀メッキ又
    は金メッキ処理されたことを特徴とする請求項１〜請求
    項３のいずれか１つに記載のボトムリード形半導体パッ
    ケージ。
  5. 【請求項５】前記外部リード部（２３）が、鉛メッキ又
    は錫メッキ処理されたことを特徴とする請求項１〜請求
    項４のいずれか１つに記載のボトムリード形半導体パッ
    ケージ。
  6. 【請求項６】前記内部リード部（２５）の端部は、少な
    くとも１回上方に反転折曲されて前記重畳部（２５ａ）
    上に重畳して延長されることを特徴とする請求項１〜請
    求項５のいずれか１つに記載のボトムリード形半導体パ
    ッケージ。
  7. 【請求項７】前記外部リード部（２３）の外端部（２３
    ｂ）は、前記モールディング部（３３）の側面から遠ざ
    かる方向に、モールディング部（３３）の底面から所例
    角度下方に向け傾斜して突出形成されたことを特徴とす
    る請求項１〜請求項６のいずれか１つに記載のボトムリ
    ード形半導体パッケージ。
  8. 【請求項８】前記外部リード部（２３）の外端部（２３
    ｂ）は、前記モールディング部（３３）の側面に向けそ
    の底面から所定角度下方に傾斜して突出形成されたこと
    を特徴とする請求項１〜請求項６のいずれか１つに記載
    のボトムリード形半導体パッケージ。
  9. 【請求項９】前記外部リード部（２３）の外端部（２３
    ｂ）は、前記モールディング部（３３）の底面から垂直
    下方に突出形成されたことを特徴とする請求項１〜請求
    項６のいずれか１つに記載のボトムリード形半導体パッ
    ケージ。
JP15963297A 1996-06-18 1997-06-17 ボトムリード形半導体パッケージ Expired - Fee Related JP2873953B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21974/1996 1996-06-18
KR1019960021974A KR980006174A (ko) 1996-06-18 1996-06-18 버틈 리드 패키지

Publications (2)

Publication Number Publication Date
JPH1070227A true JPH1070227A (ja) 1998-03-10
JP2873953B2 JP2873953B2 (ja) 1999-03-24

Family

ID=19462241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15963297A Expired - Fee Related JP2873953B2 (ja) 1996-06-18 1997-06-17 ボトムリード形半導体パッケージ

Country Status (4)

Country Link
US (1) US5886404A (ja)
JP (1) JP2873953B2 (ja)
KR (1) KR980006174A (ja)
DE (1) DE19725625C2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
KR20140100904A (ko) * 2013-02-07 2014-08-18 세이코 인스트루 가부시키가이샤 반도체 장치
JP2017117825A (ja) * 2015-12-21 2017-06-29 日立オートモティブシステムズ株式会社 半導体パッケージ及び半導体アセンブリ
JP2022059117A (ja) * 2020-10-01 2022-04-13 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP2001024027A (ja) * 1999-07-09 2001-01-26 Oki Electric Ind Co Ltd 半導体素子、半導体素子の製造方法、半導体装置、半導体装置の製造方法
DE19938867C1 (de) * 1999-08-17 2001-01-11 Siemens Ag Stanzgitter
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
EP1659626A1 (en) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. Lead-on-chip leadframe
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US11069600B2 (en) 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JPH06177308A (ja) * 1992-12-09 1994-06-24 Matsushita Electric Ind Co Ltd 実装端子
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
KR20140100904A (ko) * 2013-02-07 2014-08-18 세이코 인스트루 가부시키가이샤 반도체 장치
JP2014154689A (ja) * 2013-02-07 2014-08-25 Seiko Instruments Inc 半導体装置
JP2017117825A (ja) * 2015-12-21 2017-06-29 日立オートモティブシステムズ株式会社 半導体パッケージ及び半導体アセンブリ
JP2022059117A (ja) * 2020-10-01 2022-04-13 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Also Published As

Publication number Publication date
US5886404A (en) 1999-03-23
DE19725625C2 (de) 1999-08-05
KR980006174A (ko) 1998-03-30
DE19725625A1 (de) 1998-01-02
JP2873953B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP2738568B2 (ja) 半導体チップモジュール
TWI409926B (zh) 導線架
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
JP2007294993A (ja) 組立て型半導体チップキャリア
JPH0550134B2 (ja)
JP2873953B2 (ja) ボトムリード形半導体パッケージ
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JPH0427145A (ja) 半導体装置
JP2002064224A (ja) 発光ダイオード及びその製造方法
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0955407A (ja) テープキャリア構造
JP4191169B2 (ja) 半導体装置及び実装体
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JP2004328015A (ja) 樹脂封止型半導体装置
JPS6379361A (ja) 立設実装形半導体装置
JPS63152161A (ja) 半導体装置
JP3670636B2 (ja) 電子部品を実装した電子装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3061728B2 (ja) 半導体パッケージ
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees