JP2007294993A - 組立て型半導体チップキャリア - Google Patents

Abstract

【課題】リード線を有した半導体ダイキャリアを提供する。
【解決手段】半導体ダイキャリアは、複数の電気絶縁側壁１０２ｂと、側壁１０２ｂから延出する複数の導電性リード線１０３とを有し、リード線１０３の各々は別々に製造されるものであり、又、導電性リード線１０３がダイ１０１の周縁部まわりの１つ以上の場所に配置されるように位置付けられた半導体ダイ１０１と、半導体ダイ１０１と対応する導電性リード線１０３とを電気的に接続する手段とを有する。半導体ダイキャリアの製造方法は、導電性リード線１０３を個々に製造する工程と、電気絶縁側壁１０２ｂの少なくとも１つから複数の導電性リード線１０３を延出せしめる工程と、導電性リード線１０３がダイ１０１の周縁部まわりの１つ以上の場所に配置されるように半導体ダイ１０１を位置付ける工程と、半導体ダイ１０１を導電性リード線１０３の対応するものに電気的に接続する工程とを含んでいる。
【選択図】図３

Description

本発明は、寸法が縮小された組み立て式で周縁部にリード線が設けられた半導体チップ（ダイ）キャリア、及びかかる半導体ダイキャリアの製造及び使用方法に関する。好適な実施例において、この半導体ダイキャリアは、水平方向及び垂直方向において離隔して並べられた複数のリード線の列を有しており、このリード線の各々は、リードフレームのサブエレメントとしてではなく個々に製造されたリード線として、半導体ダイキャリアに組み込まれている。

近年においては、半導体技術、メモリ容量、及びソフトウェア開発における急速な進歩があった。半導体パッケージング、インターコネクト技術、及びプリント回路基板（ＰＣＢ）アセンブリにおける進歩は、もっと穏やかであった。半導体パッケージの寸法及びそれに適応するリード線の数は、目下のところコンピュータの速度及び機能性を決定する主な制限要因となっている。半導体パッケージの作製においてリード線の数を増やすことと、結果的に生ずる部品寸法の増加との間にはトレードオフの関係が存在する。リード線を増やすことは、高速でかつより効率の良い情報伝達が得られることを意味するが、リード線の増加はより大きい空間を必要とすることになり、その結果、コストが増加し、又、他の装置とのインターフェースに移動する際に電気信号の速度が落ちることになる。

半導体パッケージに関しては、多くの異なる形状及び寸法のものが一般に利用可能である。在来の半導体パッケージ技術には、積層セラミック技術、加圧セラミック技術、及び成形プラスチック技術が含まれる。

積層セラミック技術に従う場合、半導体ダイはリードフレームから延出するリード線を有するセラミックパッケージに取り付けられる。ダイ上のボンディングパッドは、ボンディングワイヤを用いてリード線に接続される。そして、キャップ（蓋）がセラミックパッケージに接着せしめられ、それにより、パッケージ内に位置するダイとリード線の内側部分とが封じられる。

加圧セラミック技術においては、半導体ダイはリードフレームからのリード線を有するセラミックパッケージの下方部分に取り付けられる。ワイヤのボンディング工程の後、セラミックパッケージの上方部分がセラミックパッケージの下方部分に接着せしめられて、そのパッケージ内に位置するダイ及びリード線の内側部分を封じる。

成形プラスチック技術においては、半導体ダイは、そこから一組のリード線が伸長することになるプラスチックパッケージ内に収容されるように形成される。製造の最初の段階では、ダイはリードフレームから伸びるリード線により取り囲まれた位置において取り付けられる。そして、ワイヤのボンディング（接合）が行われ、その後、射出成形工程が実行されて、その内部にダイとリード線の内側部分とが封じ込められたプラスチックパッケージが形成される。そして、リード線が折り曲げられて最終的なパッケージが形成される。在来の成形プラスチックパッケージを形成するのに必要な工程（ステップ）は、図１に示されたフローチャートにより、より完全に理解され得る。

図２により理解されるように、在来のパッケージリードは、一般に（ＰＣＢ上に、例えば）スルーホール（ＰＴＨ）技術あるいは表面直付け技術（ＳＭＴ）を用いて取り付けられるように形成されている。

ＰＴＨ技術においては、導電ＰＴＨはＰＣＢ内に形成される。パッケージの各々のリード線は、対応するＰＴＨを通して挿入され、そして、半田付けされてリード線とＰＴＨとの導電接触を固定する半田接合部（半田ジョイント）を形成する。

ＳＭＴ取り付け手法においては、パッケージの各々のリード線は、ＰＣＢ内のＰＴＨを通して伸長せしめられて半田付けされるのではなく、ＰＣＢの上部表面の導電部分に半田付けされる。パッケージがリード線のないダイキャリアである場合は、パッケージの導電部分が周知のボンディングパッドの如きＰＣＢ上部表面の導電部分に半田付けされる。そして、はんだ接合部は、リード線付きダイキャリアの各々のリード線あるいはリード線なしダイキャリアの各々の導電部分を、ＰＣＢに対して確実に結合せしめた状態を維持する。ＳＭＴ取り付け手法に従うと、リード付ダイキャリアの各々のリード線は、ガルウィング（上方はね上げ）形状、Ｊリード線形状、あるいはバット（突き当て）形状とすることができる。

種々の在来型ＰＴＨ及びＳＭＴパッケージが図２に示されている。ＰＴＨ型パッケージには、ＤＩＰ（デュアルインライン（２列型）パッケージ）、ＳＨ−ＤＩＰ（シュリンクＤＩＰ）、及びＳＫ−ＤＩＰ（スキニーＤＩＰ）、ＺＩＰ（ジグザグインライン（千鳥配列型）パッケージ）、及びＰＧＡ（ピングリッドアレイ）が含まれる。ＳＭＴ型パッケージには、ＳＯ又はＳＯＰ（小型アウトラインパッケージ）、ＱＦＰ（四方型フラットパッケージ）、ＬＣＣ（リードなしチップキャリア）、及びＰＬＣＣ ＳＯＪ（バット型リードを備えるプラスチックリードチップキャリア）が含まれる。

図２に示されるようなＱＦＰは、一般に上述の成形プラスチック技術を用いて製造される。ほとんどのＱＦＰは、その４つの側面各々から延出する単列曲げリード線を提供する単層リードフレームを用いて製造される。

また、複数列のリード線を有する構成も知られている。例えば、垂直方向において離隔せしめられお互いに絶縁された２つの異なるリードフレームを用いて形成され、ＱＦＰの側面から延出する２つのリード線列を設けることが知られている。また、垂直方向において離隔したリードフレームを用いて形成された複数のリード線列を設けることが知られており、隣接するリード線列は、空気の如きガス状誘電体によって最初はお互いに離隔せしめられている。在来の半導体ダイパッケージに関連するワイヤボンディングの段取りに関して、ＰＧＡパッケージ内で、異なる階段状の位置にボンディングパッドを位置付けることが知られている。

前述半導体ダイパッケージには、多くの欠点がある。例えば、ＱＦＰ技術は種々の理由によりかなり制限を受ける。例えば、ＱＦＰの製造に際して一般に用いられる成形プラスチック技術では、ボンディングの完全性に有害に影響を及ぼすワイヤボンディング後に行われる種々の工程を含む。これらの工程は、高圧射出成形及び冷却／加熱工程を伴うシーリング工程、及び所望のリード線形状を得るためのリード線曲げ工程が含まれ、これにより、ボンディングワイヤのずれ、破損及び／又は短縮の全てが生じることになる。

さらに、包み込むカプセル化工程では、低熱伝導性の成形用複合物の使用に制限され、これにより性能は最適レベルよりも劣るものとなる。

また、ＱＦＰ半導体パッケージ等の製造に際してリードフレームを使用することには、多数の欠点がある。先ず第１に、従来のリードフレームが打ち抜かれるものからなるダイのタイプでは、それに含まれる多くの複雑な形状及び取り扱われる材料の量が多い故に、非常に高価になる。さらに、より大きい寸法の必要部品を打ち抜く際に必要とされる製造許容量により、リードフレームの打ち抜きは生産性の低い工程となる。また、リードフレームを組み込むパッケージは、一般にその製造工程の終わりの方のある位置において、パッケージに欠陥があるかどうか、どれだけの付加価値が無駄になるかの検査がなされる。さらに、リードフレームは一般に、ダイの配置工程を単列周縁パッドボンディングあるいはテープ自動化ボンディング（ＴＡＢ）の如き処理に制限することになり、それにより、ダイを配置する際の配置手法の選択の幅及び融通性を制限することになる。さらにまた、一度従来のＱＦＰが完成せしめられると、仮に不可能ではないとしても、パッケージ内の１つ以上の部品を修理することは非常に困難である。一般に、従来のパッケージ技術においては、関連するダイの速度及び機能性の増加に基づいて必要なリード線の数が増加すると、リードフレームの寸法が大きくなってその製造コスト及び加工コストを増加させ、又、信号の移動距離の増加によりその効率を減少させる。

また、ＱＦＰタイプのパッケージは、それらの製造に際してリードフレームを使用することから、広いＰＣＢ面積を取る傾向にある。例えば、１つのリードフレームを用いて製造されたＱＦＰは、それ故にＱＦＰの側面から延出する単一のリード線列を含むことになり、一般に208ピンＱＦＰの場合約900mm²のＰＣＢ面積を必要とし、304ピンＱＦＰの場合約1,832mm²のＰＣＢ面積を必要とする。

複数列とのリードフレームパッケージは、ある程度までは、設けられるリード線の数に比べて少ないＰＣＢ面積を取る。しかしながら、種々の制限により、従来の複数列リードパッケージは、現存の及び企図されるパッケージングニーズにとって不適当なものとなる。従来の構造では、例えば、一般に側面あたり２つのリード線列に制限され、両列の全てのリード線は、従来の取り付け技術に従って表面直付け（取り付け）が行えるようにオフセットされなければならない。かかる特質により、取り付けのために必要とされるＰＣＢの面積を不必要に増加させることになる。さらに、リードフレームは一般に前述従来構造の製造に際して用いられるものであり、それ故に、かかる構造は、上述の如く本来の性能の制限と付加的な複雑さとの折り合いを必要とする。

階段形状を有するＰＧＡパッケージもまた制限を受ける。例えば、ＰＧＡは、ＱＦＰと異なるが、一般にＳＭＴの適用には好ましくない。その代わりに、ＰＧＡは一般にＰＴＨ技術を用いて取り付けられ、あるいはソケット内にプラグ接続される。また、ＰＧＡはかなりのＰＣＢ面積を必要とし、その結果、ＰＣＢの面積と容積とが高密度回路構造の製造にとって障害となっている。さらに、ＰＧＡはセラミックパッケージ材料及びそれに使用されるろう付けされたピンアセンブリのコストにより、一般に高価なものとなる。

上述の内容から、従来の半導体パッケージは大きい基板スペースを必要とし、高価で場合によっては製造上の困難性を伴ない、チップ取り付け後に行われる処理及び接合の確実性を害する傾向にあるワイヤボンディングにより性能が不十分なものとなり、又、製造後において、仮に不可能ではないにしても、その修理を行うことは困難である。かかる制限の結果として、現存の半導体パッケージ技術は、既存のあるいは将来の半導体及びコンピュータ技術のニーズを満足させるには十分なものではない。半導体パッケージ技術は、既にシリコンダイ技術と歩調をそろえることに失敗しており、又、コンピュータ及びマイクロプロセッサの高速化が続くことから、スペース（空間）効率が益々重要になると共に、面積が十分小さい半導体ダイパッケージは、電流不足、企図される半導体、及びコンピュータの要求を減ずる。

従って、本発明の目的は、基板を占有する面積が減じられ、接点の数が増加せしめられ、かつ、現存の及び企図される半導体及びコンピュータ技術のニーズに適合することのできる組立て型の半導体ダイキャリアを提供することにある。

本発明の他の目的は、リードフレームを用いることなく製造され、その側面部分から延出するリード線を有し、ＰＴＨ技術、ＳＭＴ手法、あるいはプラグ接続取り付けを用いた取り付けに適合する半導体ダイキャリアを提供することにある。

本発明のさらなる目的は、パッケージの全高を非常に低く維持しつつ、半導体ダイが、ダイ上の複数のパッドの列から垂直方向に離隔せしめられた複数のリード線の列まで結合された半導体ダイキャリアを提供することにある。

さらに本発明の目的は、キャリア内に半導体ダイを配置する前に組み立て及び検査（試験）が行え、それ故に、最終のパッケージ生産量を増加させかつユニット全体のコストを減少せしめる半導体ダイキャリアを提供することにある。

本発明のさらなる目的は、リード線への接続のためＰＣＢトレースのルーチング（経路決定）を容易にするようにリード線が形成される半導体ダイキャリアを提供することにある。

また、本発明の目的は、上述の如き性質を有する半導体ダイキャリアの作製及び使用方法を提供することにある。

これらの目的は、複数の電気絶縁側壁と、側壁の少なくとも１つから延出しかつ各々がリードフレームを用いることなく個々に製造された複数の導電性リード線と、導電性リード線がダイの周縁まわりの１つ以上の位置において配置されるように位置付けられる半導体ダイと、半導体ダイと対応する導電性リード線とを電気的に接続する手段とを有する半導体ダイキャリアを用いることによって、達成される。

また、半導体ダイキャリアの製造方法が使用され得、この方法は、リードフレームを用いずして複数の導体リード線を別々に製造する工程と、複数の導電リード線を複数の電気絶縁側壁の少なくとも１つから延出せしめる工程と、導電リード線がダイの周辺まわりの１つ以上の位置に配置されるように半導体ダイを位置付ける工程と、半導体ダイを対応する導電リード線に電気的に接続する工程とを含んでいる。

上述の概略的な説明及び以下の詳細な説明は例示的かつ説明的なものであって、請求の範囲記載の発明を限定するものではないことが理解される。添付図面は、明細書に組み込まれその一部を成すものであり、本発明の実施例を示すものであり、又、概略的説明と共に本発明の原理を説明するための一役を担うものである。

発明を実施するための形態

本発明に係る組立て型半導体ダイキャリアは、キャリアの周辺領域において垂直方向に離隔した複数の高さの位置に配列された導電リード線の複数の列を有する。かかるリード線は、またキャリアの上面あるいは底面上にも配置され得る。各々のリード線はダイのステップ（段差部）に取り付けられる前に製造されそして半導体ダイキャリア内に組み込まれるものであり、このリード線はリードフレームのサブエレメントとしてではなく個々に製造されて、複列、複数段配列構造を容易なものとする。

半導体ダイキャリアのリード線は、それがキャリアの側壁を通って伸長する位置において他の高さの位置からオフセットしあるいはそれがＰＣＢあるいは他のインターフェース表面に接続される位置において互い違いに配列されてもよい。少なくとも後者の構成においては、ＰＣＢ上のトレースは互い違いのリード線同志の間において経路付けられる。

半導体ダイキャリアのリード線は、ダイキャリアの側壁を通り抜けてダイキャリアの内部に延出し、半導体ダイのまわりにおいて複数のリード線からなる一連の垂直方向において離隔された列を形成する。側壁を通り抜けて延出するリード線の部分は、その上に形成されたワイヤ接合端子を有する。

ワイヤ接合を絶縁する絶縁体（インシュレータ）が、リード線の列を分離するのに用いられてもよい。半導体ダイは、上側に空洞がある構成においてＰＣＢから離れて上向きにダイの周辺パッドが対向するように、あるいはフリップチップ又は下側に空洞がある構成においてＰＣＢに向かって下向きにダイの周辺パッドが対向するように、キャリア内に取り付けられ得る。

本発明の半導体ダイキャリアを包囲することは、ダイのキャビティ（空洞）に、エポキシ、ベクトラ（商標）の如き液状結晶ポリマー、あるいは他の高温材料を充填することにより行われる。半導体ダイキャリアは、プラスチック部材あるいは熱を逃すヒートシンクとして機能する熱伝導性キャップで覆われてもよい。

本発明の半導体ダイキャリアは、周知の半導体パッケージに比べて寸法が小さいパッケージを提供し、さらに、設計者及びユーザにとって有効に利用できるインターコネクトの数を増加せしめる。ダイキャリアは、プラグ接続可能なものでもよく、又、ＰＴＨあるいはＳＭＴ技術と互換性のあるものでもよい。半導体ダイキャリアは、キャリアに半導体ダイを取り付けるのに先立って、予め組み立てられそして検査され、それにより、最終生産量が増加し、ユニット全体のコストが減少する。かかるダイキャリアの構成により、ダイキャリアの高さを非常に低く維持しつつ、半導体ダイを、その上の複数のパッド列から垂直方向において離隔した複数の高さの位置にあるリード線列に接合することが可能となる。

本発明の半導体ダイキャリアによれば、ＳＭＴ方法を用いて取り付ける際にリード線の足部がより同一平面上に位置するようになり、例えば、それにより、リード線とＰＣＢ表面との非接触が防止される。かかる同一平面にすることは、リードフレームを用いる際に必要となるリード線の曲げ作業により従来のパッケージング技術では常に可能なものではない。

本発明に関する詳細な内容を、添付図面を参照しつつ以下に説明する。便宜上、同一符号は、添付図面内での本発明の同一又は類似の部品を示すのに用いられる。

本発明に係る予め組み立てられた半導体ダイキャリアの実施例の斜視図が図３に示されている。図３に示す実施例の部分図が図４に示されている。図３の実施例においては、半導体ダイキャリアは、半導体ダイ101と、床部102a及び複数の側壁102bを有する絶縁基板102と、下側リード線103a及び上側リード線103bを含む複数のリード線103と、半導体ダイ上に形成された複数のボンディングパッド104と、それぞれリード線103上に形成された複数のボンディング端子105と、ダイのボンディングパッド104の少なくとも１つをリード線上に形成されたボンディング端子105の対応する１つに各々接続する複数のボンディングワイヤ106と、を含んでいる。

図３に示す実施例では、半導体ダイ及びダイキャリアは共に異なる長さの側面を有する矩形形状の如き他の形状を採ることができる。また、半導体ダイキャリアの側面の数は、例えば図５に示されたような１２個の側面、あるいは例えば図６に示されたように８個の側面を有するように変えることができ、これは本発明の範囲に含まれるものである。図５及び６に示されたダイキャリアは、４つの側面が設けられたダイキャリアよりも小さいスペースを採るように設計されており、また、図６に示されるように、補助のリード線が追加された補助側面上に設けられて、十分大きい効率が得られるようになされる。図６の構成においては、例えば、４０個の特別のリード線が、各々の追加された側壁内に１０個の追加リード線を配置することにより提供されてもよい。さらに、半導体ダイキャリアは２つのリード線103の列を有するものとして示されているが、１つのリード線列とすることもでき、あるいは以下により詳細に示されるように、２つを超えるリード線列を用いることも可能である。

半導体ダイキャリアの半導体ダイ101は、図３に示されるようなその各々のエッジに沿って配列された１列のボンディングパッド104を有する半導体ダイ、あるいはその各々のエッジに沿って配列された例えば２つあるいはそれ以上の列のボンディングパッドを有する半導体ダイである。後者の場合において、ボンディングパッド104は、まっすぐな列と行に配列されることができ、あるいは、他の構成に、例えば隣接する列のボンディングパッドが互い違いとなるように配列されることができる。

半導体ダイキャリアの絶縁基板102は、液状結晶ポリマーあるいは液状結晶ポリマーと同一又は類似の特性を有する材料から作られている。好ましくは、絶縁基板102用の液状結晶ポリマーとしては、ベクトラ（商標）があり、これはシリコンの熱膨張係数とほぼ同一か類似の熱膨張係数を有する。
絶縁基板102は、基板の側壁102b内にリード線103が挿入される前で、かつ基板の床部102a上にダイ101が取り付けられる前に行われる型成形工程において形成されてもよい。かかる型成形工程において、一連のリード線用孔又は通路107が、基板の側壁102b内に成形され、各々の通路は対応するリード線103を受け入れ、又、一連の棚部108がダイが配置される場所の周辺まわりにおいて基板の側壁内に形成される。かかる棚部108は、（例えば、ボンディング工程の間）リード線103を支持する役割を成すものである。成形工程においてリード線通路107及び棚部108を形成するものに代わるものとして、リード線通路あるいは棚部は、成形後、例えば基板の材料を取り除いてリード線通路を形成することにより、あるいは（例えば接着剤又はエポキシを用いて）絶縁材料を設けて棚部を形成することにより、付け加えられることができる。

さらに、１つの成形工程において一体的に形成されるのではなくて、床部102a及び側壁102bは別々に成形され、そして接着剤あるいはエポキシ材料を用いて一緒に結合される。この場合において、リード線103は、側壁を他の側壁に又は床部102aに結合する前又は後において、側壁102bに挿入せしめられ得る。図７（ａ）は、側壁が他の側壁と床部102aに取り付けられる前に、側壁102bに挿入されたリード線103の例を示す図である。図７（ｂ）に示されるものは、ステップ（段差部）又はノッチが側壁102bの底部又はコーナに、又、床部102aの側壁に形成されて、床部102aと側壁102bとが適合する接着領域及び表面領域を増加せしめ、それにより、強力な接合の形成を容易にするものである。

リード線通路107及び棚部108が形成されると、リード線103が基板102の側壁102b内に挿入せしめられる。リード線103は、１つずつ個々に挿入されてもよく、あるいはグループとしてまとめて挿入されてもよい。例えば、まとめて挿入する場合、半導体ダイキャリアの各々の側面に対応する全てのリード線103を同時に挿入することができ、あるいは、下部リード線103aの全てを同時に挿入し、続いてかかる下部リード線の上方に位置する上部リード線103bを同時に挿入することもできる。

リード線の挿入方向は、各々の側壁102bに対して、側壁の外側表面から側壁の内側表面に向かう方向である。各々のリード線103は、リード線通路107のうち対応するものに挿入される。リード線103及びリード線通路107の寸法は、各々のリード線103がその対応するリード線通路107内に堅固に嵌まるように設定されている。しかしながら、望まれれば、エポキシあるいは他の接着剤を用いて、各々のリード線103をその対応するリード線通路107又は対応する棚部108上に、さらにしっかり固定することもできる。

側壁102bを成形しそしてその側壁にリード線103を挿入する手法に代えて、挿入型成形工程を用いてリード線を側壁内に形成してもよい。かかる挿入型成形においては、リード線103はバンドリア（bandolier）あるいは他の固定具により支持されて、絶縁基板102あるいは代わりになるものとして絶縁基板の側壁102bのみが、リード線を囲んで成形される。成形工程の完了の後、最終構造が、成形型から抜き取られる。最終構造がその中にリード線が形成された側壁の場合、その側壁は他の側壁及び床部と共に固着せしめられ、リード線を含んだ絶縁基板を形成する。最終の成形構造が、床部と複数の側壁とを既に含んだ絶縁基板である場合は、もはや側壁を他の側壁あるいは床部に固着せしめる必要はない。

図３の実施例においては、下部リード線103a及び上部リード線103bは類似形状に形成されるものの、下部リード線の垂直方向に伸長する部分は、上部リード線の垂直方向に伸長する部分よりも短くなっている。下部リード線103aの水平方向に伸長する部分は、上部リード線103bの水平方向に伸長する部分に比べて、長く、短く、あるいは同じ長さとすることができる。

図３の実施例においては、下部リード線103aと上部リード線103bとは、互い違いではなく他方に対して直線上に並べられている。すなわち、上部リード線103bの各々に対して、対応する下部リード線103aは、その上部リード線の直下に直接に配置されている。図３には示されていないが、下部リード線103a及び上部リード線103bは、他方に対して互い違いに配列されることもできる。互い違い配列の構成においては、下部リード線103aはどれも、上部リード線103aいずれの直下にも存在しない。代わりに、側壁102bの与えられた１つに沿って前進すると、その他全てのリード線は下部リード線103aあるいは上部リード線103bである。

１つのリード線103の一例に係る斜視図が図８（ａ）に示されている。図８（ａ）に示されるように、各々のリード線103は、その端部に形成された接合端子105を有する接合延出部1031と、安定化部1032と、外部リード部1033とを含んでいる。各々のリード線103は、ベリリウム銅、燐青銅、真鍮、銅合金、錫、金、パラジウム、あるいはその他の適当な材料又は導電材料により形成され、又、接合端子105は、金めっきしたパッドあるいは他の適当な導電材料により形成されたパッドである。

接合延出部1031は、リード線103のうち比較的長くて細い部分であり、この部分は、半導体ダイキャリアの内部に向けて、対応する側壁102bの１つの内側表面から突出する。接合延出部1031の下側表面は、下部リード線103aにあっては基板の床部102aにより支持されており、上部リード線103bにあっては対応する棚部108の１つにより支持されている。他の手法として、基板102が棚部を設けずして形成され、この場合、上部リード線は棚部により支持されるのではなく床部102aの上方において空間に吊るされる。接合端子105は、例えば、ボンディング（接合）パッドでもよく、これには、ダイ101上の対応するボンディングパッド104に取り付けるためのボンディングワイヤ106が接続され得る。

各々のリード線103の安定化部1032は、基板102の側壁102b内部に固定される部分である。かかる安定化部は、接合延出部1031のそれよりも断面積が大きく、又、外部リード部1033のそれよりも大きい断面積を有していてもよい。厚い安定化部がリード線を保持し、かつ、外部リード部に及ぼされる力によりボンディングワイヤ106に結合されたボンド（結合剤）が移動するのを防止する。図８（ａ）に示されるように、例えば、安定化部1032は、接合延出部1031及び外部リード部1033よりも背丈が高くてもよい。同様に、図８（ｂ）に示されるように、安定化部1032は、接合延出部1031及び外部リード部1033よりも幅広にすることができ、又、接合延出部1031及び外部リード部1033よりも幅広でかつ高くすることもできる。図８（ｂ）に示される構成によれば、例えば、幅広い部分が水平方向に配列されることから、半導体ダイキャリアの高さをより低くして製造することができる。上述の構成に加えて、安定化部1032は、接合延出部1031及び外部リード部1033と断面寸法を同じにすることができる。図９に示すものは、安定化部1032が外部リード部1033と同一の断面寸法に形成され、一方で同時に接合延出部1031のそれと異なる高さを有するものである。

図４において最も明確に示されるように、各々のリード線103は、安定化部1032の接合延出部1031よりも高い部分の内側に向けて対向する表面がその対応する側壁102bの内側表面と同一面あるいは平坦になるように、配置され得る。これに代わるものとして、図１０から理解されるように、各々のリード線103用のリード線通路107は、リード線が基板の側壁内に挿入され過ぎないように、（例えば、接合延出部1031が基板の側壁102bを通過できるだけの狭さに）キャリアの内部に最も近接した通路の端部を狭めることができる。この状態においては、各々のリード線103を完全に挿入すると、絶縁基板材料の一部が、対応する側壁102bの内側表面と接合延出部1031よりも高い安定化部1032の内側に向かう対向表面との間で、各々のリード線のために存在することになる。

図１１に示されるように、各々のリード線103の上部表面は、接合延出部1031と安定化部1032との接合部において傾斜せしめられ、対応するリード線通路107内へ容易に挿入されるようにしてもよい。また、この傾斜表面は、対応するリード線通路107のキャリア内部に最も近接した通路端部を狭くあるいは先細りにすることで、リード線103の過挿入を防止する役割を成し得る。リード線通路107の端部を狭くあるいは先細りにすることで、リード線103の傾斜表面のそれに対応する傾斜部の位置で、リード線がその対応する通路内で堅固に嵌合されることになる。

図８（ａ）に示されたリード線103では、安定化部1032の下側表面と接合延出部1031の下側表面とは、同一平面上にあるが、これらの上側表面は同一平面上にはない。また、図８（ａ）に示されるリード線103においは、安定化部と外部リード部との上側及び下側表面は同一平面上にない。しかしながら、各々のリード線は、接合延出部1031が、（図８（ａ）に示される外部リード部1033のように）安定化部1032の中央部から、あるいは（例えば、接合延出部1031及び安定化部1032の上側表面が同一平面となるように）安定化部1032の上側部から延出するように形成され得る。また、各々のリード線は、その外部リード部1033が、（図８（ａ）に示される接合延出部1031のように、安定化部1032の下側表面と同一平面となる下側表面を有するように）安定化部1032の下側部から、あるいは（例えば、外部リード部1033及び安定化部1032の上側表面が同一平面となるように）安定化部1032の上側部から延出するように形成され得る。

外部リード部1033は、水平方向に伸長する部分1033a、コーナ部分1033b、垂直方向に伸長する部分1033c、及び足部分1033dを含んでいる。各々別個のリード線103の水平方向に伸長する部分と垂直方向に伸長する部分との形状及び長さは、設計上の要求に基づいて選定され、特に、リード線が下部リード線103aあるいは上部リード線103bのいずれとして用いられるかに基づいて選定される。上部リード線103bの水平方向に伸長する部分1033aは、下部リード線103aの水平方向に伸長する部分よりも長くてもよく、又、上部リード線の垂直方向に伸長する部分1033cは、下部リード線の垂直方向に伸長する部分よりも長くてよい。

図８（ａ）に示されるように、各々のリード線103において、外部リード部1033の水平方向に伸長する部分1033aは、対応する側壁102bの外側表面から離れる方向において、安定化部1032から延出する。外部リード部1033は、水平方向に伸長する部分1033aと垂直方向に伸長する部分1033cとの間に位置するコーナ部1033bにおいて下方に向けて折曲している。垂直方向に伸長する部分1033cは、足部1033dにおいて終端している。足部1033d用のＰＣＢ接点表面は、図８（ａ）に示されるように、垂直方向に伸長する部分1033cのそれよりも大きい断面を有してもよく、あるいは図１２に示されるようにバット（Butt）リード線形状を有して、足部の接触表面の断面が垂直方向伸長部のそれと同じになるものでもよい。

図８（ａ）及び１２に示された足部1033dは、ＳＭＴ技術を用いてＰＣＢあるいは他のインターフェース表面に取り付けられるように形成されている。代わるものとして、例えば図１３に示されるように、足部1033dが、ＰＴＨ技術を用いてＰＣＢ等に取り付けられるように形成されることができる。

図１４を参照すると、全てのリード線103がキャリアの側壁102b内に形成され、かつ、（保持力、連続性、同一平面性等の）電気的及び機械的検査が行われた後、半導体ダイ101が、接着剤、エポキシ等を用いて基板102の床部102aに接着せしめられる。その後、ダイ101上のボンディングパッド104がリード線103の接合延出部1031上に設けられた接合端部105にそれぞれ接合あるいは接続され、半導体ダイ101からリード線の外部リード部1033までの導電路が提供される。図１４は、図１３に示された半導体ダイキャリアの他の部分図であるが、これには第１のダイボンディングパッド104aを下部リード線103a上の接合端子105に接続し、第２のボンディングパッド104bを上部リード線103b上の接合端子105に接続したものが示されている。これらの接続は、各々ボンディングワイヤ106を介して行われる。かかるボンディングワイヤによる接続は、ダイ101上に形成されたボンディングパッド104の全てについて行われてもよい。

ワイヤボンディング（取り付け）処理の後、基板102の床部102a及び側壁102bにより画定されるキャビティ（空間）を、エポキ、ベクトラ（商標）のような液状クリスタルポリマー、あるいは他の高温材料で満たして、その埋包が行われる。そして、半導体ダイキャリアは、プラスチック部材あるいは熱逃し（ヒートシンク）として機能する熱伝導キャップにより覆われ、その後シールされる。このタイプのキャップが用いられる場合、包埋工程は任意的なものである。包埋のために用いられるヒートシンク及び高温材料は、半導体ダイキャリアの熱放散能力を促進する。

垂直方向において離隔せしめられた複数リード線からなる列を２列有する半導体ダイキャリアの寸法は、例えば、添付図面を参照することにより理解される。

図３から解るように、例えば、本発明に係る２つの列を有する半導体ダイキャリアは、例えば高さが2.0mm、幅が17.9mm、及びリード線列の長さが8.7mmとなっている。この構成において、本発明の半導体ダイキャリアは、従来の128ピンＱＦＰよりも約６４％小さく製造できると同時にさらに１６個のピンを提供する。

図８（ａ）から解るように、本発明に係るリード線103は、長さ1.5mmの接合延出部1031、長さ1.0mmの安定化部、及び上部リード線であるか下部リード線であるかに応じて長さが変わる垂直伸長部1033cを有する外部リード部1033を有してもよい。一般に、各々のリード線の水平伸長部1033a及び垂直伸長部1033cの長さは、それぞれのリード線が下部リード線103aとして使用されるかあるいは上部リード線103bとして使用されるかに依存している。しかしながら、要求されれば、上部リード線と下部リード線の水平伸長部1033aの長さをそれぞれ同一にして、垂直伸長部1033cの長さのみを異ならせることができる。図８（ａ）に示されるように、ＳＭＴに従って取り付けられるように形成されたリード線103の足部1033dは、例えば、0.4×0.6mmの典型的な断面を有するＰＣＢボンディングパッド109上に取り付けるために、0.2×0.4mmの断面を有することができる。図１４に示された各々の棚部は、例えば0.7mmの高さを有していてもよい。

本発明に係る組立て型半導体ダイキャリアの他の実施例の斜視図が図１５に示されている。図１５の実施例は、２列のリード線列の代わりに複数のリード線103a,103b,103cが垂直方向に離隔して３列設けられている点を除けば、本質的には図３に示された実施例に対応するものである。かかる構成では、半導体ダイキャリアの内部連結（インターコネクト）能力が高められる。図１５には示されていないが、棚部108が、本発明に係る３列型半導体ダイキャリアに適用可能である。

図１５の半導体ダイキャリアは、図３に示されたキャリアが製造されるのと同じように製造され得る。特に、図１５の実施例では、リード線103は、挿入作業あるいは挿入成形工程により、側壁102b内に形成され、半導体ダイ101が床部102aに接着され、ダイのボンディングパッド104がリード線103の接合端部105にそれぞれ接続され、キャリアのキャビティ（空間）がベクトラ（商標）のような高温材料で満たされ、あるいはキャリアの上部がキャップで覆われる。図１５の実施例での寸法は、例えば高さが2.7mm、幅が21.5mm、リード線の長さが11.8mmである。この構成においては、図１５の半導体ダイキャリアは、従来のＱＦＰ技術で必要とされるそれの約半分の面積（例えば、基板面積で）を用いてリード線を提供するように形成され得る。

図１６は、図１５に示された実施例の部分斜視図であり、リード線103が基板102の側壁102b内に配列される方法を詳細に示している。図１７は、リード線103がリード線通路107に挿入される前の状態での図１５の半導体ダイキャリアの部分側面図であり、又、図１８は、リード線103が挿入された後の状態での図１５の半導体ダイキャリアの部分側面図である。図１７及び１８内で点線で分離されたパターンは、各々の側壁102bの長さ方向に沿って繰り返されてもよい。

側壁102b内にリード線103が配列されることにより、リード線の接合端子105を半導体ダイ上のボンディングパッド104に容易に接続できるようにリード線の接合延出部1031が位置付けられることになる。図１９は図１５の実施例のワイヤボンディングの詳細を示す部分斜視図であるが、この図から解るように、本発明に係る３つの列の実施例が、各々のエッジに沿って配列された２つ以上のボンディングパッド104の列を有する半導体ダイのパッケージに用いられ得る。代わりになるものとして、半導体ダイは、各々のエッジに沿って並べられた１列のボンディングパッド104を有するものでもよい。棚部108は図１５で示されていないが、かかる棚部が本実施例に適用できることに注意されるべきである。

図２０及び２１は、図１５に係る実施例の部分斜視図であり、リード線103がＰＣＢあるいは他のインターフェース表面に接続されるその方法を詳細に示している。図２２は、ＰＣＢあるいは他のインターフェース表面のボンディングパッド109上に配置されたリード線103の足部1033dのみを示す部分上面図である。図２２に示された構成は、半導体ダイキャリアの足部プリント（foot print）としてここでは引用される。図２３は、ＰＣＢあるいは他のインターフェース表面上に取り付けられるためにリード線103が側壁102bの外側表面から延出する状態を示す部分上面図である。図２２及び２３内の点線で分離されるパターンは、各々の側壁102bの長さ方向に沿って繰り返されてもよい。

ＰＣＢあるいは他のインターフェース表面に関するリード線103の配列により、例えばＳＭＴ技術を用いて、あるいは例えばＰＴＨ技術を用いて、半導体ダイが取り付けられる場合に、インターフェース表面上でのトレース110の経路付けが容易になる。図２０ないし２３に示されるように、例えば、図１５の半導体ダイキャリアの足部プリントは、３列に配列されている。キャリアの側壁102bに最も近接した足部プリントの第１列“ａ”は、下部リード線の103aの足部により画定される。キャリアの側壁102bから離れた足部プリントの第２列“ｂ”は、中間リード線103bの足部により画定され、キャリアの側壁102bから最も離れた足部プリントの第３列“ｃ”は、上部リード線103cの足部により画定される。

本発明に係る３列のリード線を有する実施例でのフットプリント（足部プリント）は、各々の列のフットプリントにおいて、隣接する足部同士の最も近接した部分の距離が0.1mmで、かつ、隣接する足部同士の最も近接した中心線間距離が0.5mmとなるように形成されている。これにより、リード線103がその上あるいはその内部において取り付けられることとなるＰＣＢあるいは他のインターフェース表面上での高密度インターコネクト（高密度接続）が可能となる。上述0.3及び0.5mmという距離は、本発明の他の実施例（例えば、１列、２列、及び４列の実施例）にも適用可能である。

図１５に係る実施例の部分側面図が図２４に示されている。図２４には半導体ダイキャリアの特徴が示されており、これは、ダイ101を床部102a上に取り付けるためのダイ結合用接着剤111と、本発明の各々の実施例において例えば1.0ないし2.5mmよりも短い長さに寸法付けられたボンディングワイヤ106と、包埋工程においてキャリアの床部102aと側壁102bとにより画定されるキャビティ（空間）を満たすのに用いられるキャビティ充填剤112と、半導体ダイキャリアをカバーする密閉キャップ113とを含み、このキャップ113は、プラスチックあるいは金属又はベクトラ（商標）の如き他の熱伝導性材料により形成されて、ヒートシンク（熱逃し）として機能することができるものである。

図２５ないし２８には、半導体ダイキャリア内に半導体ダイ101を配置する場合の種々の構成が示されている。図２５ないし２８では３列のリード線構成を有する実施例が示されているが、これらの図に示されたダイの配置構成は、上述の１列及び２列の実施例、及び以下に述べる４列の実施例を含む本発明の他の実施例にも適用可能である。

図２４で示すものは、上側にキャビティがある構成に対応するものであり、この場合、半導体ダイは、その周辺パッドが上向きにかつＰＣＢ又は他の取り付け表面から離れる方向に対向するように、キャリア内に取り付けられるものであり、図２５で示すものは、下側にキャビティがある構成あるいはフリップチップ構成に対応するものであり、この場合、ダイの周辺パッドはＰＣＢ又は他のインターフェース表面方向に向かって下向きに対向している。図２５に示す構成において、ダイ101は好ましくは熱伝導材料により形成されたヒートシンクキャップ114に取り付けられ、その後、ワイヤボンディング、包埋、及び好ましくはベクトラ（商標）により形成された密閉キャップ113を用いたシーリング（密封）が行われる。ヒートシンクキャップ114は、基板102と一体的に形成されてもよく、又、基板の成形後に基板102に取り付けられてもよい。

図２６に示される半導体ダイ101は、ダイを受け入れるために床部102aに形成された半導体ダイの寸法と同一寸法のくぼみ内に埋め込まれ又は配置されている。この構成においては、ダイの上部表面は、下部リード線103aの接合延出部1031よりも下方に位置している。

図２７には、半導体ダイ101を平坦な床部102aの上面に配置したものが示されている。この構成においては、半導体ダイ101の上部表面は、下部リード線103aの接合延出部1031の高さと同一又は近傍の高さにある。

図２８には、半導体ダイキャリアの内部に形成されたダイと類似の寸法をなす隆起した基台115の上に半導体ダイ101を配置したものが示されている。この隆起した基台115は、基板102と一体的に成形されてもよく、又、基板の成形後に基板102に取り付けられてもよい。

図２５ないし２８に示された各々の構成において、半導体ダイ101は接着材料、エポキシ等を用いて取り付けられ得ることを認識されるべきである。

本発明に係る組立て型半導体ダイキャリアの他の実施例の部分図が図２９（ａ）に示されている。図２９（ｂ）には、棚部108が同じ列の隣接するリード線間の間隙をふさぎかつ３列のリード線に係るものであることを除いて、図２９（ａ）に示されるものに類似した半導体ダイキャリアが示されている。すなわち、図２９（ｂ）においては、棚108はその下部が切り取られていない。これはキャリアの成形を簡単にする。

図２９（ａ）に示される実施例は、垂直方向において離隔した複数のリード線103a,103b,103c,103dからなる４つの列が、２つあるいは３つの列の代わりに用いられている点を除けば、本質的には図３及び１５に示される実施例に対応するものである。かかる構成は、半導体ダイキャリアの相互接続（インターコネクト）能力をさらに高めることになる。図２９（ａ）は、本発明の全ての実施例において、必要ならば、各々のリード線103の安定化部1032が対応する側壁102bの内側表面と部分的に一致し又はそれを越えて延出してもよいことを示している。これに代わるものとして、本発明の全ての実施例において、図１０に示されるようなストッパ（止め部）がリード線の過挿入を防止するのに用いられ得る。

図２９（ａ）示される半導体ダイキャリアは、図３及び１５に示されるダイキャリアが製造されるのと同じ手法で製造される。特に、図２９（ａ）の実施例においては、リード線103はその挿入作業あるいは挿入型成形手順によって、側壁102b内に形成され、半導体ダイ101は、床部102aに接着せしめられ、ダイのボンディングパッド101は、それぞれリード線103の接合端子105に接続され、キャリアのキャビティは、ベクトラ（商標）の如き高温度材料により充填され、あるいはキャップでキャリアの上部が密封される。図２９（ａ）の実施例での具体的寸法は、高さが3.4mm、幅が約28.0mm、リード線列の長さが16.2mmである。この構成において、図２９（ａ）の半導体ダイキャリアは、従来の304ピンＱＦＰよりも約５７％小さく製造され得る。

図３０は、リード線103がリード線通路107内に挿入される前における図２９（ａ）の半導体ダイキャリアの側面図であり、図３１は、リード線103が挿入された後での図２９（ａ）の半導体ダイキャリアの側面図である。図３０及び３１にて点線にて分離されるパターンは、各々の側壁102bの長さ方向に沿って繰り返されてもよい。

既に述べた実施例のように、側壁102b内にリード線103を配列することにより、リード線の接合端子105を半導体ダイ101上のボンディングパッド104に容易に接続できるように、リード線の接合延出部が位置付けられることになる。また、既に述べた実施例の如く、本発明に係る４つの列を有する実施例は、各々のエッジに沿って配列された２つあるいはそれ以上のボンディングパッド104の列を有する半導体ダイ101のパッケージングのために用いられ得る。これに代わるものとして、半導体ダイ101は、その各々のエッジに沿って並べられた１列のボンディングパッド104を有するものでもよい。

図３２は、図２９（ａ）に示す実施例の部分斜視図であり、リード線がＰＣＢ又は他のインターフェース表面と連結される様子の詳細を示している。

図３３（ａ）は、図２９（ａ）に示された半導体ダイキャリアの実施例に係る複数壁構成の部分斜視図である。かかる複数壁構成においては、各々の側壁102bは内側壁102b₁と外側壁102b₂とを含んでおり、キャビティ（空洞部）が内側壁と外側壁とを分離している。図３３（ａ）には示されていないが、複数壁構成の各々の側壁102bは内側壁、外側壁、及び内側壁と外側壁との間に位置する１つ以上の壁を含んでいてもよい。かかる複数壁構成は、側壁内へのリード線103の挿入を容易にする。リード線の挿入後、内側壁と外側壁との間のキャビテイがエポキシあるいは他の接着剤で満たされてもよく、これによりリード線が安定した状態で保持され、キャリアが密封されて、その汚染を防止する。

図３３（ａ）の複数壁構成において、各々のリード線103用の内側リード線通路107₁、及び外側リード線通路107₂を、同一の断面寸法とすることができる。代わりに、各々のリード線103用の内側及び外側リード線通路107₁，107₂をそれぞれ異なる断面寸法とすることができる。各々のリード線103用の内側のリード線通路107₁が対応する外側のリード線通路よりも狭いものを用いることによって、例えば、リード線は半導体ダイキャリア内においてより確実に保持される傾向になる。

図３３（ｂ）は、図３３（ａ）に示されたような複数壁構成で用いられるべく形成されたリード線103の斜視図である。図３３（ｂ）から解るように、各々のリード線の安定化部1032は、切り欠き（ノッチ）のない非切り欠き部1032a、切り欠き部1032b、及び非切り欠き部1032cを含んでもよい。本発明の半導体ダイキャリアが完全に組み立てられると、非切り欠き部1032a,1032cは、それぞれ複数壁構成の内側及び外側壁内に配置され、切り欠き部はかかる両壁間のキャビティ内に位置付けられる。安定化部に形成された切り欠き（ノッチ）は、内側壁と外側壁との間のキャビティを満たすエポキシ又は他の接着剤と接触する付加的な表面領域を提供する。

図３３（ｃ）は、図３３（ａ）に示されたような複数壁構成で用いられるべく形成された他のリード線103の斜視図である。図３３（ｃ）から解るように、安定化1032は、内側壁と外側壁との間のキャビティを満たすエポキシ又は他の接着剤と接触する付加的な表面領域を提供し、同時に、例えばリード線103の過挿入を防止するべく内側壁に対してのストッパとして機能する隆起部1032dを含んでもよい。

図３３（ｄ）は、ストッパとして機能する隆起部1032dを示す部分斜視図であり、外側壁102b。については隆起部の通過が可能であり、内側壁102b，については隆起部の通過が不可能となっている。

図３４は、図２９（ａ）の実施例で用いられるのに適した例示的なフットプリント（足部プリント）の部分上面図である。図３５は、ＰＣＢ又は他のインターフェース表面上に取り付けるために、側壁102bの外部表面から延出するリード線103の様子を示す部分上面図である。図３４及び３５にて点線により分離されるパターンは、各々の側壁102bの長さ方向に沿って繰り返されてもよい。

既に述べられた実施例におけるように、ＰＣＢ又は他のインターフェース表面に対してリード線103を配置することは、例えばＳＭＴ技術を用いて、あるいは例えばＰＴＨ技術を用いて、半導体ダイキャリアが取り付けられるＰＣＢ又は他のインターフェース表面上でのトレースの経路付けを容易にする。図３２ないし３５から解るように、例えば、図２９（ａ）の半導体ダイのフットプリントは、４つの列に配列されている。キャリアの側壁102bに最も近接したフットプリントの第１列“ａ”は、下部リード線103aの足部により画定され、キャリアの側壁102bから離れたフットプリントの第２列“ｂ”は、下部中間リード線103bの足部により画定され、キャリアの側壁102bからさらに離れたフットプリントの第３列“ｃ”は、上部中間リード線103cの足部により画定され、側壁102bから最も離れたフットプリントの第４列“ｄ”は、上部リード線103dの足部により画定される。

図３６は、図２９（ａ）に示す半導体ダイキャリアの実施例に係る部分図であり、符号116及び117で示された付加的な部品を含んでいる。

図３６において、符号116はポリエステルフィルムの薄いシートあるいはマイラ（商標）の如き絶縁材料により形成された絶縁セパレータを示し、符号117は例えばベクトラ（商標）の如き液状結晶ポリマにより形成された支柱（サポートコラム）を示す。絶縁セパレータ116及び／又は支柱117は、基板102と一体的に成形されてもよく、あるいは基板の成形後において基板102に取り付けられてもよい。図３６では垂直方向において離隔された４つの列各々において１つあるいは２つのリード線が示されているが、図３６の構成において、既に述べた実施例のように半導体ダイキャリアの各々の側壁102bの長さ全体に亘ってリード線103が延出していることを認識されるべきである。また、絶縁セパレータ116は、本質的に各々の側壁102bの長さ全体に亘って延出している。また、図３６には示されていないが、数個の支柱117が、半導体ダイキャリアの各々の側壁102bに沿って規則的に又は不規則的に離隔して配置されることで、絶縁セパレータをその長さ方向に沿ってバランスをとって支持することもできる。

図３６の構成においては、半導体ダイキャリアの各々の側壁102bに沿って規則的あるいは不規則的な間隔をおいて配置された支柱117は、その側壁に対して絶縁セパレータ116を支持する。続いて、絶縁セパレータ116は、ボンディングワイヤ106を支持して、複数列のリード線間の絶縁を確保することでボンディングワイヤの短絡を防止する。かかる構成によれば、ダイ101上のボンディングパッド104と接合端子105との対応する対間のボンディングワイヤの取り付けが容易になり、又、半導体ダイ上での直線１インチ（25.4mm）あたりのボンディングパッド104の数を容易に増加させて用いることができる。この点において、絶縁セパレータ116は、各々のエッジに沿って配列された２つあるいはそれ以上のボンディングパッドの列を有する半導体ダイへのボンディングワイヤの接続をより容易にしかつより信頼性のあるものとする。しかしながら、図３６の構成は、例えば各々のエッジに沿って配列された１列のボンディングパッド104を有する半導体ダイ101で用いることもできることを認識されるべきである。

図３６の構成の部分側面図が図３７に示されている。図３７は本発明の半導体ダイキャリアの特徴を示すものであり、これは、床部102a上にダイ101を取り付けるためのダイ接合接着剤111と、包埋工程においてキャリアの床部102aと側壁102bにより画定されるキャビティを充填するのに用いられるキャビティ充填剤112と、プラスチックあるいは金属又はベクトラ（商標）の如き他の熱伝導性材料により形成され、ヒートシンクとして機能することができ、半導体ダイキャリアにカバーを提供する密封キャップ113とを含んでいる。

本発明に係る既述の実施例及び構成により、複数のリード線を１列、あるいは２列、３列、又は４列の垂直方向に離隔した複数のリード線からなる列を有する組立て型半導体ダイキャリアが企図される。添付図面には示されていないが、本発明に従えば、５つあるいはそれ以上の垂直方向に離隔した複数のリード線からなる列を有する組立て型半導体ダイキャリアもまた企図される。かかる組立て型半導体ダイキャリアは、本発明の精神及び範囲内にあるものと考えられる。

図３８は、既に述べた実施例の全てに適用可能な本発明の形態を示す部分側面図である。図３８には、その側部に沿って形成された階段（ステップ）を有する多層セラミック部材118が示されており、リード線103の各々の列用の１つの階段は、リード線とボンディングワイヤ106との間の電気的接続を成すのに用いられることができる。かかる多層セラミック部材118は、複数の高さの位置にある導電材料とその階段に沿うパッドとを有し、リード線103とボンディングワイヤ106との間の信号の伝達を可能にする。リード線103とセラミック部材118との接続は、例えばはんだ付けにより行うことができる。図３８の構成は、より大きいＩ／Ｏ（入出力）の要求を有するより小さいダイで特に有効であることが理解される。セラミック部材はまた以下に述べる複数のダイモジュールに、又、例えばＣ４及びＴＡＢの如きボンディング技術を組み込む構成に適用可能である。特に、図３８に示したような階段状のセラミック部材は、本発明の種々の実施例においてＣ４及びＴＡＢ接合の受け入れを容易にする。

図３９（ａ）は、既に述べた実施例の全てに適用可能な本発明の他の形態を示す部分側面図である。図３９（ａ）においては、各々のリード線103a,103b,103cの足部1033dは、ＳＭＴと互換性のあるものである。しかしながら、かかる足部は同一平面上にない。図３９（ａ）から解るように、中間リード線103bの足部は、下部リード線103aの足部よりも低い位置にあり、上部リード線103cの足部は、中間リード線103bの足部よりも低い位置にある。かかる非同一面性故に、本発明の半導体ダイキャリアは、ＳＭＴと互換性のある表面あるいはその種々の層の位置に形成された（例えば、その上部層119a，中間層119b，及び下部層119c上に形成された）ボンディングパッド109a,109b,109cを有する多層基板あるいはＰＣＢで用いるのに適している。エス．クレイン等により、“表面取り付け部品を支持する内部層を有する装置”という名称で、これと共に同日に出願され、参照のためここで引用される係属中の米国特許出願には、本発明、特に図３９（ａ）に示された本発明の構成と関連して用いるのに適した多層基板及びＰＣＢが示されている。かかる基板には、内部層のボンディングパッドに各々通路を提供するめっきされたあるいはめっきされていないウェル（縦穴）120bが設けられている。かかるウェルは、ボンディングパッドとリード線との対応する対間での電気的接触を維持すべく、又、機械的安定性をもたらすべく、はんだ121b,121cで満たされていてもよい。

図３９（ｂ）には、リード線103cが多層基板の内部層ではなく外部層に対してＳＭＴ取り付けされている点を除いて、図３９（ａ）に示すものと類似の構造が示されている。図３９（ｂ）においては、異なる列ごとにリード線は、互い違いではなく他のリード線に対して一直線に並べられており、キャリアの側部に沿いかつ多層基板の上に位置するリード線の構成はトレースの経路付けのために如何なるギャップをも必要としないようになっている。これにより、非常に高密度となる３列のリード線構成が得られる。

図４０は、既に述べた実施例の全てに適用可能な本発明に係る他の形態を示す部分斜視図である図４０から解るように、側壁102bの１つあるいはそれ以上（例えば全て）において設けられた各々のリード線通路107は、湾曲したコーナを有する矩形形状（すなわち、犬の骨形状）を有するように成形されてもよい。かかる湾曲したコーナ（隅部）は、リード線103（図４０では不図示）が挿入された際に側壁の変形を生じるような応力を受け入れるように機能する。

図４１は、既に述べた実施例の全てに適用できる本発明の他の形態の斜視図である。図４１から解るように、複数（例えば４個）の半導体ダイ101が本発明に係る組立て型半導体ダイキャリア内に組み込まれてもよく、これにより、材料及び基板スペースの十分有効な利用が可能となる。図４１においては、複数の導電材料のレベル（層）を有する多層セラミック部材122が床部122aににかわ付けあるいは接着剤で付けられ、又、複数の半導体ダイ101が多層セラミック部材ににかわ付けあるいは接着せしめられる。ダイは、Ｃ４，ワイヤ接合、ＴＡＢ、あるいは他の接合技術を用いて、多層セラミック部材に対し電気的に接続されてもされなくてもよい。Ｃ４，ＴＡＢ等の接合手法を用いる場合において、ダイの底部表面上の導電領域（ランド）は、ダイとセラミック部材122との間に電気的接続を提供するのに用いられる。ワイヤ接合が用いられる場合において、一端がボンディングパッド104に接続されかつ他端がセラミック部材122に接続されるボンディングワイヤ（不図示）は、ダイとセラミック部材との間に電気的接続を提供するのに用いられる。

リード線103は、セラミック部材122にはんだ付けされるか、あるいはボンディングワイヤ（不図示）を用いてセラミック部材に電気的に接続される。各々の半導体ダイ101の外側に向けて対向するエッジに沿うボンディングパッド104において、多層セラミック部材122を介してリード線103とボンディングパッド104との間で信号が伝達されるのではなく、かかる信号は、一端がリード線103に直接接続されかつ他端がボンディングパッド104に直接接続されたボンディングワイヤ（不図示）を介してボンディングパッドとリード線との間で直接伝達されてもよい。

図４１では、本発明に係る１つの組立て型半導体ダイキャリア内に４つの半導体ダイを組み込んだものが示されているが、１つの半導体ダイキャリアに対してそれより多いダイあるいは少ないダイが組み込まれてもよい。既に述べたように、１つの半導体ダイキャリアに複数の半導体ダイを組み込むことにより、材料及び基板スペースがより有効に利用されることになる。

図４２は、既に延べた実施例の全てに適用できる本発明の他の形態の部分斜視図である。図４２から解るように、数個のリード線103が上向きに方向付けられ、一方他のリード線が下向きに方向付けられてもよい。上向き及び下向きに方向付けられたリード線の列の数は図４２に示されるように同じでもよく、又、上向きに方向付けられたリード線の数が、下向きに方向付けられたリード線の数よりも大きくても又小さくてもよい。図４２の構成により、半導体ダイキャリアの上方に位置する１つあるいはそれ以上の基板への、又、半導体ダイキャリアの下方に位置する１つあるいはそれ以上のＰＣＢへのリード線の取り付けが可能となり、それにより、ＰＣＢあるいは他の基板を積み重ねて構成する場合に特に有効である。

図４３は、既に延べた実施例の全てに適用できる本発明に係る他の形態の部分斜視図である。図４３においては、その側壁102bから水平方向において横向きに延出するリード線103を有するのに加えて、組立て型半導体ダイキャリアは、その床部102aから垂直方向において下向きに延出するリード線123を有してもよい。かかる構成によれば、１つの半導体ダイキャリア上により多くのリード線を設けることができ、設計の柔軟性及び融通性が増加する。リード線123の上端部には、めっきされた（例えば、金めっきされた）チップ124を設けて、ボンディングワイヤ106の接合を容易にしてもよい。

図４３の構成においては、下向きに伸長するリード線１23は、半導体ダイ領域の周辺まわりに位置付けられてもよい。さらに、下向きに伸長するリード線123は、半導体ダイ領域の直下の床部102aの部分から延出せしめられてもよい。これは、例えば、各々の半導体ダイと床部102aとの間に多層セラミック部材（不図示）を挾む（挿入する）ことにより達成される。各々の半導体ダイ101は、ワイヤボンディング，テープ自動ボンディング（ＴＡＢ）、あるいは制御された折りたたみダイ接続（Ｃ４）等の相互接続手段を用いることによって、介挿された多層セラミック部材に電気的に接続せしめることができ、又、介挿された多層セラミック部材は、球状格子配列（ball grid array，BGA）技術を用いてリード線123に電気的に接続せしめられ得る。下向きに伸長するリード線123は、多層セラミック部材を介挿することなく用いることもできる。この場合について、各々の半導体ダイ101は、例えばＣ４相互接続技術を用いて、下向きに伸長するリード線123のチップ部分124に直接電気的に接続することができる。

図４４は、下向きに伸長するリード線123の群をなす配列を示す部分底面図であり、ここではリード線は複数のグループ125をなすように配列されている。図４４の配列群において、グループ125は、床部102a上で列と行（図４４中の点線はそれぞれ列と行を示す）をなすように配列されており、この配列の隣接する列の電気的相互接続部材は、隣接する行からなるグループと互い違いに配列され、このグループは、配列群において、接点の各々のグループの一部が、接点グループの隣接する列に、あるいは接点グループの隣接する行にオーバラップするように他のグループから挾まれている。図４４の配列において、行のグループ間の中心線間距離Ｘは0.9mmでもよく、列のグループ間の中心線間距離Ｙは1.25mmでもよく、又、かかる配列の全体密度は１インチ²（645.16mm²）あたり1,028個の接点が存在するようにしてもよい。

図４４の配列群は、十分大きい密度となるように変更することができる。１つの考えられる変更例が図４５に示されている。図４５の配列においては、接点のグループ125は、床部表面102a上で列と行をなすように配列されており、各々のグループ125の少なくともリード線123は、他の接点グループのリード線の側面127により初めに二分される線に沿うそのグループから離れて外向きに対向するフロント面126を含んでいる。また、図４５の配列において、隣接する接点のグループは、あるグループの中心からそのグループの１つの接点の中心を通るように引かれる線が、そのグループと直接隣接するグループのいずれの中心をも横切らないようにオフセットされている。さらに、図４５の配列においては、リード線123の表面間距離ｄは1.5mmでもよく、配列の全体密度は、１インチ²（645.16mm²）あたり1,156個の接点が存在するようにしてもよい。

図４４及び４５の配列は、ワイヤボンディング，ＴＡＢ等が行なえるように、その中央領域にスペース128を含むように変更されてもよい。図４６及び４７（ａ）は、それぞれ図４４及び４５の配列がスペース128を含むように変更された例を示すものである。

図４４ないし４７（ａ）の配列では十字形状の接点グループ125を用いているが、他の形状であってもよいことを認識されるべきである。接点の間にＨ形状のスペースを各々有する接点グループ125の配列が、例えば図４７（ｂ）から解るように用いられてもよい。図４７（ｂ）の配列（アレイ）は、例えば、１平方インチ（25.4mm四方）あたり636個の接点が設けられていてもよい。

ここで参考とされるものは、スタンフォード ダブリュ，クレーン，ジュニア（Stanford W．Crane，Jr.）により1992年１２月１日付で出願され、名称が“高密度電気相互接続システム”である対応米国特許出願第07/983,083号、スタンフォード ダブリュ，クレーン，ジュニア(Stanford W．Crane，Jr.)によりこれと同日付で出願され、名称が“高密度電気相互接続システム”である対応米国特許出願、及びスタンフォード ダブリュ，クレーン，ジュニア等（Stanford W．Crane，Jr.,et al.）によりこれと同日付で出願され、名称が“高密度外部インターフェースを提供する半導体チップキャリア”である対応米国特許出願である。これらの出願には、本発明より用いられた下向きに伸長する接点のグループに関する配列及び他の様相が開示されてお、りこれらの出願は参照のためここで特に受け入れられる。
図４８には、２つのフローチャートが示されている。左側のフローチャートは、従来の成形プラスチック半導体パッケージの製造で行われる工程を示すものである。右側のフローチャートは、本発明に係る組立て型半導体キャリアの製造工程で行われる工程を示すものである。図４８から解るように、従来の製造工程に比べて、本発明ではダイの接合処理の後において少い数の工程を必要としている。

図４８の右側のフローチャートに示される如く本発明においては、工程（ステップ）Ｓ１において、床部102a及び側壁102b、望まれればさらにリード線通路107および棚部108が、型成形工程を用いて一体的に成形される。型成形工程においてリード線通路107及び棚部108を成形するものに代わるものとして、リード線通路又は棚部は、型成形の後、例えば通路を形成すべく基板の材料一部を取り除くことにより、又、棚部を形成すべく絶縁材料を（例えば、接着剤あるいはエポキシを用いて）設けることにより、追加され得る。隆起した基台115、絶縁セパレータ116、又は支柱117の如き部材もまた型成形工程において一体的に形成されてもよく、あるいは型成形後に追加されてもよい。さらに、図７に示されるように、１つの型成形工程で一体的に形成されるよりもむしろ、床部102aと側壁102bとは別々に成形されて、そしてエポキシ又は他の接着剤を用いて一体的に固着せしめられることが構想される。基板用の材料としてベクトラ（商標）を用いることにより、半導体ダイキャリアの部品が高精度に成形されかつ組み立てられることになる。基板102を成形しそしてその基板にリード線を挿入するものに代わるものとして、基板は、挿入型成形工程（insert molding process）において、リード線をとりまいて形成されることができる。

ステップＳ２においては、リード線103が形成される。リード線の形成工程Ｓ２は、例えば型を用いてストリップあるいは引き抜き線から個々のリード線を打ち抜くパンチング又はスタンピングを必要とする。

出願人は、リードフレームを用いてリード線を製造するよりもむしろ、個々に各々のリード線を製造する方が、製造コストが減少し、同時に生産量が増加する、ことを確認した。

前述のリード線製造方法によれば、選択的なめっき（plating）及び自動挿着が可能となる。スタンピングされるリード線は、（例えば、図４９参照）バンドリア（bandolier）キャリア129上で、あるいはその非対称形状が自動化組立て装置において一貫した方向付けに役に立つことからストリップ上で、拘束されないルーズな状態をとることができる。異なった長さの外部リード部は、自動組み立てにおいて、方向付け及び振動ボウル送り（vibratory bowl feeding）の手助けとなる。本発明は、スティッチング（stitching）と一体挿入組付け装置との両方において両立できるものである。絶縁部材は、ＰＣＢ上へのあるいはワイヤの末端においてコネクタへの自動ロボット挿着を容易にするように設計された。

図４９（ａ）及び４９（ｂ）は、ここでは図４９として総称的に示されるが、これには、半導体ダイキャリアを形成する際に、リード線103をバンドリアあるいは他の取り付け具129上に配置したものが示されている。かかるリード線は、図示されるようにＬ形状のタイプに打ち抜かれてもよく、あるいは直線形状に打ち抜かれそして折り曲げられてＬ形状に形成されてもよい。すなわち、バンドリアを使用することは、本発明において、直線タイプ及びＬ形状タイプ両方のリード線103を形成するのに適合する。

図４８のステップＳ３では、基板102の側壁102bへのリード線103の挿入工程が含まれる。床部102aと側壁102bとが別々に形成され、そしてその後お互いに固着せしめられる場合において、リード線は、側壁が他の側壁あるいは床部に固着せしめられる前に、側壁に挿着される。リード線103及びリード線通路107の寸法は、各々のリード線が対応するリード線通路107内にきつく嵌め込まれるようになっている。しかしながら、望まれれば、各々のリード線103は、対応するリード線通路107内にさらにきつく取り付けられても、また、エポキシ又は他の接着材料を用いて対応する棚部108上に固定されてもよい。

基板を形成しそして基板の側壁にリード線を挿着する手法よりもむしろ、基板の側壁102bへのリード線103の配置は、挿入型成形工程（insert molding process）を用いて行われてもよい、ことを認識されるべきである。挿入型成形（インサート モールディング）は、本発明の実施例全てに適用できるものである。

ステップＳ４においては、リード線103が基板102内に確実に固定されていることを保証するため、リード線103の同一平面性が許容範囲内にあることを保証するため、各々のリード線がその各々のリード線通路内に正しく整列されていることを保証する等のために、機械試験が行われる。また、信号がキャリアのリード線を通ってキャリアの外部に正しく伝達されるのを保証するため、また逆に、半導体ダイキャリアの製造及び取扱いの追随するステージで、リード線が短絡しないことあるいは短絡のおそれがないことを保証するために、電気的試験が行われる。

ステップＳ５においては、リード線103が配置された基板102は、包装（パッケージング）され、そして、ステップＳ６で製造される半導体ダイが基板上に接着されることとなるその場所に搬送される。好ましくは、図５０ないし５５に示されるような搬送用パッケージングが搬送を行うために用いられる。図５０ないし５５に示されたパッケージングは、ダイの接着が行われる場所に半導体ダイキャリアを搬送（運搬）することができ、また、その場所からダイの接着後に取引先に運搬するのに用いることができる。

運搬用パッケージの第１のタイプが図５０に示されている。図５０に示されたタイプのパッケージは、ここではキャリアトレイと呼ばれる。かかるキャリアトレイは、上方部分130と下方部分131とを含んでいる。これら各々の部分は、ベース132と、その上に形成されて各々一組の対応する支持セグメント134を有する１つあるいはそれ以上（例えば、２０個）の支持基台133とを含んでいる。

図５１ないし５３は、図５０に示されるようなキャリアトレイ内に配置された半導体ダイキャリアを示す図である。図５１及び５２に示す半導体ダイキャリアは、下向きに方向付けられたリード線103を有しており、一方、図５３に示された半導体ダイキャリアのリード線は上向きに方向付けられている。

図５１ないし５３に示されるように、支持基台133は、半導体ダイキャリアのリード線103がベース132に接触しないようにする機能をなすものである。このような接触防止策は、破損及び他の潜在的問題の発生を減少せしめる。

上方部分130の支持セグメントは、下方部分131の支持セグメントよりも、お互いに僅かに接近して配置されており、あるいは逆に、上方及び下方部分が、半導体ダイキャリアの保護のため、運搬に先立って、お互いに結合あるいはプラグ接続されてもよい。図５１ないし５３に示されるように、ダイキャリアトレイの下方部分131は、上向きに対向するダイキャリアの主面にて半導体ダイキャリアを保持してもよく、そうすることで、ダイの組み付け場所の如く、所定の場所において上方部分130が取り除かれると、ダイキャリアは（例えば、吸引手段を用いて）取り出され、ダイの組み付け、自動結合あるいは封栓等が可能となる。

かかるキャリアトレイは、半導体ダイキャリアがキャリアトレイ内に在る状態で、ダイの組み付けあるいは他の工程が半導体ダイキャリア上で行える程安定していることを認識されるべきである。

運搬用パッケージの第２のタイプが図５４（ａ）に示されている。図５４（ａ）に示されたタイプのパッケージは、開放端と閉塞端とを有するプラスチックチューブあるいはスリーブ135aである。このタイプのパッケージを用いる場合、複数の半導体ダイキャリアが開放端を通してプラスチックチューブ135a内に連続的に挿入される。挿入される初めの半導体ダイキャリアは、プラスチックチューブ135aの閉塞端あるいは閉塞端に隣接して位置付けられたストッパに対して保持され、挿入される２番目の半導体ダイキャリアは、１番目の半導体ダイキャリアに保持されることになる。各々の半導体ダイキャリアは、それに成形あるいは形成された棒状セパレータ135bを有していてもよい。かかる棒状セパレータは、キャリアがチューブ内にパッケージされ（入れられ）る際に、隣接する半導体ダイキャリアのリード線がお互いにからみ合いあるいは接触するのを防止する。半導体ダイキャリアを取り出してダイの組み付け等を行いたい場合には、ダイキャリアがプラスチックチューブに挿入された順番とは逆の順番でプラスチックチューブから取り出される。

図５４（ｂ）には、４つの棒状セパレータ135bが形成された完成した半導体ダイキャリアが示されている。各々の半導体ダイキャリアに４つの棒状セパレータを設ける代わりに、各々のキャリアには、２つの棒状セパレータ（例えば、２つの棒状セパレータはキャリアの同じ側壁上に位置付けられるか、あるいは図５４（ｂ）に示される最も上方と最も下方にある棒状セパレータの如く対向するコーナの位置においてダイキャリアの対向する側壁上に位置付けられる）あるいはその他の数の棒状セパレータが設けられてもよい。

運搬用パッケージの第３のタイプが図５５に示されている。図５５に示されたタイプのパッケージは、掴んで配置する掴取及び配置機械用のテープ・リールパッケージと呼ばれる。このタイプのパッケージにおいては、導電性のプラスチックテープ136は、複数のスプロケット137と、それに形成された複数のキャビティ138とを有する。各々のキャビティは、各々の半導体ダイキャリアのリード線をキャビティの底部から離隔せしめる支持基台139を有していてもよい。使用に際して、半導体ダイキャリアは各々のキャビティ138内に配置され、そして、運搬時において半導体ダイキャリアがキャビティ内に保持されるべく、テープ構造体（例えば、マスキングあるいはセロハンテープ）が導電テープ136に貼り付けられる。そして、導電テープ126は、テープを保持するリールあるいは他のマガジンのまわりに巻き上げられ、そして運搬される。搬送目的場所において、ピックアンドプレイスマシン（pick-and-place machine）がスプロケット137を利用して自動的にリールを送り、テープ構造体を剥き取って、ダイの組み付け、取り付け等のために、吸引手段を用いてダイキャリアを取り出す。上述の第１及び第２のタイプのパッケージと同様に、第３のタイプのパッケージも再利用可能であり、同じパッケージが、ダイの接着が行われる場所に半導体ダイキャリアを搬送するのに、又、その場所から取り引き先に搬送するのに用いられ得る。

図４８のステップＳ７では、半導体ダイキャリア内の床部102aあるいは他の支持表面（例えば、隆起した基台115）への半導体ダイ101の取り付け工程が含まれる。かかる取り付けは、接着剤、エポキシ等を用いて行われてもよい。

ステップＳ８では、ダイ101上のボンディングパッド104とリード線103上の接合端子105とを含む一対の部材間においてボンディングワイヤ106を接続するボンディング工程が必要とされる。ボンディングワイヤは、ダイ101と各々のリード線103との間の電気的接続を可能にする。

ステップＳ９においては、許容できる生産品が製造されることをさらに保証するために、さらなる電気的試験が行われてもよい。ステップＳ１０においては、基板102の床部102aと側壁102bとにより画定されるキャビティに、エポキシ、ベクトラ（商標）の如き液状結晶ポリマー、あるいは他の高温材料を充填させることにより、その包埋が行われる。そして、半導体ダイキャリアは、プラスチック部材あるいはヒーシシンクとして機能する熱伝導性キャップを用いて閉塞され、キャップの使用は任意的なものであるが、その後シール（密封）される。キャップが用いられる場合、前述の包埋工程は任意的なもの（オプション）となることを認識されるべきである。包埋及び密封のために用いられるヒートシンク又は高温材料は、半導体ダイキャリアの熱放散能力を促進する。ステップＳ１１においては、半導体ダイキャリアが期待される如く機能する見込みを高めるベく、さらなる機械的及び電気的な品質管理試験が行われてもよい。

ステップＳ１２においては、完成した半導体ダイキャリアが包装され、取引先に運搬される。好ましくは、半導体ダイキャリアは、受け入れられた同じ運搬用パッケージを用いて、包装されかつ運搬される。既に指摘したように、図５０ないし５５に示された運搬用パッケージは、二倍の運搬機能を果たすのに特に良く適合するものである。

ステップＳ１３は、ＰＣＢ表面の如くインターフェース表面上または内部への完成した半導体ダイキャリアの取り付けに関するものである。ステップＳ１３においては、ＰＴＨ技術あるいはＳＭＴ技術がＰＣＢとの接続を行うのに用いられてもよく、あるいは、キャリアがＰＣＢ又は他のインターフェース装置に設けられたプラグ接続可能なソケットにプラグ接続されてもよい。

図５６には、プラグ接続型ソケットにプラグ接続するのに特に適したリード線103が示されている。幅が拡張した外部リード部1033を用いることにより、付加的な機械強度が得られる。かかる機械的強さにより、プラグ接続型ソケット内に半導体ダイキャリアをプラグ接続することが容易となる。

図５７には、プラグ接続型ソケット内にプラグ接続された本発明に係る半導体ダイキャリアが示されている。本発明に係るプラグ接続型ソケットは、絶縁基板140と、複数の導電ビーム部材141とを含んでいる。

各々の導電ビーム部材141は、その一端が半導体ダイキャリアの対応するリード線103に接触しており、その他端が、ＰＣＢ又は他のインターフェース表面に取り付けられている。かかるビーム部材141は、図５７に示されるようにＳＭＴ手法を用いて、あるいはＰＴＨ技術を用いて、インターフェース表面に取り付けられてもよい。インターフェース表面上における導電ビーム部材のフットプリントパターンは、上述リード線のフットプリントのいずれかに等しくてもよく、又、図５７に示されるように、例えば、好ましくはソケットが結合される半導体ダイキャリアのリード線に対応するフットプリントに適合される。リード線103のフットプリントとビーム部材141のフットプリントとをこのように合わせることは、同じ導電ＰＣＢパターンに、プラグ接続型及びＳＭＴ両立型のダイキャリアを適応させることにより、経路付け及びトレースの設計を簡略化せしめる。

基板140（図５８及び５９にも示されている）の上方に伸長するビーム部材141の部分は、各、半導体ダイキャリアの内部から離れる方向（すなわち、図５７において左の方向）に、対応するリード線の１つに力を及ぼす。この力は、ソケットに極めて接近した位置にある半導体ダイキャリアを保持するのに十分なものであり、と同時に、半導体ダイキャリアを選択的に取り付け及び取り外すことを許容するものである。ビーム部材141の基板140の上方に伸長する部分は、可撓性でかつ弾力性があり、半導体ダイキャリアのリード線と係合する前において、半導体ダイキャリアの内部から離れる方向（図５７中の左方向）に撓んでおり、係合した後において、図５７に示されるように直立した状態となる。

図５８及び５９は、それ等が、ＳＭＴ技術を用いたＰＣＢ又は他のインターフェース装置に取り付けられるソケット内に取り付けられた本発明に係る半導体ダイキャリアの部分斜視図を提供する点で、図５７に類似するものである。しかしながら、図５８及び５９におけるリード線103に対してビーム部材141が及ぼす力は、リード線の長さ方向に対して垂直の方向である。この力は、図５７のソケットに関連する力のように、ソケットに極めて接近した状態にある半導体ダイキャリアを保持するのに十分なものであり、と同時に、半導体ダイキャリアの取り付け及び取り外しを許容するもものである。図５８及び５９のソケットにおいて、基板140の上方に延出するビーム部材141の部分は、可撓性でかつ弾力性があり、半導体ダイキャリアのリード線と係合する前において、リード線の長さ方向に対して垂直な方向に撓んでおり、係合した後において、図５８及び５９に示されるように直立した状態となる。

半導体ダイキャリアのフットプリントの（あるいはそれが用いられる場合のプラク接続型ソケットの）構成は、半導体ダイキャリアが取り付けられることとなるＰＣＢ又は他のインターフェース表面上でのトレースの経路付けを容易にするものである。取り付け工程が完了した後、さらに機械的及び電気的試験を行うことができる。

従来の製造方法と比較すると、意義深いことに、本発明に係る半導体ダイキャリアの製造においては製造工程が数少ない。本発明の半導体ダイキャリアは、ダイが挿着されるプラットホーム（基台）を前もって形成することから着手される。そして、そのプラットホームが試験された後、それをキャップで覆いかつ密封（シール）することにより包埋が行われる。これは、結果的に、型成形工程、曲げ工程、清掃工程、及び関係のあるキャリアのボンディング全体の削除をもたらす。本発明のリード線は、予め形成されそしてプラスチックのプラットホームに挿着されるものであるため、ダイが半導体パッケージに入れられた後、従来より行われる付加的な処理工程により、妨害されることはない。従来の工程において、製造工程のうち最も影響を受けやすいもの、すなわち、ダイの包埋処理、及びリード線の電気めっき及び形成処理は、ダイと半導体パッケージとが結合せしめられた後行われている。このことは、比較的に高価な代償、すなわち、リード線間の同一平面性の欠如、破損、高圧成形によるワイヤ接合の破損、あるいはその他の問題を招くことになる。これらの問題全ては、結果的にパッケージはもちろんダイをも犠牲にすることになる。しかしながら、本発明の半導体ダイキャリアは、めっき、機械的完全性、及び寸法的特性が完全に試験されてダイの取り付け領域に納入されることができ、ダイは、許容される品質基準に適合するパッケージ内に挿着されることのみを要する。かかる中間工程の削除は、また労働コストを減少せしめる。

本発明の半導体ダイキャリアは、その組み付けのプログラム可能な性質による現行の設計よりもより容易に正確な数のリード線を形成することができる。設計者は、新規なリードフレーム構成の設計及び製造をする必要性なくして、種々のリード線の数、あるいはパッケージ寸法の変更を設計書に記すことができる。本発明においては、パッケージの側部に設けるリードの数、及びリードの列の数は、予め作られるプラットホーム用の新しい型を製造し、かつ、リード線挿着装置を再度プログラミングしてリード線の数及びリード線の構成を変えることにより、簡単に変更することができる。

図６０ないし６５には、本発明の半導体ダイキャリアに関する追加的な形態が示されている。

図６０に示されるものにおいては、例えば、リード線103は、垂直方向あるいは下向き方向に曲げられ又は折り返されることなく、半導体ダイキャリアの１つ以上の側壁から外側に向かって直線的に延出していてもよい。かかる直線状リード線は、ソケットへのプラグ接続に適合するものであり、あるいは、これに代わるものとしてＰＣＢの如き基板へのＳＭＴ取り付けのための突き当て接合リード線（Butt Joint Leads）として機能することもできる。図６０に示す構造を用いる場合、例えば、半導体ダイキャリアのリード線がＳＭＴ手法で取り付けられるＰＣＢ又は他の基板は、キャリアの床部に対して垂直方向となる。

図６１は、足部の形状が変えられた本発明に係る半導体ダイキャリアの部分斜視図である。図６１において、リード線103の足部は、下方列の足部103aが半導体ダイキャリアに向かい、上方列の足部103bがキャリアから離れる方向に向かうように方向付けされている。このタイプの構成では、半導体ダイキャリアが取り付けられる基板（例えば、ＰＣＢ）上で要する全体の表面領域を減少せしめる。半導体ダイキャリアに向かって及びこれから離れる方向に向かって対向する足部の概念は、２つ以上のリード線列を用いる本発明の実施例全てに適用できるものである。

図６２は、本発明に係る半導体ダイキャリアの１列の実施例を示す上面図である。本発明の複数列の実施例の場合のように、図６２に示す１列の実施例は、リードフレームからリード線を作る代わりに、個々に製造されたリード線を用いて形成される。

図６３は、本発明に係る半導体ダイキャリアの部分斜視図を示すものであり、ここでは、半導体ダイキャリアが取り付けられる基板内を伸長する孔142を交互に有する少なくとも１つのリード線列（例えば、中間のリード線103bの列）を備えている。すなわち、中間列をなす全てのリード線103bは、その側部いずれかに位置する孔を有する。各々の孔は、その列及び／又は他の列の１つ以上の隣接するリード線に経路付けされてもよい。互い違いに配列されるよりもむしろ、図６３に示すリード線（及び孔）は、他のもに対して１つの直線に沿って配列される。図６３の配列では、半導体ダイキャリアの側部に沿って配置されるリード線の数が増加する。

図６４は、キャリア内での接合延出部の配列を示す本発明に係る半導体ダイキャリアの部分斜視図である。特に、図６４の構造においては、上方列あるいは中間列の１つ以上のリード線の接合延出部が、下方列のリード線の接合延出部と同じ程度まで半導体ダイキャリア内に延出してもよい。この場合、他のものに隣接しかつ異なる列にある接合延出部同士は、同じ長さを有しており、それら各々の接合領域を同一平面にもたらす。この配列は、２列目及びそれよりも高い列のリード線のボンディングワイヤの長さを減少せしめることにより、ワイヤボンディングを容易にする。

図６５には、本発明に係る半導体ダイキャリアで用いられる円形断面をなすリード線103が示されている。図６５の円筒状リード線は、金又は他の導電材料でめっきされた平坦部105を含んでもよく、これは、ボンディングワイヤへのリード線の取り付けを可能にするボンディングパッドとして機能するものであってもよい。円筒状リード線103の他端には、少ない領域を取る足部1033dをもたらす釘の頭（ネールヘッド）タイプの突き当て接合構造を有する。

図６６には、本発明に係るリード線通路107が円筒形状になされたものが示されている。図６６の円筒状リード線通路は、円柱状リード線に適用されるだけではなく、リード線とリード線通路との間に圧入関係をもたらすべく、正方形、矩形、あるいは他の形状のリード線を受け入れるのにも適用され得るものである。

上述したように、本発明は、従来のパッケージング技術に比べて多くの利点を提供する。かかる利点としては、半導体ダイキャリアが占有する面積が減少せしめられ、又、既存の及び企図される半導体及びコンピュータ技術のニーズに適合することができる点である。図６７は、現行のＱＦＰ技術に対する本発明の実施例で取られる表面領域（面積）を示す図である。従来のパッケージング技術に比べて本発明により得られる利点は、本発明が、従来のパッケージング技術と異なり、半導体及びコンピュータ技術において現在生じている迅速な進歩と歩調を合わせることができることにある。

本発明の範囲あるいは精神から逸脱することなく、開示された製造工程及び製品において、種々の変更及び変形等が行え得ることは、当業者にとって明らかなことである。本発明の他の実施例は、ここに開示された発明の説明及び実施例を考慮することで、当業者にとって明らかになる。

以上の詳細な説明及び実施例は単なる例示的なものであり、本発明の真の範囲及び精神は以下の請求の範囲に示されている。

半導体パッケージの従来の製造方法に関する工程を示したフローチャートである。 従来のＰＴＨ及びＳＭＴ半導体パッケージを示すものである。 本発明に係る組み立て型半導体ダイキャリアの２段（層）の実施例を示す斜視図である。 図３に示された半導体ダイキャリアの実施例の部分斜視図である。 本発明に係る１２個の側面を有する半導体ダイキャリアの斜視図である。 本発明に係る８個の側面を有する半導体ダイキャリアの部分斜視図である。 側壁が他の１つ及び床部に組み付けられる前における本発明の組み立て型半導体ダイキャリアの２列の実施例を示した斜視図である。 側壁が他の１つ及び床部に組み付けられる前における本発明の組み立て型半導体ダイキャリアの２列の実施例を示した斜視図である。 本発明に従って形成されかつＰＣＢの如き多層導体のボンディングパッド上に位置付けられるＬ形状足部を有するＳＭＴリード線の斜視図である。 Ｌ形状足部と水平安定部を有する本発明に係るＳＭＴリード線の斜視図である。 本発明に従って形成されたＬ形状足部を有する他のＳＭＴリード線の斜視図である。 リード線の過挿入を防止するための絶縁構造を含む側壁内に挿入された導体リード線の部分斜視図である。 本発明に従って形成されたＬ形状足部を有する他のＳＭＴリード線の斜視図である。 本発明に従って、形成された直線あるいはバットリード足部を有するＳＭＴリード線の斜視図である。 本発明に従って形成されたＰＴＨリード線の斜視図である。 図３に示された半導体ダイキャリアの実施例を示す部分斜視図である。 本発明に係る組立て型半導体ダイキャリアの３段（層）構造の実施例を示す斜視図である。 図１５に示された半導体ダイキャリアの実施例を示す斜視図である。 点線にて分けられて繰り返される通路配列の組にリード線が挿入される前においての、図１５に示された半導体ダイキャリアの実施例を示す部分側面図である。 点線にて分けられて繰り返される接点配列の組にリード線が挿入された後においての、図１５に示された半導体ダイキャリアの実施例を示す部分側面図である。 ワイヤボンディングの詳細を表わす図１５に示された半導体ダイキャリアの実施例を示す部分斜視図である。 リード線インターフェースの詳細を表わす、図１５に示された半導体ダイキャリアの実施例を示す部分斜視図である。 リード線インターフェースの詳細を表わす、図１５に示された半導体ダイキャリアの実施例を示す部分斜視図である。 点線で分けられて繰り返される接点配列の組を備えた足部取り付け面（フットプリント）を表わす、図１５に示された半導体ダイキャリアの実施例を示す部分上面図である。 点線で分けられて繰り返される接点配列の組を備えたリード線インターフェースの詳細を表わす、図１５に示された半導体ダイキャリアの実施例を示す上面図である。 キャップを含む図１５に示された半導体ダイキャリアの実施例を示す部分側面図である。 図１５に示された半導体ダイキャリアの実施例において空洞部を下側に配置したものを示す部分側面図である。 キャップを含む図１５に示された半導体ダイキャリアの実施例においてダイを埋没させた構成を示す部分側面図である。 キャップを含む図１５に示された半導体ダイキャリアの実施例において、ダイを同じかあるいは近傍の高さ位置に配置した構成を示す部分側面図である。 キャップを含む図１５に示された半導体ダイキャリアの実施例において、基台（プラットホーム）を設けた構成を示す部分側面図である。 本発明に係る組立て型半導体ダイキャリアの４段（層）構成の実施例を示す部分斜視図である。 本発明に係る組立て型半導体ダイキャリアの３段構成の実施例を示す部分斜視図である。 点線で分けられて繰り返される通路配列の組にリード線が挿入される前における、図２９（ａ）に示された半導体ダイキャリアの実施例を示す部分側面図である。 点線で分けられて繰り返される接点配列の組にリード線が挿入された後における、図２９（ａ）に示された半導体ダイキャリアの実施例を示す部分側面図である。 リード線インターフェースの詳細を表わす、図２９（ａ）に示された半導体ダイキャリアの実施例を示す部分斜視図である。 図２９（ａ）に示された半導体ダイキャリアの実施例において、複数の壁を設ける構成を示す部分斜視図である。 本発明に係る複数壁構成を用いる場合に適用されるように形成されたノッチ部分を備えた安定化部分を有するリード線の斜視図である。 本発明に係る複数壁構成を用いる場合に適用されるように形成された隆起部を備えた安定化部分を有するリード線の斜視図である。 本発明に係る半導体ダイキャリアの複数壁構成内に形成された図３３（ｃ）に示すリード線の部分斜視図である。 点線にて分けられて繰り返される接点配列の組を備えた足部取り付け面（フットプリント）の詳細を表わす、図２９（ａ）に示された半導体ダイキャリアの実施例を示す部分上面図である。 点線にて分けられて繰り返される接点配列の組を備えたリード線インターフェースの詳細を表わす、図２９（ａ）に示された半導体ダイキャリアの実施例を示す部分上面図である。 図２９（ａ）に示された半導体ダイキャリアの実施例において、絶縁セパレータを設けた構成を示す部分斜視図である。 キャップを有する図２９（ａ）に示された半導体ダイキャリアの実施例において、絶縁セパレータを設けた構成を示す部分側面図である。 大きいＩ／Ｏ特性を有するより小さいダイの接合を容易にする階段状セラミック部品を設けた本発明に係る構成の部分側面図である。 多層ＰＣＢの如き多層導体上への取り付けを容易にするべく同一平面上にないリード線を有する本発明に係る構成の部分側面図である。 多層ＰＣＢの如き多層半導体上への取り付けを容易にすべく同一面上にあるリード線と同一面上にないリード線を有する本発明に係る半導体ダイキャリアの部分斜視図である。 隅部が湾曲したリード線通路を有する本発明に係る組立型半導体ダイキャリアの部分斜視図である。 本発明に係る組立型半導体ダイキャリアにおいて複数のダイを設けた構成を示す斜視図である。 上向きに方向付けられたリード線及び下向きに方向付けられたリード線を有する本発明に係る半導体ダイキャリアの部分斜視図である。 横向きに伸長するリード線及び下向きに伸長するリード線を有する本発明に係る半導体ダイキャリアの部分斜視図である。 下向きに伸長するリード線の集団配列を有する本発明に係る組立て型半導体ダイキャリアの部分側面図である。 下向きに伸長するリード線の配列を変えた本発明に係る組立て型半導体ダイキャリアの部分底面図である。 下向きに伸長するリード線の集団配列を有する本発明に係る組立て型半導体ダイキャリアの部分底面図である。 下向きに伸長するリード線の配列を変えた本発明に係る組立て型半導体ダイキャリアの部分底面図である。 Ｈ形状のスペースをとるグループに配列された下向きに伸長するリード線配列を有する本発明に係る組立て型半導体ダイキャリアの部分底面図である。 従来の製造方法を、組立て型半導体ダイキャリアの製造、移送、及び取り付けを行うために実行される本発明に係る方法と比較する一対のフローチャートを示す。 本発明に係る製造工程において、バンドリア上で直立した状態にあるリード線の斜視図である。 本発明に係る製造工程において、バンドリア上で横向きに位置付けられたリード線の斜視図である。 本発明に係る第１のタイプの搬送用パッケージング（包装体）の斜視図である。 図５０に示された第１のタイプのパッケージングの内に半導体ダイキャリアが存在する状態を示す斜視図である。 半導体ダイキャリアがその内部に位置する図５０に示された第１のタイプのパッケージングの部分斜視図である。 他の半導体ダイキャリアがその内部に位置する図５０に示された第１のタイプのパッケージングの部分斜視図である。 本発明に係る第２のタイプの搬送用パッケージングの側面図である。 図５４（ａ）に示されたタイプの搬送用パッケージングを用いる場合に特に好適な半導体ダイキャリアの斜視図である。 本発明に係る第３のタイプの搬送用パッケージの斜視図である。 本発明に従って形成されたプラグ接続可能なリード線の斜視図である。 プラグ接続可能なソケット内に接続された本発明に係る半導体ダイキャリアの部分斜視図である。 他のプラグ接続可能なソケット内に接続された本発明に係る半導体ダイキャリアの部分斜視図である。 図５８に示されたプラグ接続可能ソケット内に接続された本発明に係る半導体ダイキャリアの部分斜視図である。 キャリアの１つ以上の側面から外側に向けてまっすぐ伸長するリード線を有する本発明に係る半導体ダイキャリアの部分斜視図である。 互い違いの足部構成を有するリード線を含む本発明に係る半導体ダイキャリアの部分斜視図である。 本発明に係る半導体ダイキャリアの１段（層）構成の実施例を示す上面図である。 ＰＣＢの如き基板内に伸長する経路孔（vias）を備えた少なくとも１つの列のリード線を有する本発明に係る半導体ダイキャリアの部分斜視図である。 キャリア内での接合用伸長部分の配列を表わす、本発明に係る半導体ダイキャリアの部分斜視図である。 本発明に従って、形成された円筒状のリード線の斜視図である。 円筒状のリード線通路を有する本発明に係る半導体ダイキャリアの部分斜視図である。 本発明に係る種々の実施例を従来のＱＦＰ技術と比較する図である。

Claims (80)

1. 半導体ダイ（101）と、
   前記半導体ダイを保持しかつ外部表面を画定する複数の電気絶縁側壁（102b）を含んでいて、前記複数の電気絶縁側壁の少なくとも１つが自身を貫通する複数のリード線通路（107）を有している絶縁基板（102）と、
   略L字形状に形成されていて前記複数のリード線通路のそれぞれを各々が貫通する複数の導電性リード線（103）と、
   前記半導体ダイと前記リード線とを電気的に接続する手段（106）と、
   を有する半導体装置。
2. 半導体装置の製造方法であって、
   略L字形状をなす複数の導電牲リード線（103）を形成する工程と、
   半導体ダイを保持し、外部表面を画定する複数の側壁（102b）を有する絶縁基板（102）を形成する工程と、
   前記絶縁基板を形成するときに前記側壁のうちの少なくとも１つを貫通する複数のリード線通路を形成する工程と、
   前記少なくとも１つの側壁の複数のリード線通路に前記複数の導電性リード線（103）を挿入して摩擦力によりその中に保持する工程と、
   を有することを特徴とする半導体装置の製造方法。
3. 半導体ダイ（101）と、
   前記半導体ダイ（101）を保持しかつ外部表面を画定する複数の電気絶縁側壁（102b）を含む絶縁基板（102）と、
   略L字形状に形成された複数の導電性リード線（103）と、
   前記半導体ダイと前記リード線とを電気的に接続する手段（106）と、
   を有し、
   前記電気絶縁側壁（102b）には前記リード線に対応する通路が各々設けられ、前記リード線が前記通路に挿通されて摩擦力で保持されて、前記側壁の上下方向において離隔せしめられた複数の列に配列されていることを特徴とする半導体装置。
4. 前記絶縁基板は、前記半導体ダイを保持するためのキャビティを形成するべく前記複数の側壁に結合せしめられている絶縁床部（102a）を有する、ことを特徴とする請求の範囲第３項記載の半導体装置。
5. 前記絶縁床部は、複数の半導体ダイを支持し得ることを特徴とする請求の範囲第４項記載の半導体装置。
6. 前記絶縁基板は、重合材料により形成されている、ことを特徴とする請求の範囲第４項記載の半導体装置。
7. 前記絶縁基板は、液状結晶材料により形成されている、ことを特徴とする請求の範囲第４項記載の半導体装置。
8. 前記絶縁基板は、シリコンの線膨張係数と略同一の線膨張係数を有する材料により形成されている、ことを特徴とする請求の範囲第４項記載の半導体装置。
9. 前記導電性リード線は、前記絶縁基板の少なくとも2つの側壁から延出しかつその中で摩擦力により保持されている、ことを特徴とする請求の範囲第４項記載の半導体装置。
10. 前記少なくとも2つの側壁の各々に設けられた前記導電性リード線は、少なくとも3つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第９項記載の半導体装置。
11. 前記少なくとも2つの側壁の各々に設けられた前記導電性リード線は、少なくとも4つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第９項記載の半導体装置。
12. 前記各々の列に含まれる導電性リード線は、他の列のリード線に対して一直線に並べられている、ことを特徴とする請求の範囲第３項記載の半導体装置。
13. 前記各々の列の導電性リード線は、隣接する列の導電性リード線に対して互い違いに配列されている、ことを特徴とする請求の範囲第３項記載の半導体装置。
14. 前記絶縁基板内に保持された半導体ダイ（101）と、前記半導体ダイを前記導電性リード線の各々に電気的に接続する電気接続手段（106）と、を有することを特徴とする請求の範囲第３項記載の半導体装置。
15. 前記絶縁基板は、ヒートシンクキャップ（114）を含み、前記ヒートシンクキャップ上には、前記半導体ダイが下側にキャビティを形成するように取り付けられている、ことを特徴とする請求の範囲第１４項記載の半導体装置。
16. 前記絶縁基板は、前記半導体ダイを支持する絶縁床部（102a）を含み、前記絶縁床部は、前記半導体ダイが位置付けられるキャビティを形成するように前記複数の側壁に結合せしめられている、ことを特徴とする請求の範囲第１４項記載の半導体装置。
17. 前記絶縁床部は、前記半導体ダイを保持するための前記半導体ダイと同様の寸法をなすくぼみ部を含む、ことを特徴とする請求の範囲第１６項記載の半導体装置。
18. 前記絶縁床部は、前記半導体ダイを保持する隆起した基台（115）を含む、ことを特徴とする請求の範囲第１６項記載の半導体装置。
19. 前記半導体ダイを覆うべく前記キャビティを満たす充填材を有する、ことを特徴とする請求の範囲第１６項記載の半導体装置。
20. 前記充填材は、液状結晶ポリマーである、ことを特徴とする請求の範囲第１９項記載の半導体装置。
21. 前記充填材は、前記半導体ダイから熱を放散せしめる、ことを特徴とする請求の範囲第１９項記載の半導体装置。
22. 前記充填材の上方に形成されたキャップ（113）を有する、ことを特徴とする請求の範囲第１９項記載の半導体装置。
23. 前記キャビティ内に前記半導体ダイを封じ込めるためのキャップ（113）を有する、ことを特徴とする請求の範囲第１６項記載の半導体装置。
24. 前記導電性リード線は、前記絶縁基板の少なくとも2つの側壁から延出しかつその側壁内で摩擦力により保持される、ことを特徴とする請求の範囲第１４項記載の半導体装置。
25. 前記少なくとも2つの側壁の各々に設けられた導電性リード線は、垂直方向に離隔せしめられた複数の列に配列されている、ことを特徴とする請求の範囲第２４項記載の半導体装置。
26. 前記少なくとも2つの側壁の各々に設けられた導電性リード線は、少なくとも3つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第２５項記載の半導体装置。
27. 前記少なくとも2つの側壁の各々の内側表面は、対応する列の導電性リード線を支持する複数の棚部（108）を含む、ことを特徴とする請求の範囲第２５項記載の半導体装置。
28. 隣接する導電性リード線の列間に配置され、かつ、前記隣接する列の導電性リード線に係る電気接続手段間の電気的絶縁を保証する絶縁セパレータ（116）を有する、ことを特徴とする請求の範囲第２７項記載の半導体装置。
29. 前記絶縁セパレータを支持する支柱（117）を有する、ことを特徴とする請求の範囲第２８項記載の半導体装置。
30. 前記導電性リード線は、前記絶縁基板の少なくとも2つの側壁から延出しかつ前記側壁内に摩擦力により保持されており、前記少なくとも2つの側壁の各々に設けられた導電性リード線は、垂直方向において離隔せしめられた複数の列に配列されている、ことを特徴とする請求の範囲第３項記載の半導体装置。
31. 前記少なくとも2つの側壁の各々に設けられた導電性リード線は、少なくとも３つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第３０項記載の半導体装置。
32. 前記導電性リード線の各々は、前記少なくとも1つの側壁の外側表面から延出しかつコーナ部（1033b）及び表面取り付けに用いられる足部（1033d）を含む外側リード部（1033）と、前記少なくとも1つの側壁内に位置付けられて摩擦により係合せしめられる安定化部（1032）と、前記少なくとも1つの側壁の内側表面から延出する内側リード部（1031）と、を含むことを特徴とする請求の範囲第３項記載の半導体装置。
33. 前記外側リード部は矩形断面を有し、前記断面の高さはその幅よりも大きい、ことを特徴とする請求の範囲第３２項記載の半導体装置。
34. 前記外側リード部は矩形断面を有し、前記断面の幅はその高さよりも大きい、ことを特徴とする請求の範囲第３２項記載の半導体装置。
35. 前記安定化部は前記内側リード部よりも大きい、ことを特徴とする請求の範囲第３２記載の半導体装置。
36. 半導体ダイ（101）を保持する絶縁牲重合基板（102）と、予め形成されて角度付けられた部分を有する複数の導電性リード線（103）とを有し、
    前記基板は、その外都表面を画定する複数の側壁（102b）を含み、
    前記導電性リード線は、前記基板の側壁の少なくとも1つに挿通されて延出しかつ回路基板への表面取り付けに適用される、ことを特徴とする半導体装置。
37. 前記導電性リード線は少なくとも2つの側壁から延出し、前記少なくとも2つの側壁の各々に設けられた導電牲リード線は、垂直方向において離隔せしめられた複数の列に配列されている、ことを特徴とする請求の範囲第３６項記載の半導体装置。
38. 前記少なくとも2つの側壁の各々に設けられた導電性リード線は、少なくとも3つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第３７項記載の半導体装置。
39. 前記少なくとも2つの側壁の各々に設けられた導電性リード線は、少なくとも4つの垂直方向に離隔せしめられた列に配列されている、ことを特徴とする請求の範囲第３７項記載の半導体装置。
40. 前記各々の列の導電性リード線は、他の列の導電性リード線と一直線に並べられている、ことを特徴とする請求の範囲第３７項記載の半導体装置。
41. 前記各々の列の導電性リード線は、隣接する列の導電牲リード線に対して互い違いに配列されている、ことを特徴とする請求の範囲第３７項記載の半導体装置。
42. 前記導電性リード線の各々は、前記少なくとも1つの側壁の外側表面から延出しかつコーナ部（1033b）及び表面取り付けに用いられる足部（1033d）を含む外側リード部（1033）と、前記少なくとも1つの側壁内に位置付けられる安定化部（1032）と、前記少なくとも1つの側壁の内側表面から延出する内側リード部（1031）と、を含むことを特徴とする請求の範囲第３７項記載の半導体装置。
43. 前記外側リード部は矩形断面を有し、前記断面の高さはその幅よりも大きい、ことを特徴とする請求の範囲第４２項記載の半導体装置。
44. 前記外側リード部は矩形断面を有し、前記断面の幅は、その高さよりも大きい、ことを特徴とする請求の範囲第４２項記載の半導体装置。
45. 前記安定化部は前記内側リード部よりも大きい、ことを特徴とする請求の範囲第４２項記載の半導体装置。
46. 前記基坂内に保持された半導体ダイ（101）と、前記半導体ダイを前記導電性リード線の各々に電気的に接続する電気接続手段（106）と、を有することを特徴とする請求の範囲第３６項記載の半導体装置。
47. 前記半導体ダイは前記基板のキャビティ内に保持され、かつ、前記半導体ダイを覆うべく前記キャビティを満たす充填材を有する、ことを特徴とする請求の範囲第４６項記載の半導体装置。
48. 前記充填材の上方に形成されたキャップ（113）を有する、ことを特徴とする請求の範囲第４７項記載の半導体装置。
49. 前記半導体ダイは前記基板のキャビティ内に保持され、かつ、前記半導体ダイを前記キャビティ内に封じ込めるキャップ（113）を有する、ことを特徴とする請求の範囲第４６項記載の半導体装置。
50. 略L字形状をなす複数の導電牲リード線（103）を形成する工程と、
    半導体ダイを保持しかつ外部表面を画定する複数の側壁（102b）を含んでいて、前記複数の側壁の少なくとも１つが自身を貫通する複数のリード線通路（107）を有している絶縁基板（102）を形成する工程と、
    前記少なくとも1つの側壁の前記複数のリード線通路に前記導電性リード線（103）を挿入して前記側壁の上下方向において離隔せしめられた複数の列をなし、摩擦力によりその中に保持する工程と、
    を有することを特徴とする半導体装置の製造方法。
51. 前記略L字形状の導電性リード線を形成する工程は、金属から前記L字形状の導電性リード線を個々に打ち抜く工程を含む、ことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
52. 前記絶縁基板を形成する工程は、少なくとも1つの側壁がそれに形成されたリード線通路（107）を有するように、基板床部〈102a〉と側壁（102b）とを一体的に型成形する工程を含む、ことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
53. 前記絶縁基板を形成する工程は、基板床部（102a）と側壁（102b）とを一体的に型成形する工程と、その中にリード線通路（107）を形成すべく少なくとも側壁から材料を取り除く工程と、を含むことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
54. 前記絶縁基板を形成する工程は、床部（102a）を型成形する工程と、少なくとも1つの側壁にリード線通路（107）が形成されるように複数の側壁（102b）を型成形する工程と、前記複数の側壁を前記床部に固着する工程と、を含むことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
55. 前記導電性リード線を挿入する工程は、前記固着する工程が行われる前に行われる、ことを特徴とする請求の範囲第５４項記載の半導体装置の製造方法。
56. 前記導電牲リード線を挿入する工程は、前記固着する工程が行われた後に行われる、ことを特徴とする請求の範囲第５４項記載の半導体装置の製造方法。
57. 前記絶縁基板を形成する工程は、前記側壁の各々を通り抜けるリード線通路を形成する工程を含み、前記導電性リード線を挿入する工程は、摩擦力により保持せしめるべく、前記側壁の対応するリード線通路に各々の導電性リード線を挿入する工程を含む、ことを特徴とする請求の範既第５０項記載の半導体装置の製造方法。
58. 前記リード線通路は、各々の側壁において、垂直方向に離隔せしめられた複数の列に形成される、ことを特徴とする請求の範囲第５７項記載の半導体装置の製造方法。
59. 前記リード線通路は、各々の側壁において、少なくとも3つの垂直方向に離隔せしめられた列に形成される、ことを特徴とする請求の範囲第５８項記載の半導体装置の製造方法。
60. 前記リード線通路は、各々の側壁において、少なくとも4つの垂直方向に離隔せしめられた列に形成される、ことを特徴とする請求の範囲第５８項記載の半導体装置の製造方法。
61. 前記各々の側壁を通り抜けるリード線通路は、垂直方向において一直線に並べられている、ことを特徴とする請求の範囲第５８項記載の半導体装置の製造方法。
62. 隣接する列にあるリード線通路は互い違いに配列されている、ことを特徴とする請求の範囲第５８項記載の半導体装置の製造方法。
63. ボンディングパッド（104）を有する半導体ダイ（101）を前記絶縁基坂内に位置付ける工程と、前記半導体ダイのボンディングパッドを前記少なくとも1つの側壁を通り抜けて前記絶縁基板の内部に延出する前記導電性リード線の一部分（105）に電気的に接続する工程と、を含むことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
64. 前記絶縁基板を形成する工程は、前記側壁の各々を通り抜けるリード線通路を形成する工程を含み、前記導電性リード線を挿入する工程は、摩擦力により保持せしめるべく、前記側壁の対応するリード線通路に各々の導電性リード線を挿入する工程を含む、ことを特徴とする請求の範囲第６３項記載の半導体装置の製造方法。
65. 前記リード線通路は、各々の側壁において、垂直方向に離隔せしめられた複数の列に形成される、ことを特徴とする請求の範囲第６４項記載の半導体装置の製造方法。
66. 前記リード線通路は、各々の側壁において、少なくとも3つの垂直方向に離隔せしめられた列に形成される、ことを特徴とする請求の範囲第６５項記載の半導体装置の製造方法。
67. 前記絶縁基板を形成する工程は、前記側壁の内側表面上に1列のリード線通路にそれぞれ対応する棚部（108）を形成する工程を含み、前記導電性リード線が前記リード線通路に挿入されたとき、前記棚部は、その対応する列のリード線通路を通り抜けて延出する各々の導電性リード線の内側部分を支持する、ことを特徴とする請求の範囲第６５項記載の半導体装置の製造方法。
68. 前記半導体ダイを包埋する工程を有する、ことを特徴とする請求の範囲第６５項記載の半導体装置の製造方法。
69. 前記包埋する工程は、前記半導体ダイを覆うべく前記絶縁基板を重合材料で満たす工程を含む、ことを特徴とする請求の範囲第６８項記載の半導体装置の製造方法。
70. 前記包埋する工程は、ヒートシンク材料を用いて前記重合材料を覆うキャッピング工程を含む、ことを特徴とする請求の範囲第６９項記載の半導体装置の製造方法。
71. 前記包埋する工程は、前記半導体ダイを封じ込めるべく前記絶縁基板の側壁上にキャップを形成する工程を含む、ことを特徴とする請求の範囲第６８項記載の半導体装置の製造方法。
72. 前記半導体ダイを包埋する工程を含む、ことを特徴とする請求の範囲第６３項記載の半導体装置の製造方法。
73. 前記包埋する工程は、前記半導体ダイを覆うべく前記絶縁基板を重合材料で満たす工程を含む、ことを特徴とする請求の範囲第７２項記載の半導体装置の製造方法。
74. 前記包埋する工程は、ヒートシンク材料を用いて前記重合材料を覆うキャッピング工程を含む、ことを特徴とする請求の範囲第７３項記載の半導体装置の製造方法。
75. 前記包埋する工程は、前記半導体ダイを封じ込めるべく前記絶縁基板の側壁上にキャップを形成する工程を含む、ことを特徴とする請求の範囲第７４項記載の半導体装置の製造方法。
76. 前記導電性リード線を挿入する工程の後でかつ前記半導体ダイを位置付ける工程の前において、前記導電性リード線を電気的及び機械的に試験する工程を含む、ことを特徴とする請求の範囲第６３項記載の半導体装置の製造方法。
77. 前記挿入する工程は、前記導電性リード線を前記リード線通路に個々に挿入する工程を含む、ことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
78. 前記挿入する工程は、複数の導電性リード線を前記リード線通路に同時に挿入する工程を含む、ことを特徴とする請求の範囲第５０項記載の半導体装置の製造方法。
79. 半導体ダイ（101）と、前記半導体ダイをその内側表面上で支持する絶縁基板（102）と、
    前記絶縁基板を貫通しかつお互いに固定された間隔で前記絶縁基板により摩擦力で保持される複数の予め形成された導電牲リード線（103）とを有し、
    前記導電性リード線の各々は、第1部分（1031）と第2部分（1033）とを有し、
    前記第1部分は、前記絶縁基板の内側表面と略平行でかつ前記半導体ダイへの電気的接点として適用される表面を有し、
    前記第2部分は、前記第1部分と直交する方向で前記基板の外側の所定点まで延出し、プリント回路基板等への電気的接続を許容する、ことを特徴とする半導体装置。
80. 前記導電性リード線は、前記内側表面と平行な平面内において、前記絶縁基板を貫通している、ことを特徴とする請求の範囲第３項記載の半導体装置。

Images