FR2664097A1 - Boitier de circuit integre et son procede de fabrication. - Google Patents

Boitier de circuit integre et son procede de fabrication. Download PDF

Info

Publication number
FR2664097A1
FR2664097A1 FR9008511A FR9008511A FR2664097A1 FR 2664097 A1 FR2664097 A1 FR 2664097A1 FR 9008511 A FR9008511 A FR 9008511A FR 9008511 A FR9008511 A FR 9008511A FR 2664097 A1 FR2664097 A1 FR 2664097A1
Authority
FR
France
Prior art keywords
level
pins
proximal
zone
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9008511A
Other languages
English (en)
Inventor
Saboui Alireza
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Priority to FR9008511A priority Critical patent/FR2664097A1/fr
Publication of FR2664097A1 publication Critical patent/FR2664097A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

La présente invention concerne un boîtier de circuit intégré comprenant une puce de circuit intégré (2), un grand nombre de broches présentant chacune une zone proximale et une zone distale, la puce (2) comprenant des plots (3) reliés par des fils conducteurs aux zones proximales des broches et un encapsulant (7) renfermant l'ensemble ainsi constitué en laissant dépasser radialement les zones distales des broches. Les broches sont réparties en broches de premier niveau (5) disposées dans un premier plan et en broches de second niveau (6) disposées dans un second plan situé au-dessus du premier plan, les broches de premier niveau (5) et de second niveau (6) étant espacées verticalement par une feuille en un matériau isolant électrique (13).

Description

BOÎTIER DE CIRCUIT INTEGRÉ ET SON PROCEDE DE FABRICATION
La présente invention concerne, de façon générale, des boîtiers de circuits intégrés qui comprennent un nombre élevé de broches.
Un boîtier de circuit intégré se présente de façon classique sous la forme génrale d'un parallélépipède dont la hauteur est relativement faible par rapport aux autres dimensions. le boîtier comporte un certain nombre de broches dispos sur ses faces latérales.En général, les broches sont reguliè- revent espacées entre elles et sont reparties sur une grande partie du périmètre du boîtier, soit sur deux faces latérales apposées, soit sur les quatre faces latérales. les broches s'étendent vers l'extérieur perpndiculaireeent à la face latérale correspondante du boîtier et sont éventuellement repliées vers le bas pour pouvoir établir les connexions avec un circuit imprimé.
Afin d'améliorer les performances des systèmes électroniques tout en réduisant l'encombrement, on est amené à disposer sur des circuits imprimés un grand nombre de circuits intégrés, chacun de ces circuits remplissant un grand nombre de fonctions.
On a ainsi été amené à concevoir certains circuits intégrés comprenant un grand nombre de liaisons électriques avec l'extérieur et nécessitant par conséquent l'emploi de boîtiers compre- nant le même grand nature de broches.
La figure 1 représente de façon simplifiée un tel boîtier classique, en coupe partielle transversale, et la figure 2 représente ce même boîtier en vue de dessus partielle. Sur une plate-forme 1, est collée ou brasée une puce de circuit intégré 2 comprenant, sur sa face superieure et à sa périphérie, un grand nombre de plots 3. Un fil métallique 4 (communément en or) est soudé entre chaque plot 3 et la broche 5 oeraepoadante dont une partie extrême dirigée vers l'intérieur s'étend à proximité du plot 3. Un encapsulant pouvant former boîtier renferme l'ensable ainsi constitué, en laissant dépasser radialement les extrémités dirigées vers l'extérieur des broches 5.
Dans la suite du texte, on appellera la partie d'une broche dirigée vers l'intérieur, partie proximale, et la partie dirigée vers l'extérieur, partie distale.
On voit sur la figure 2 que, pour augmenter le nombre de broches d'un boîtier, an doit réduire les dimensions de chaque broche 5 dont les parties distales sont réparties sur la péripérie du boîtier. On doit en particulier réduire la largeur w de chèque broche 5, ainsi que l'écartement e entre chaque broche.
Cependant, il existe une limite pratique dans la réduction de ces dimensions. En effet, les broches 5 sont réalisées classiquement en effectuant un prodoooupage dans une feuille métallique. une telle feuille métallique prédécoupée chimiquement ou mécanique- ment est appelée communément une grille de connexion.
La figure 3 représente, de façon simplifiée, une grille de connexion classique, en vue de dessus partielle. La grille comporte dans sa partie centrale la plate-forme 1 qui est supportée par des bandes métalliques 8 s'étendant diagonalement. les des de la grille forment un ensemble de broches 5 qui sont maintenues en place par l'intermdiaire de barres de liaison 9, 10. Des trous de centrage 11 disposés sur la partie latérale de la feuille métallique permettent le guidage de la feuille qui comporte de la sorte une suite de grilles de connexion. Dans une telle grille de connexion, il existe une limite pratique inférieure pour la largeur des broches ainsi que pour leur espacement.Cette limite est due à la précision limitée des découpes effectuées dans la feuille métallique pour constituer la grille et à la tenue mécanique de la grille elle-même. Actuellement, on admet en géneral qu'il n'est pas souhaitable de réaliser de telles brocs avec une largeur w et un espacement e inférieurs à 0,3 mm, au niveau de la partie distale de ces broches. Carme il n'est pas, par ailleurs, souhaitable d'augmenter les dimensions des boîtiers, il existe donc une limite pratique au nombre de broches que l'on peut répartir à la périphérie d'un boîtier de périmètre donné.
Un objet de la présente invention est de réaliser un boîtier de circuit intégré muni d'un plus grand nombre de broches que celui des boîtiers actuels, à périmètre de boîtier égal.
Un autre objet de la présente invention est de réaliser un tel boîtier présentant un plus grand nombre de broches, sans que la largeur et l'écarbement des broches ne soient diminues.
Pour atteindre ces objets, le boîtier selon l'invention comporte un grand nombre de broches présentant chacune une zone proximale et une zone distale, la puce comprenant des plots reliés par des fils conducteurs aux zones proximales des broches et un encapsulant renfermant l'ensemble ainsi constitué en laissant dépasser radialement les zones distales des broches.
les broches sont réparties en broches de premier niveau disposées dans un premier plan et en broches de second niveau disposées dans un second plan situé au-dessus du premier plan, les broches de premier niveau et de second niveau étant espaces verticalement par une feuille en un matériau isolant électrique.
La présente invention prévoit également un procdé de fabrication d'un tel boîtier de circuit intégré comprenant les étapes consistant à réaliser une première et une seconde grille de connexion, ces deux grilles constituant respectivement un ensemble de broches de premier niveau et un ensemble de broches de seoed niveau, seule la première grille de connexion compre- nant une plate-forme pour le support de la puce de circuit intégré ; empiler successivement la première grille de connexion, la feuille en matériau isolant et la seconde grille de connexion, puis presser l'en mble ; disposer la puce de circuit intégré sur la plate-forme, et relier par des fils conducteurs des plots de la puce et les zones proximales des broches respetivement de premier niveau et de selon niveau ; et encapsuler l'ensable ainsi constitué en laissant dépasser radialement les zones distales des broches de premier niveau et de second niveau.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers, faite en relation avec les figures jointes, parmi lesquelles
les figures 1 à 3 destinées à illustrer l'état de la technique et le problème que vise à résoudre la présente invention ont été décrites précédeurnent
la figure 4 est une vue schematique, en coupe transversale, d'un boîtier de circuit intégré selon la présente inventison;
les figures 5A à 8A représentent une même vue de dessus partielle de quatre modes de réalisation différents d'un empile- ment d'éléments destiné à constituer les broches d'un boîtier selon la présente invention ;;
les figures 5B à 8B représentent de façon schématique et en coupe transversale la disposition relative des broches de premier et second niveau représentées respectivement dans les figures 5A à 8A ;
la figure 9 représente schématiquement, en coupe trars- versale, un dispositif permettant la mise en oeuvre d'une des étapes du prooédé de fabrication selon l'invention ; et
la figure 10 représente, en perspective agrandie, une partie du dispositif représenté en figure 9.
La figure 4 représente, de façon schematique, les divers éléments constituant un boîtier selon la présente inwention. On distingue certains éléments présents de façon similaire dans un boîtier classique tel que celui représenté en figure 1 (les éléments similaires portant les mêmes repères sur ces deux figures). Sur une plate-forme 1 a été collée ou brasée une puce de circuit intégré 2 comprenant, sur sa face supérieure et à sa périphérie, un grand nombre de plots 3. Un fil métallique 4, est soudé entre un plot 3 et la partie proximale d'une broche 5 correspondante. Une autre broche 6 est disposée dessus de la broche 5, espacée verticalement de celle-ci par une feuille isolante 13. Un autre fil métallique 4' est soudé pareillement entre un plot 3' et la partie proximale d'une broche supérieure 6 correspondante.Un encapsulant 7 laisse dépasser radialement les extrémités distales des broches 5 et 6. On voit qu'une particu larité du boîtier selon1 l'invention oooorne la disposition des broches 5 et 6. Dans les boîtiers classiques, toutes les broches sont disposées dans un même plan. Dans un boîtier selon l'inven- tion, il existe des broches 5 disposées dans un premier plan et d'autres brocs 6 disposes dans un second plan situé au-dessus du premier plan, les broches 5 et 6 étant espacées verticalement par un élément formant isolant électrique 13.
le procédé de fabrication d'un tel boîtier comprend les étapes suivantes.
On réalise une première grille de connexion qui comporte des prédécoupeges destines à constituer par la suite un ensemble de broches dites broches de premier niveau 5. On réalise une seconde grille de ooonxion qui camporte, de façon similaire mais non identique, des prédéooupages permettant de constituer un ensemble de broches dites broches de second niveau 6. les pre mière et seconde grilles de ooenexion sont réalisées, de façon classique, sous forme d'une bande métallique continue comprenant à la suite un grand nombre de grilles de connexion identiques.
Ensuite, on empile l'une sur l'autre la première et la seconde grille de connexion, en intercalant entre les deux la feuille 13 réalisée en un matériau constituant un isolant électrique.
las première et seconde grilles ne sont pas identiques. La première grille oampnend une plate-forme centrale 11 destinée à supporter par la suite une puce de circuit intégré. La seconde grille est dépourvue d'une telle plate-forme et comporte en son euplao#t mentun évidement. les bandes constituant respecti- vement la première grille, la feuille en matériau isolant 13 et la seconde grille présentent des orifices disposés latéralement 11 qui permettent d'empiler ces bandes de façon précise.
Après avoir empilé successivement la première grille, la feuille en matériau isolant 13 et la seconde grille, on presse l'ensemble. On peut réaliser ce pressage à chaud, de façon à obtenir un collage de l'ensemble ou tout au moins une certaine adhérence. Ce collage ou cette adhérence peut résulter de la nature de la feuille en matériau isolant 13. On peut également enduire les deux faces de cette feuille 13 d'une colle afin d'obtenir un collage lors du pressage de ltensemble.
On réalise ensuite les connexions entre les plots 3 de la puce et les broches, pour soudage des fils 4, 4', et on termine le boîtier en moulant ou en ovulant un matériau encapsulant 7.
La figure 5R illustre un premier mode de réalisation des première et seconde grilles. Cette figure est une vue de dessus partielle de l'ensemble constitué par la première grille comprenant les broches 5, la feuille isolante 13 et la seconde grille comprenant les broches 6, après pressage de l'ensemble. La feuille isolante 13 est prédooupée et, au niveau de la partie représentés dans la figure 3A, constitue une première 17 et une seconde 18 bande parallèle s'étendant sensiblement Perpendicu- lainement aux broches 5 ou 6. Dans le mode de réalisation représenté dans cette figure, les broches de premier niveau 5 et de second niveau 6 sont empilées l'une au-dessus de l'autre.
La figure 5B représente, de façon simplifiée et en coupe, des broches de la figure 5A. La broche de premier niveau 5 comprend une zone proximale 20 qui se prolonge vers l'intérieur au delà d'une zone proximale 21 de la broche de second niveau 6 qui lui est superposée, de façon à laisser à découvert une zone dVexLremité proximale 22 de la broche de premier niveau 5.
Pour isoler électriquement deux broches empilecs, la première bande 17 de la feuille isolante est située sous la zone d'extrémité proximale 23 de chaque broche de second niveau, et la bande bande 18 est située entre les zones distales des broches de premier et de second niveaux. Cette disposition permet la prise de contact indépendamment sur les zones d'extinité proximaies 22 et 23 de deux broches superposées. Du autre part, la zone distale 24 de la broche de second niveau 6 se prolonge au-delà de la zone distale 25 de la broche de premier niveau 5.Cette disposition permet de replier vers le bas la zone distale des broches en faisant en sorte que les extrémités distales des broches de second niveau soient plus éloignées du boîtier que les extrémités distales des broches de premier niveau, comme cela est visible en figure 4. Cette disposition permet d'obtenir une meilleure répartition, dans le plan du circuit imprimé, des extrémités distales de toutes les broches.
Dans le mode de réalisation représenté dans les figures 6A et 6B, les zones proximales 20 et 21 des broches de premier et de second niveau sont intercalées et présentant la même longueur. Cette disposition n'est cependant possible que si l'espace séparant deux broches ooesécutîves d'un même niveau est supérieur à la largeur des broches de l'autre niveau. le sodage des fils 4, 4V sur des zones d'extréminité 22, 23 des broches de premier et de second niveaux peut steffectuer sans problème, d'une manière semblable à celle effectuée dans les boîtiers classiques à une seule grille de connexion.Dans ce mode de réalisation, les zones distales 24, 25 des broches de premier et de second niveaux sont surposées et sont donc équivalentes à celles du mode de réali- sation représenté dans les figures SA et 5B.
Dans le mode de réalisation représenté dans les figures 7A et 7B, les zones proximales 20 et 21 des broches sont disposées de façon identique à celle du mode de réalisation représenté en figures 5A et 5B. Par contre, les zones distales 24 et 25 des broches de cand et de premier niveau sont intercalées. Cette disposition permet de mieux répartir dans l'espace les extrémités distales des broches, afin d'éloigner davantage les points de soudage de ces extrémités sur le circuit imprimé.
Dans le mode de réalisation représenté dans les figures 8A et 8B, les zones proximales 21, 22 des broches de premier et de second niveau sont disposées de façon intercalée, carme cela a été décrit pour le mode de réalisation oerrespordant aux figures 6A à 6B, et les zones distales 24 et 25 des broches de second et de premier niveau sont disposées de façon intercalée, comme cela a été décrit pour le mode de réalisation oerresponant aux figures 7A et 7B.
Dans les modes de réalisation correspondant aux figures
SA et 5B ou aux figures 7A et 7B, c'est-à-dire dans les modes de réalisation pour lesquels les zones proximales 20 et 21 sont superposées, le soudage des fils 4, 4' sur les broches est facilité parce que les points de soudage sont relativement éloignés les uns des autres. Cependant, il est nécessaire de prévoir un dispositif particulier permettant d'effeotuer ces soudages dans des conditions satisfaisantes. Ce dispositif est représenté dans les figures 9 et 10.Pour réaliser le soudage des fils 4, 4V sur les zones d'extrémité proximales 22, 23 des broches de premier et de cond niveau 5 et 6, il est prévu de disposer une première pièce d'appui chauffante 30 et une seconde pièce d'appui chauffante 31. La première pièce d'appui chauffante comporte une surface supérieure 32 destinée à venir en appui simultanément sur la face inférieure de toutes les zones d'extrémité dirigées vers l'intérieur 22 des broches de premier niveau 5. Ainsi, un outil peut venir exercer une certaine pression sur la surface supé rieure de ces zones d'extrémité 22 pour réaliser le soudage des fils 4.Cette première pièce d'appui 30 est maintenue à une certaine température, par exemple 300 C, pour faciliter le soudage.
Pour réaliser le soudage d'un fil 4' sur la face supérieure de la zone d'extrémité 23 de chaque broche de second niveau 6, on dispose la seconde pièce d'appui chauffante 31 dont une face inférieure 33 vient en appui simultanément sur la face supérieure des zones d'extrémité 23 des broches de second niveau 6. Cette seconde pièce d'appui 31 est également maintenue à une certaine temperature, par exemple 300 C, de façon à faciliter le soudage.
Lors du soudage, il est préférable que les pièces d'appui 30 et 31 exercent un pinoement de ltensemble constitué par les deux grilles de connexion et la feuille en matériau isolant intercalée 13, de façon à coeseer un bon positionnement des zones d'extrémité 22 et 23 des broches pour assurer un soudage correct. Ce pincement ne doit cependant pas être trop important pour éviter d'écraser la feuille isolante 13 qui est en général réalisée en matière synthétique. Ce risque d'écrasement peut dans certes cas être plus grand si la température de chauffage des pièces d'appui est plus élevée.
La feuille isolante 13 peut être réalisée en matière synthétique conne sous la marque "#ipton". De bons résultats sont obtenus avec une feuille réalisée dans ce matériau et présentant une épaisseur d'envidai 60 micromètres.
Les zones distales 24, 25 des broches de second et de premier niveau peuvent comporter en outre, de façon connue en soi, des barres de liaison disposées au voisinage de la périphérie de l'encapsulant 7. Dans ce cas, après la constitution du boîtier, on supprime ces barres de liaison en effectuant un découpage, par exemple par poinçonnage ou par faisceau laser. Ces barres de liaison assurent une bonne tenue mécanique des broches lorsqu'elles sont predeoeupees dans la grille de connexion. Ces barres de liaison peuvent aussi emç6cher l'extrusion de la résine dans les espaces séparant des broches adjacentes, lors de l'opération d'encapsulation.

Claims (13)

REVENDICATIONS
1. Boîtier de circuit intégré comprenant une puce de circuit intégré (2), un grand nombre de broches présentant chacune une zone proximale et une zone distale, la puce (2) campnenant des plots (3) reliés par des fils conducteurs aux zones proximales des broches et un encapuulant (7) rEnfermant l'ensemble ainsi constitué en laissant dépasser radialement les zones distales des broches, caraoterisé en ce que les broches sont réparties en broches de premier niveau (5) disposées dans un premier plan et en broches de second niveau (6) disposées dans un second plan situé au-dessus du premier plan, les broches de premier niveau (5) et de second niveau (6) étant espacées verticalement par une feuille en un matériau isolant électrique (13).
2. Boîtier selon la revendication 1, caractérisé en ce que la zone proximale (21) d'une broche de second niveau (6) est superposée à la zone proximale d'une broche correspondante de premier niveau (5).
3. Boîtier selon la revendicatian 2, caraatérise en ce que la zone proximale (21) d'une broche de second niveau (6) est intercalée entre des zones proximales (22) de broches oerreson- dantes de premier niveau (5).
4. Boîtier selon les revendicatisns 2 ou 3, caractérise en ce que la zone distale (24) d'une broche de second niveau (6) est superposée à la zone distale (25) d'une broche oerrespoadante de premier niveau (5).
5. Boîtier selon les revendications 2 ou 3, carac#isé en ce que la zone distale (24) d'une broche de second niveau (6) est intercalée entre des zones distales (25) de broches correspondantes de premier niveau (5).
6. Boîtier selon la revendication 2, caractérisé en ce que la zone proximale (20) d'une broche de premier niveau (5) se prolonge vers l'intérieur au-delà de la zone proximale (22) de la broche de second niveau (6) qui lui est superposée, de façon à laisser à déoeuert une zone d'extremité proximale (22) de la broche de premier niveau.
7. Boîtier selon la revendication 6, caractérisé en ce que la feuille en matériau isolant (13) est découpée et disposée par rapport aux broches de façon qu'une première zone (17) de cette feuille soit disposée entre une zone proximale (23) d'une broche de second niveau et la zone proximale (20) de la broche oerrppordante de premier niveau.
8. Boîtier selon la revendication 7, caractérisé en ce que les fils conducteurs (4, 4') reliant la puce (2) et les brochas (5, 6) aboutissent sur les broches de premier et de second niveau (5, 6) au niveau de leurs zones proximales (22, 23) respectives .
9. Protée de fabrication d'un boîtier de circuit intégré selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend les étapes suivantes
- réaliser une première et une seconde grille de connexion, ces deux grilles constituant respectivement un ensemble de broches de premier niveau (5) et un ensemble de broches de second niveau (6), seule la première grille de connexion compre- nant une plate-forme (1) pour le support de la puce de circuit intégré (2) ;;
- empiler successivement la première grille de connexion (5), la feuille en matériau isolant (13) et la secande grille de connexion (6), puis presser l'ensemble ;
- disposer la puce de circuit intégré sur la plateforme (1), et relier par des fils conducteurs (4, 4') des plots (3) de la puce (2) et les zones proximales des broc#hes resecti- vement de premier niveau (5) et de second niveau (6) ; et
- encapsuler (7) l'ensemble ainsi constitué en laissant dépasser radialement les zones distales (21, 22) des broches de premier niveau et de second niveau.
10. Procédé selon la revendication 9, caractérisé en ce que l'on met en contact une première pièce d'appui chauffante (30) avec la face inférieure de la zone proximale de chaque broche de premier niveau, puis on soude un des fils conducteurs (4, 4') sur la face supérieure de cette zone proximale.
11. Procédé selon la revendication 9, caractérisé en ce que l'on met en contact une première pièce d'appui chauffante (30) avec la face inférieure de la zone proximale (22) de chaque broche de premier niveau, puis on soude un des fils (4) sur la face supérieure de cette zone proximale, puis on met en contact une seconde pièce d'appui chauffante (31) avec la face supérieure de la zone proximale (23) de chaque broche de second niveau (6), puis on soude un des fils (4') sur la face supérieure de cette zone proximale (23).
12. Procédé selon la revendicatioin 11, caractérisé en ce que la see pièce d'appui chauffante (31) comporte une surface destinée à venir en appui simultané sur les zones proximaies de toutes les broches de second niveau (6), cette surface étant dirigée vers le bas et formant une bande fermée de forme sensiblement carrée ou rectangulaire, et en ce que cette seconde pièce d'appui (31) comporte des ouvertures radiales (32) débouchant vers l'intérieur et ménagées au niveau de la zone proximale (21) des broches de second niveau.
13. Procédé selon seltzl'une quelconque des revendications 10 à 12, caractérisé en ce que les zones distales (24, 25) des broches de second et de premier niveau comportent des barres de liaison (34) disposées au voisinage de la périphérie de l'encap- sulant (7) et en ce qu'après l'opération d'encapsulation, on supprime ces barres de liaison.
FR9008511A 1990-06-28 1990-06-28 Boitier de circuit integre et son procede de fabrication. Pending FR2664097A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9008511A FR2664097A1 (fr) 1990-06-28 1990-06-28 Boitier de circuit integre et son procede de fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9008511A FR2664097A1 (fr) 1990-06-28 1990-06-28 Boitier de circuit integre et son procede de fabrication.

Publications (1)

Publication Number Publication Date
FR2664097A1 true FR2664097A1 (fr) 1992-01-03

Family

ID=9398369

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9008511A Pending FR2664097A1 (fr) 1990-06-28 1990-06-28 Boitier de circuit integre et son procede de fabrication.

Country Status (1)

Country Link
FR (1) FR2664097A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041507A1 (fr) * 1995-06-07 1996-12-19 The Panda Project Substrat extra-plat pour puce de semiconducteur
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130550A (ja) * 1982-01-29 1983-08-04 Toshiba Corp 半導体装置
EP0228869A2 (fr) * 1986-01-06 1987-07-15 AT&T Corp. Méthode de fabrication d'un paquetage pour un composant électronique
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置
JPS6366959A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 多重リ−ドフレ−ム
JPS63266842A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体装置及びその製造方法
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130550A (ja) * 1982-01-29 1983-08-04 Toshiba Corp 半導体装置
EP0228869A2 (fr) * 1986-01-06 1987-07-15 AT&T Corp. Méthode de fabrication d'un paquetage pour un composant électronique
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置
JPS6366959A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 多重リ−ドフレ−ム
JPS63266842A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体装置及びその製造方法
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 013, no. 088 (E-721) 28 février 1989, & JP-A-63 266842 (HITACHI LTD) 02 novembre 1989, *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 13 (E-573)(2860) 14 janvier 1988, & JP-A-62 173749 (MITSUBISHI ELECTRIC CORP.) 30 juillet 1987, *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 291 (E-644) 09 août 1988, & JP-A-63 066959 (SHINKO ELECTRIC IND CO LTD) 25 mars 1988, *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 390 (E-813) 29 août 1989, & JP-A-1 137660 (HITACHI LTD) 30 mai 1989, *
PATENT ABSTRACTS OF JAPAN vol. 7, no. 239 (E-206) 25 octobre 1983, & JP-A-58 130550 (TOKYO SHIBAURA DENKI KK) 04 août 1983, *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US6828511B2 (en) 1994-03-11 2004-12-07 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US6977432B2 (en) 1994-03-11 2005-12-20 Quantum Leap Packaging, Inc. Prefabricated semiconductor chip carrier
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
WO1996041507A1 (fr) * 1995-06-07 1996-12-19 The Panda Project Substrat extra-plat pour puce de semiconducteur
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung

Similar Documents

Publication Publication Date Title
EP0239494B1 (fr) Boîtier de circuit intégré
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP0354696A2 (fr) Dispositif semi-conducteur comprenant un cadre conducteur
FR2901347A1 (fr) Composant de dissipation thermique et dispositif d'eclairage et/ou de signalisation a diode equipe d'un tel composant
FR2563049A1 (fr) Boitier pour circuit integre
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
EP0883177A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique.
EP1263042B1 (fr) Boîtier semi-conducteur à grille évidée et grille évidée
EP0112760B1 (fr) Microboîtier d'encapsulation d'un composant électronique, muni d'une pluralité de connexions repliées
FR2664097A1 (fr) Boitier de circuit integre et son procede de fabrication.
EP0883181A1 (fr) Dispositif semi-conducteur et procédé de connexion des fils internes de masse d'un tel dispositif
EP0312415B1 (fr) Plaque circuit pour courants élevés et procédé de préparation
EP0232197A1 (fr) Procédé de fabrication d'un composant inductif pour report à plat
EP0638929B1 (fr) Dissipateur thermique pour boítier plastique
EP0178977A1 (fr) Composant semiconducteur monté en boîtier plastique, et procédé de montage correspondant
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
EP0065910A1 (fr) Circuit magnétique, inductance utilisant un tel circuit, et procédé de fabrication d'inductances magnétiques
EP0023165B1 (fr) Plate-forme support de grille de connexion, notamment pour boîtier de circuits intégrés, et boîtier comportant une telle plate-forme
FR2525065A1 (fr) Dispositif de connexion et procedes de fabrication
FR2795201A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR2565425A1 (fr) Procede pour la fabrication de boites de distribution electrique
FR2793924A1 (fr) Module support de puce
FR2651923A1 (fr) Circuit integre de puissance.
EP0221809A1 (fr) Circuit hybride et procédé de fabrication d'un tel circuit
EP0375519A1 (fr) Bande de connexions pour assemblage en ligne de composants CMS