DE19725625C2 - Halbleitergehäuse mit untenliegenden Zuleitungen - Google Patents

Halbleitergehäuse mit untenliegenden Zuleitungen

Info

Publication number
DE19725625C2
DE19725625C2 DE1997125625 DE19725625A DE19725625C2 DE 19725625 C2 DE19725625 C2 DE 19725625C2 DE 1997125625 DE1997125625 DE 1997125625 DE 19725625 A DE19725625 A DE 19725625A DE 19725625 C2 DE19725625 C2 DE 19725625C2
Authority
DE
Germany
Prior art keywords
leads
housing
bent
lead
outer leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997125625
Other languages
English (en)
Other versions
DE19725625A1 (de
Inventor
Joong-Ha You
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19725625A1 publication Critical patent/DE19725625A1/de
Application granted granted Critical
Publication of DE19725625C2 publication Critical patent/DE19725625C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung
Die vorliegende Erfindung betrifft ein Halbleiter­ gehäuse mit untenliegenden Zuleitungen, bei dem äußere Zuleitungen, die jeweils als ein elektrischer Pfad zur Außenseite dienen, durch eine untere Oberfläche des Gehäuses hervorstehen.
2. Beschreibung des Stands der Technik
Im allgemeinen enthält ein J-Zuleitungs-Halbleiter­ gehäuse kleiner Bauform (SOJ) als eines der üblichsten Halb­ leitergehäuse einen Halbleiterchip, der unter Verwendung eines nicht leitenden Bands oder einer nicht leitenden Paste fest an einem Paddel eines Zuleitungsrahmens angebracht ist. Eine Vielzahl von leitenden Drähten verbindet die Anschlußfelder des Halbleiterchips und innere Zuleitungen des Rahmens elektrisch. Ein Gießharz wird dazu verwendet, den Halbleiterchip, die inne­ ren Zuleitungen und die Drähte zu vergießen, um dadurch einen Gehäusekörper zu formen. Äußere Zuleitungen, die von den entsprechenden inneren Zuleitungen aus zur Außenseite des Gehäusekörpers verlaufen, werden außerdem jeweils in die Form eines "J" gebracht.
Das so aufgebaute herkömmliche SOJ-Gehäuse, das nach Bestehen eines Test elektrischer Eigenschaften verwendbar ist, dient dazu, einen gewünschten Betrieb auszuführen, indem es auf oder in verschiedenen Sätzen von Leiterplatten angebracht wird.
Wird das herkömmliche Halbleitergehäuse jedoch auf einer Leiterplatte angebracht, kann das Flächenver­ hältnis der Leiterplatte zum Gehäuse verursacht durch die aus jeder Seite des Gehäuses hervorstehenden äußeren Zulei­ tungen zunehmen.
Die äußeren Zuleitungen können ferner während des Transports des Gehäuses unerwünscht und leicht verbogen werden, was dadurch zu Qualitätsproblemen führt.
Aus dem US Patent Nr. 5,428,248 ist eine sog. "Bottom Lead Semiconductor Package" (BLP) bekannt, die ein Halbleitergehäuse zur Lösung der oben beschriebenen Probleme bereitstellt.
Wie in Fig. 1, die eine Schnittansicht eines solchen herkömm­ lichen Halbleitergehäuses mit untenliegenden Zuleitungen darstellt, gezeigt, enthält das Gehäuse: eine Vielzahl von Zuleitungen (2), von denen jede einen Substratbefestigungs- Zuleitungsteil (2a), um an einer unteren Oberfläche jedes von diesen an einem Substrat (nicht gezeigt) befestigt zu werden, und einen Chipanschluß-Zuleitungsteil (2b), der jeweils von dem entsprechenden Substratbefestigungs-Zulei­ tungsteil (2a) aus nach oben gebogen verläuft, beinhaltet; einen Halbleiterchip (1), der mittels eines Klebstoffs (3) fest an jeweiligen oberen Oberflächen der Substratbefesti­ gungs-Zuleitungsteile (2a), angebracht ist; eine Vielzahl von leitenden Drähten (4) zum elektrischen Verbinden von Chip- Anschlußfeldern (1a) auf dem Chip (1) mit den Chipanschluß- Zuleitungsteilen (2b); und eine Gießharzmasse, die einen bestimmten Bereich des Gehäuses, der die leitenden Drähte (4), den Chip (1) und die Zuleitungsteile (2a, 2b) der Zu­ leitungen (2) einschließt, abdeckt, um dadurch einen Gehäu­ sekörper (5) zu vervollständigen. Hier werden jeweilige untere Oberflächen der Substratbefestigungs-Zuleitungsteile (2a) vergossen, jedoch durch die untere Oberfläche des Ge­ häusekörpers (5) freigelegt, so daß ein Lot (6) (nicht ge­ zeigt) auf jeder der unteren Oberflächen der Substratbefe­ stigungs-Zuleitungsteile (2a) geformt werden kann. Das so aufgebaute herkömmliche Halbleitergehäuse mit untenliegenden Zuleitungen verkleinert die auf einem Substrat eingenommene Fläche und verhindert, daß die äußeren Zuleitungsteile be­ schädigt werden.
Die Substratbefestigungs-Zuleitungsteile (2a) sind jedoch so niedrig, daß sie mit der unteren Oberfläche des Gehäu­ sekörpers (5) auf gleicher Höhe sind, so daß erstens Wärme­ emission ein Problem darstellt, wenn die untere Oberfläche des Gehäusekörpers fest an einer oberen Oberfläche einer Leiterplatte angebracht ist, zweitens ein Unterschied des thermischen Ausdehnungskoeffizienten zwischen den Substrat­ befestigungs-Zuleitungsteilen und dem Substrat einen Bruch um die angeklebten Teile herum verursachen kann, und es drittens bei Anbringung auf einer Leiterplatte sehr schwie­ rig ist, zur Überprüfung einer Ausfalls, wie beispielsweise eines Befestigungsfehlers, eine Detektion von außen durchzu­ führen.
Ein anderer Aufbau eines Halbleitergehäuses ist aus JP 2-170 456 A bekannt. Hier sind Halbleiterchips sowie leitende Zulei­ tungen unmittelbar auf einer Oberseite eines Substrates ange­ bracht und Anschlußstellen des Halbleiterchips mit den Zulei­ tungen entsprechend verbunden. Die Zuleitungen sind so geformt, daß sie sowohl die Oberseite des Substrates, senkrecht dazu verlaufende Seitenflächen des Substrates und die der Oberseite gegenüberliegende Unterseite des Substrates berühren. Die Enden der Zuleitungen auf der Unterseite des Substrates sind um 180° gebogen, so daß sie parallel zu den Bereichen der Zuleitungen verlaufen, die die Unterseite des Substrates berühren. Die ge­ samte Struktur ist mit einem Harz vergossen. Ein derartiges Halbleitergehäuse ist aufgrund des darin mit eingegossenen Substrates groß.
Ein Halbleitergehäuse mit kleineren Abmessungen ist in JP 7-211 847 A beschrieben. Derartige Halbleitergehäuse umfassen einen Halbleiterchip und über Drähte damit verbundene leitende Zulei­ tungen, die von einem Harz umschlossen sind. Die äußeren Endteile der äußeren Zuleitungen sind nach unten gebogen und nach außen freigelegt. In ähnlicher Weise sind Halbleitergehäuse gemäß JP 7-312 405 A aufgebaut, wobei hier Kontaktwarzen anstelle von Drähten zur elektrischen Verbindung eines Halbleiterchips mit entsprechenden leitenden Zuleitungen verwendet werden. In beiden Fällen sind leitende Verbindungen zwischen den Halbleiterchips und entsprechenden Zuleitungen schwierig herzustellen und können leicht beschädigt werden, da die Zuleitungen die entsprechenden Halbleiterchips nicht berühren, wodurch nur eine geringe mechanische Stabilität dieser Aufbauweisen erreicht wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist deshalb ein Ziel der vorliegenden Erfindung, ein verbessertes Halbleitergehäuse mit untenliegenden Zuleitun­ gen, bei dem äußere Zuleitungen, die jeweils als ein elek­ trischer Pfad nach außen dienen, durch eine untere Oberflä­ che des. Gehäuses hervorstehen, bereitzustellen und dadurch die Nachteile des herkömmlichen Gehäuses zu überwinden.
Um das oben beschriebene Ziel zu erreichen, wird ein Halbleitergehäuse mit untenliegenden Zuleitungen gemäß dem Anspruch 1 bereitgestellt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist eine Schnittansicht eines herkömmlichen Halbleitergehäuses mit untenliegenden Zuleitungen;
Fig. 2A ist eine Schnittansicht, die ein Halbleiterge­ häuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung vor dem Ausführen eines Beschneideprozesses zeigt;
Fig. 2B ist eine Schnittansicht, die das Halbleiterge­ häuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung nach dem Ausführen eines Beschneideprozesses zeigt;
Fig. 2C ist eine Schnittansicht, die das Halbleiterge­ häuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung nach dem Formen äußerer Zuleitungen zeigt;
Fig. 3 ist eine perspektivische Ansicht, die eine untere Oberfläche des Halbleitergehäuses mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung genau zeigt;
Fig. 4 bis 6 sind Schnittansichten, die jeweils modi­ fizierte Beispiele für das Halbleitergehäuse mit untenlie­ genden Zuleitungen gemäß der vorliegenden Erfindung zeigen; und
Fig. 7 ist eine Schnittansicht, die ein auf einer Leiterplatte angebrachtes Halbleitergehäuse mit untenliegen­ den Zuleitungen gemäß der vorliegenden Erfindung zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Mit Bezug auf Fig. 2A bis 2C wird nun das Halbleiter­ gehäuse mit untenliegenden Zuleitungen gemäß der vorliegen­ den Erfindung beschrieben.
Wie in Fig. 2A gezeigt, ist eine Vielzahl von äußeren Zuleitungen (23), die mit einem bestimmten Abstand dazwi­ schen angeordnet sind, mit jeweiligen Zuleitungsstützstäben (21) verbunden. Innere Zuleitungen (25) sind ausgehend von den jeweiligen äußeren Zuleitungen (23) nach oben gebogen und auf jeweilige obere Oberflächen der äußeren Zuleitungen (23) gefaltet. Ein Halbleiterchip (29) ist mittels eines nicht leitenden Klebstoffs (27) an den oberen Oberflächen der gefalteten inneren Zuleitungen (25) angebracht. Bond­ inseln (nicht gezeigt) des Chips (29) sind über leitende Drähte (31) oder Kontakthöcker (nicht gezeigt) elektrisch mit entsprechenden von den inneren Zuleitungen (25) verbun­ den. Ein bestimmter Bereich, der den Chip (29), die Drähte (31), die inneren Zuleitungen (25) und die äußeren Zuleitun­ gen (23) einschließt, ist mit einem Gießharz vergossen, wodurch eine den Gehäusekörper formende Vergußmasse (33) die jeweiligen unteren Oberflächen der äußeren Zuleitungen (23) durch dessen Unterseite freilegt. Eine flache Nut (23a) ist rechtwinklig zur Richtung der äußeren Zuleitungen in jewei­ ligen unteren Oberflächen der äußeren Zuleitungen (23) ge­ formt. Außerdem ist die Oberfläche jeder der inneren Zulei­ tungen (25) mit Silber oder Gold plattiert, um dadurch ein Drahtbonden zu erleichtern und elektrische Eigenschaften davon zu verbessern. Die Oberfläche jeder der äußeren Zulei­ tungen (23) ist mit Blei oder Zinn plattiert, um dadurch das Löten während des Anbringens des Gehäuses auf einem Substrat zu erleichtern und zu verhindern, daß die äußeren Zuleitun­ gen (23) korrodieren.
Die Gehäusestruktur wie in Fig. 2B gezeigt wird erhal­ ten, indem die äußeren Zuleitung (23) von den Zuleitungs­ stützstäben (21) abgeschnitten wird und die aus jeder Seite des Gehäuses hervorstehenden Zuleitungsstützstäbe (21) ent­ fernt werden.
Wie ferner in Fig. 2C gezeigt, wird ein äußerer Endteil (23b) (ein nach dem Beschneiden verbliebener Teil) jeder der äußeren Zuleitungen (23) so geformt, daß er nach unten gebo­ gen ist, und zurück auf einen jeweiligen unteren Oberflä­ chenteil (23c) jeder der äußeren Zuleitungen (23) gefaltet, um dadurch das Halbleitergehäuse mit untenliegenden Zulei­ tungen gemäß der vorliegenden Erfindung fertigzustellen. Zu diesem Zeitpunkt wird der äußere Endteil (23b) jeder der äußeren Zuleitungen (23) an der Nut (23a), die als dessen Biegeachse dient, biegend herumgedreht oder gefaltet, d. h. die Nut (23a) erleichtert das Biegen der äußeren Zuleitungen (23).
Fig. 3 zeigt eine perspektivische Ansicht des Halblei­ tergehäuses mit untenliegenden Zuleitungen von unten und wird bereitgestellt, um die Vielzahl von äußeren Zuleitungen (23c) zu zeigen, die jeweils auf die Unterseite des Gehäuses in Richtung der symmetrischen Mittellinie der Vergußmasse (33) umgebogen sind.
Die äußeren Zuleitungen (23b) können hier, wie in Fig. 2C gezeigt, nach dem Ausführen des Beschneideprozesses wie in Fig. 2B gezeigt umgebogen werden, als Erleichterung für den Anwender können die Zuleitungsstützstäbe (21) später, nach dem Umbiegen der äußeren Zuleitungen (23b), geeignet abgeschnitten werden.
Das Halbleitergehäuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung kann abhängig vom Ausmaß des Biegens der äußeren Zuleitungen verschieden geformt werden, und folglich wird nun mit Bezug auf Fig. 4 bis 6 eine Auswahl von Formen äußerer Zuleitungen beschrieben.
Erstens können die äußeren Zuleitungen (23b), wie in Fig. 4 gezeigt, schräg nach innen in Richtung einer symme­ trischen Mittellinie der Vergußmasse (33) gebogen sein. Außerdem können die äußeren Zuleitungen (23b), wie in Fig. 5 gezeigt, schräg nach außen in Richtung jeder Kante der Ver­ gußmasse (33) gebogen sein. Ferner können die äußeren Zulei­ tungen (23b), wie in Fig. 6 gezeigt, so umgebogen werden, daß sie senkrecht zu der unteren Oberfläche der Vergußmasse (33) sind. Neben diesen oben spezifizierten Modifikationen ist innerhalb des technologischen Bereichs der vorliegenden Erfindung eine Vielzahl unterschiedlicher Anordnungen mach­ bar.
Wie in Fig. 4 bis 6 gezeigt, wird ein innerer Endteil jeder der jeweiligen inneren Zuleitungen (25), anders als bei der ersten Ausführungsform der vorliegenden Erfindung, nach oben und nach innen auf eine entsprechende obere Ober­ fläche der inneren Zuleitungen (25) umgebogen, und die Hö­ henunterschiede zwischen der oberen Oberfläche des Chips (29) und der oberen Oberfläche der Zuleitungen (23), auf denen ein Drahtbonden auszuführen ist, wird verringert, um so einen Drahtbondprozess zu erleichtern und die Länge von Drähten (31) zu verkürzen und dadurch die elektrischen Ei­ genschaften zu verbessern.
Fig. 7 zeigt das Halbleitergehäuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung angebracht über einer Leiterplatte (40), und wie darin gezeigt, sind die untere Oberfläche des Gehäuses und die Leiterplatte (40) verursacht durch die gebogenen äußeren Zuleitungen (23b), die jeweils eine bestimmte Höhe haben, mit Abstand voneinan­ der angeordnet.
Ferner kann die Verbindung der äußeren Zuleitungen (23b) mit der Leiterplatte (40) leicht durch den zwischen der unteren Oberfläche der Vergußmasse (33) und der Leiter­ platte (40) gebildeten Raum überprüft werden, und außerdem dient ein reibungsloser Luftzug durch diesen dazu, die Abga­ be der vom Gehäuse ausgehenden Wärme nach außen zu erleich­ tern.
Da die äußeren Zuleitungen beim Halbleitergehäuse mit untenliegenden Zuleitungen gemäß der vorliegenden Erfindung wie oben beschrieben für eine spätere Verbindung mit einer Leiterplatte so geformt werden, daß sie durch die untere Oberfläche des Gehäuses hervorstehen, kann ein bestimmter Raum zwischen dem Gehäusekörper und der Leiterplatte sicher­ gestellt werden, und durch den Raum kann ein Verbindungszu­ stand der äußeren Zuleitungen mit der Leiterplatte leicht überprüft werden, während die Luftzirkulation um den Gehäu­ sekörper herum erleichtert wird und dadurch die durch das Gehäuse erzeugte Wärme leicht nach außen abgegeben wird.

Claims (8)

1. Halbleitergehäuse mit untenliegenden Zuleitungen, das umfaßt:
eine Vielzahl von äußeren Zuleitungen (23), wobei ein äußerer Endteil (23b) jeder der äußeren Zuleitungen nach unten gebogen ist;
eine Vielzahl von inneren Zuleitungen (25), die von entsprechenden von den äußeren Zuleitungen (23) aus verlau­ fen und auf eine entsprechende Oberfläche der äußeren Zulei­ tungen (23) umgefaltet sind;
einen Halbleiterchip (29), der mittels eines isolieren­ den Klebstoffs (27) an einer oberen Oberfläche jeder der inneren Zuleitungen (25) angebracht ist;
eine Vielzahl von leitenden Drähten (31) oder Kontakthöcker zum elektri­ schen Verbinden des Chips (29) mit den inneren Zuleitungen (25); und
eine Vergußmasse (33) zum Vergießen eines Teils des Halbleiter­ gehäuses, die den Chip (29), die inneren Zuleitungen (25) und die Drähte (31) bzw. Kontakthöcker einschließt, jedoch den nach unten gebogenen äußeren Endteil (23b) jeder der äußeren Zuleitungen (23) nach außen freiliegen läßt, so daß dieser durch die untere Oberfläche der Vergußmasse hervorsteht.
2. Gehäuse nach Anspruch 1, bei dem die Vielzahl von äußeren Zuleitungen (23) eine Nut (23a) jeweils auf unteren Oberflächen davon beinhaltet.
3. Gehäuse nach Anspruch 1, bei dem die inneren Zu­ leitungen (25) mit einem von Silber und Gold plattiert sind.
4. Gehäuse nach Anspruch 1, bei dem die äußeren Zu­ leitungen (23) mit einem von Blei und Zinn plattiert sind.
5. Gehäuse nach Anspruch 1, bei dem innere Endteile der inneren Zuleitungen (25) jeweils auf eine entsprechende obere Oberfläche nicht gebogener Teile davon umgebogen sind.
6. Gehäuse nach Anspruch 1, bei dem die äußeren End­ teile der Vielzahl von äußeren Zuleitungen (23) nach innen gerichtet sind.
7. Gehäuse nach Anspruch 1, bei dem die äußeren End­ teile der Vielzahl von äußeren Zuleitungen (23) nach außen gerichtet sind.
8. Gehäuse nach Anspruch 1, bei dem die äußeren Zu­ leitungen (23) so umgebogen sind, daß sie senkrecht zu der unteren Oberfläche der Vergußmasse (33) sind.
DE1997125625 1996-06-18 1997-06-17 Halbleitergehäuse mit untenliegenden Zuleitungen Expired - Fee Related DE19725625C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021974A KR980006174A (ko) 1996-06-18 1996-06-18 버틈 리드 패키지

Publications (2)

Publication Number Publication Date
DE19725625A1 DE19725625A1 (de) 1998-01-02
DE19725625C2 true DE19725625C2 (de) 1999-08-05

Family

ID=19462241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997125625 Expired - Fee Related DE19725625C2 (de) 1996-06-18 1997-06-17 Halbleitergehäuse mit untenliegenden Zuleitungen

Country Status (4)

Country Link
US (1) US5886404A (de)
JP (1) JP2873953B2 (de)
KR (1) KR980006174A (de)
DE (1) DE19725625C2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP2001024027A (ja) * 1999-07-09 2001-01-26 Oki Electric Ind Co Ltd 半導体素子、半導体素子の製造方法、半導体装置、半導体装置の製造方法
DE19938867C1 (de) * 1999-08-17 2001-01-11 Siemens Ag Stanzgitter
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
EP1659626A1 (de) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. Leiterrahmen des Typs Leiter-auf-Chip
JP5702763B2 (ja) * 2006-10-04 2015-04-15 ローム株式会社 半導体装置
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP6621321B2 (ja) * 2015-12-21 2019-12-18 日立オートモティブシステムズ株式会社 半導体パッケージ及び半導体アセンブリ
US11069600B2 (en) 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177308A (ja) * 1992-12-09 1994-06-24 Matsushita Electric Ind Co Ltd 実装端子
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 2-170456 A, In: Patent Abstracts of Japan *
JP 7-211847 A, In: Patent Abstracts of Japan *
JP 7-312405 A, In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
KR980006174A (ko) 1998-03-30
JP2873953B2 (ja) 1999-03-24
US5886404A (en) 1999-03-23
JPH1070227A (ja) 1998-03-10
DE19725625A1 (de) 1998-01-02

Similar Documents

Publication Publication Date Title
DE19709295B4 (de) Halbleiterbaugruppe
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19725625C2 (de) Halbleitergehäuse mit untenliegenden Zuleitungen
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE4241684C2 (de) Halbleiterbauteilgehäuse
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE69737320T2 (de) Halbleitervorrichtung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE4130899C2 (de) Halbleitervorrichtung
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19522172C1 (de) Leistungs-Halbleitermodul mit Anschlußstiften
DE3854437T2 (de) Chipkondensator.
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE69114554T2 (de) Halbleiteranordnung des Harzverkapselungstyps.
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee