JP2007318657A

JP2007318657A - 送信装置

Info

Publication number: JP2007318657A
Application number: JP2006148541A
Authority: JP
Inventors: Daisuke Yoshida; 大介吉田; Shinichiro Takayanagi; 真一郎高柳
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2006-05-29
Filing date: 2006-05-29
Publication date: 2007-12-06

Abstract

【課題】電力増幅モジュールを小型化、低背化することができる送信装置を提供する。
【解決手段】送信モジュール２の親基板３上には、電力増幅素子６、マイクロストリップライン７等によって構成された電力増幅モジュール４を搭載する。また、親基板３上には、フィルタ回路１４、整合回路１５を構成するチップ部品１４Ａ，１５Ａ〜１５Ｃを電力増幅モジュール４とは別個に搭載する。これにより、チップ部品１４Ａ，１５Ａ〜１５Ｃに制約されず、電力増幅モジュール４を小型化、低背化することができる。
【選択図】図２

Description

本発明は、送信信号の電力を増幅する電力増幅モジュールが搭載された送信装置に関する。

一般に、携帯電話、携帯端末等に用いる送信装置には、例えば数百ＭＨｚから数ＧＨｚ程度の高周波の送信信号を増幅する電力増幅モジュールが搭載されている。このとき、電力増幅モジュールは、モジュール基板上に電力増幅素子を搭載することによって形成されると共に、このモジュール基板上には電力増幅素子に接続される整合回路、フィルタ回路等を構成するチップ部品も電力増幅素子と一緒に搭載されていた（例えば、特許文献１参照）。

特開２００３−１２４４２６号公報

ところで、特許文献１には、モジュール基板上に電力増幅素子に加えてチップ部品を搭載している。このため、チップ部品によって電力増幅モジュールの高さ寸法が増大する傾向がある。また、モジュール基板には電力増幅素子に接続されるストリップラインが形成されるのに対し、チップ部品によってこのストリップラインのレイアウト自由度が小さくなり、モジュール基板の面積が大型化するという問題もある。

本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、電力増幅モジュールを小型化、低背化することができる送信装置を提供することにある。

上述した課題を解決するために、請求項１の発明は、親基板に送信信号を増幅する電力増幅モジュールが搭載された送信装置において、前記電力増幅モジュールは、前記親基板に搭載されるモジュール基板と、該モジュール基板に搭載され送信信号を増幅する電力増幅素子とによって構成し、前記親基板には、該電力増幅素子に接続され入力側の整合と出力側の整合と電源のノイズ削減とのいずれかに用いるチップ部品を搭載したことを特徴としている。

請求項２の発明では、前記送信装置の出力側には送信信号の処理を行う処理回路を介してアンテナを接続し、前記チップ部品は、前記電力増幅素子の出力側に接続され前記アンテナ側の処理回路に整合させる整合回路を構成している。

請求項１の発明によれば、親基板には電力増幅モジュールとは別個にチップ部品を搭載したから、チップ部品に制約されずに電力増幅モジュールの高さ寸法を小さくすることができる。また、モジュール基板にはチップ部品を搭載しないから、チップ部品に邪魔されずに、電力増幅素子に接続されるストリップライン等をモジュール基板の自由な位置に形成することができる。これにより、ストリップライン等のレイアウト自由度を高めることができ、電力増幅モジュールを含めた送信装置全体の面積を小型化することができる。

請求項２の発明によれば、チップ部品は電力増幅素子の出力側に接続された整合回路を構成するから、親基板に設けた単一の整合回路を用いてアンテナ側のデュプレクサ、アイソレータ等の回路に対して電力増幅素子を整合させることができる。この結果、電力増幅モジュールから整合回路を省くことができるから、予め整合回路を備えた電力増幅モジュールを用いる場合に比べて、電力増幅モジュールを小型化することができると共に、製造コストを低減することができる。

以下、本発明の実施の形態による送信装置を通信装置に用いた場合を例に挙げて、添付図面を参照しつつ詳細に説明する。

まず、図１は発明の実施の形態による通信装置１を示し、該通信装置１は、後述の送信モジュール２、デュプレクサ１６、受信装置としての受信モジュール１７、アンテナ１８等によって構成されている。

送信モジュール２は、本実施の形態による送信装置をなし、図２ないし図４に示すように、親基板３上に電力増幅モジュール４、チップコンデンサ１４Ａ，１５Ｂ，１５Ｃ、チップコイル１５Ａ等を搭載することによって構成されている。そして、送信モジュール２は、例えば数百ＭＨｚ〜数ＧＨｚ程度の高周波の送信信号ＲＦtを電力増幅し、アンテナ１８等に向けて出力するものである。

電力増幅モジュール４は、セラミックス材料、樹脂材料等の絶縁材料によって平板状に形成されたモジュール基板５と、該モジュール基板５上に設けられた電力増幅素子６等によって構成されている。また、モジュール基板５の表面には複数の電極５Ａが設けられると共に、例えばインダクタ（チョークコイル）として機能するマイクロストリップライン７が形成されている。

一方、電力増幅素子６は、例えばヘテロ接合バイポーラトランジスタ等によって構成され、ボンディングワイヤ８を用いて電極５Ａに接続されると共に、電極５Ａを介してモジュール基板５の裏面に設けられた入力端子９、出力端子１０、グランド端子１１に接続されている。また、マイクロストリップライン７は、電力増幅素子６と電源端子１２との間に接続され、電源端子１２を介して外部の電源Ｖccに接続されている。さらに、電力増幅素子６、マイクロストリップライン７は、モジュール基板５の表面に設けられた樹脂モールド１３によって覆われている。そして、電力増幅モジュール４は、電力増幅素子６を用いて入力端子９から入力される高周波の送信信号ＲＦtを電力増幅し、増幅した送信信号ＲＦtを出力端子１０から出力する。

電力増幅モジュール４の電源端子１２には、電源Ｖccのノイズを削減するためのフィルタ回路１４が接続されている。このとき、フィルタ回路１４は、チップ部品としてのチップコンデンサ１４Ａによって構成され、該チップコンデンサ１４は電力増幅モジュール４とは別個に親基板３上に搭載されている。そして、チップコンデンサ１４Ａは、一端側がマイクロストリップライン７を通じて電力増幅素子６に接続されると共に、他端側がグランドに接続されている。

電力増幅モジュール４の出力端子１０には、アンテナ１８側の処理回路をなすデュプレクサ１６と出力端子１０との間を整合させるための整合回路１５が接続されている。このとき、整合回路１５は、チップ部品としてのチップコイル１５Ａ、チップコンデンサ１５Ｂ，１５Ｃによって構成され、これらのチップコイル１５Ａ、チップコンデンサ１５Ｂ，１５Ｃは電力増幅モジュール４とは別個に親基板３上に搭載されている。そして、チップコイル１５Ａおよびチップコンデンサ１５Ｂの直列接続回路は、出力端子１０とデュプレクサ１６との間に接続されている。また、チップコンデンサ１５Ｃは、チップコイル１５Ａとチップコンデンサ１５Ｂとの接続点とグランドとの間に接続されている。

ここで、一般に、デュプレクサ１６の入力インピーダンスは、アンテナ１８等の理想的なインピーダンス（例えば５０Ω）と一致しない。このため、整合回路１５は、このデュプレクサ１６の入力インピーダンスに対して電力増幅モジュール４の出力端子１０を整合させている。

デュプレクサ１６は、図１に示すように、送信モジュール２の出力側と受信モジュール１７の入力側とに接続されると共に、アンテナ１８に接続されている。ここで、デュプレクサ１６は、例えば２つのフィルタ回路１６Ａ，１６Ｂによって構成されている。そして、フィルタ回路１６Ａは、互いに周波数の異なる送信信号ＲＦt、受信信号ＲＦrのうち送信信号ＲＦtだけを通過させる。一方、フィルタ回路１６Ｂは、送信信号ＲＦt、受信信号ＲＦrのうち受信信号ＲＦrだけを通過させる。

これにより、デュプレクサ１６は、送信信号ＲＦtの処理回路として、フィルタ回路１６Ａを用いて送信モジュール２から出力された送信信号ＲＦtをアンテナ１８に向けて出力する。また、デュプレクサ１６は、フィルタ回路１６Ｂを用いてアンテナ１８から受信した受信信号ＲＦrを受信モジュール１７に向けて出力する。このとき、受信モジュール１７は、例えば受信信号ＲＦrに対して低雑音の増幅を行った後に、ダウンコンバート用のミキサ等に向けて出力するものである。

本実施の形態による通信装置１は上述の如き構成を有するもので、次にその作動について説明する。

まず、通信装置１の送信時には、送信モジュール２に入力された送信信号ＲＦtは、電力増幅モジュール４によって送信電力が増幅された後に、デュプレクサ１６に向けて出力される。これにより、電力増幅後の送信信号ＲＦtは、デュプレクサ１６を介してアンテナ１８に供給され、アンテナ１８から外部に向けて送信される。

一方、通信装置１の受信時には、アンテナ１８から受信した微弱な受信信号ＲＦrは、デュプレクサ１６を介して受信モジュール１７に送られる。このとき、受信モジュール１７は、例えば受信信号ＲＦrに対して低雑音の増幅を行った後に、中間周波信号にダウンコンバートするミキサ、信号を復調する復調回路（いずれも図示せず）等に向けて出力する。

然るに、本実施の形態では、送信モジュール２の親基板３には電力増幅モジュール４とは別個にチップ部品１４Ａ，１５Ａ〜１５Ｃを搭載しているから、電力増幅モジュール４の高さ寸法を小さくすることができる。

即ち、図５に示す第１の比較例のように、一般的な電力増幅モジュール３１では、電力増幅素子６の出力側に外部との整合を取るための整合回路３２が予め搭載されている。このため、整合回路３２を構成するチップ部品（図示せず）の高さ寸法が電力増幅素子６の高さ寸法に比べて大きい場合には、電力増幅モジュール３１の高さ寸法は、チップ部品によって高くなってしまうという問題がある。

これに対し、本実施の形態では、送信モジュール２の親基板３には電力増幅モジュール４とは別個にチップ部品１４Ａ，１５Ａ〜１５Ｃを搭載している。このため、チップ部品１４Ａ，１５Ａ〜１５Ｃに制約されずに電力増幅モジュール４を低背化させることができ、送信モジュール２全体の高さ寸法も小さくすることができる。

また、電力増幅モジュール４のモジュール基板５にはチップ部品１４Ａ，１５Ａ〜１５Ｃを搭載しないから、チップ部品１４Ａ，１５Ａ〜１５Ｃに邪魔されず、マイクロストリップライン７等をモジュール基板５の自由な位置に形成することができる。これにより、マイクロストリップライン７等のレイアウト自由度を高めることができるから、電力増幅モジュール４を小型化することができると共に、送信モジュール２全体の面積を小型化することができる。

さらに、本実施の形態では、チップ部品１５Ａ〜１５Ｃは電力増幅素子６の出力側に接続された整合回路１５を構成するから、図６に示す第２の比較例のように、送信モジュール３４に２つの整合回路３２，３５を設ける必要がない。

即ち、図５に示す第１の比較例のように、一般的な電力増幅モジュール３１では、電力増幅素子６の出力側に外部との整合を取るための整合回路３２が予め搭載されている。このとき、電力増幅モジュール３１は、その特性を保証するための測定回路３３（例えば送信機テスタ等）に接続されることを前提として構成されている。このため、整合回路３２は、測定回路３３の理想的なインピーダンス（例えば５０Ω）に対して、電力増幅モジュール３１の出力端子を整合させている。

一方、デュプレクサ１６等の入力インピーダンスは、理想的なインピーダンス（５０Ω）とは異なり、回路毎または素子毎に異なる値となる。また、電力増幅モジュール３１の種々の特性のうち、ある特性に着目して性能を引き出すことが必要となった場合には、電力増幅モジュール３１の出力インピーダンスを意図的に理想的なインピーダンスから外さなければならない。このため、電力増幅モジュール３１を用いて送信モジュール３４を構成したときには、送信モジュール３４には電力増幅モジュール３１の整合回路３２に加えて、デュプレクサ１６等と整合させるための整合回路３５を設ける必要がある。

これに対し、本実施の形態では、親基板３に設けた単一の整合回路１５を用いてアンテナ１８側のデュプレクサ１６に対して電力増幅素子６を整合させることができる。この結果、電力増幅モジュール４から整合回路を省くことができるから、予め整合回路３２を備えた電力増幅モジュール３１を用いる場合に比べて、電力増幅モジュール４を小型化することができると共に、部品点数を削減し、製造コストを低減することができる。

なお、前記実施の形態では、送信モジュール２の出力端子はデュプレクサ１６に接続する構成とした。しかし、本発明はこれに限らず、例えば図７に示す変形例のように、送信モジュール２′とデュプレクサ１６との間には、送信信号ＲＦtをデュプレクサ１６側（アンテナ１８側）に向けてのみ通過させる処理回路としてアイソレータ４１を設ける構成としてもよい。この場合、送信モジュール２′の整合回路１５′は、アイソレータ４１の入力インピーダンスに対して電力増幅モジュール４の出力端子１０を整合させるものである。

また、前記実施の形態では、送信モジュール２とアンテナ１８との間にはデュプレクサを設ける構成としたが、送信モジュール２とアンテナ１８との間には、デュプレクサ１６に代えてアンテナ１８に対して送信モジュール２と受信モジュール１７とを時分割で選択的に切換える共用器を設ける構成としてもよい。

また、前記実施の形態では、親基板３上にフィルタ回路１４と整合回路１５とを設ける構成としたが、例えば電源Ｖcc側にフィルタ回路が設けられている場合には、親基板３上からフィルタ回路１４を省く構成としてもよい。同様に、例えばデュプレクサ１６側に整合回路が設けられている場合には、親基板３上から整合回路１５を省く構成としてもよい。

また、前記実施の形態では、送信モジュール２は、送信信号ＲＦtの電力増幅だけを行う構成とした。しかし、本発明はこれに限らず、送信モジュール２の親基板３には、例えば電力増幅モジュールの前段側（入力側）に中間周波信号から送信信号ＲＦtをアップコンバートするミキサを搭載する構成としてもよい。この場合、ミキサと電力増幅モジュールとを整合させる入力側の整合回路も、出力側の整合回路１５と同様に、親基板３上にチップ部品を搭載することによって形成すればよい。

さらに、送信モジュール２には、アップコンバート用のミキサに加えて、デジタル信号からなるベースバンド信号を送信用のアナログ信号（中間周波信号）に変調するための変調回路を搭載する構成としてもよい。

また、前記実施の形態では、送信モジュール２を通信装置１に適用した場合を例に挙げて説明したが、レーダ装置等に適用してもよい。

本発明の実施の形態による通信装置を示すブロック図である。図１中の送信モジュールを示す平面図である。送信モジュールを図２中の矢示III−III方向からみた断面図である。図１中の送信モジュールを示す回路図である。第１の比較例による電力増幅モジュールを示すブロック図である。第２の比較例による送信モジュールを示すブロック図である。第１の変形例による通信装置を示すブロック図である。

符号の説明

１，１′ 通信装置
２，２′ 送信モジュール（送信装置）
３親基板
４電力増幅モジュール
５モジュール基板
６電力増幅素子
７マイクロストリップライン
１４フィルタ回路
１４Ａ，１５Ａ〜１５Ｃチップ部品
１５，１５′ 整合回路
１６デュプレクサ（処理回路）
４１アイソレータ（処理回路）

Claims

親基板に送信信号を増幅する電力増幅モジュールが搭載された送信装置において、
前記電力増幅モジュールは、前記親基板に搭載されるモジュール基板と、該モジュール基板に搭載され送信信号を増幅する電力増幅素子とによって構成し、
前記親基板には、該電力増幅素子に接続され入力側の整合と出力側の整合と電源のノイズ削減とのいずれかに用いるチップ部品を搭載したことを特徴とする送信装置。
前記送信装置の出力側には送信信号の処理を行う処理回路を介してアンテナを接続し、
前記チップ部品は、前記電力増幅素子の出力側に接続され前記アンテナ側の処理回路に整合させる整合回路を構成してなる請求項１に記載の送信装置。