JPS6055697A - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JPS6055697A JPS6055697A JP16460883A JP16460883A JPS6055697A JP S6055697 A JPS6055697 A JP S6055697A JP 16460883 A JP16460883 A JP 16460883A JP 16460883 A JP16460883 A JP 16460883A JP S6055697 A JPS6055697 A JP S6055697A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- substrate
- circuit board
- ceramic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多数個の電極を有する能、受動素子を外部回
路に接続する際に用いられるセラミック配線基板に関す
るものである。
路に接続する際に用いられるセラミック配線基板に関す
るものである。
従来例の構成とその問題点
従来、能、受動素子と外部回路とを接続する場合、ワイ
ヤーポンディング、フィルムキャリヤ。
ヤーポンディング、フィルムキャリヤ。
ビームリード等の方式が行なわれているが、リード部の
断線や短絡が発生し、信頼性に欠け、取り扱いに注意が
払われている。
断線や短絡が発生し、信頼性に欠け、取り扱いに注意が
払われている。
そこで、本発明者らは以前に、能、受動素子と外部回路
の電極接続部にフォトレジスト膜による窓部を形成し、
その窓部に導電性ペーストを形成２′・ ７゛ することにより信頼性のある接続方法を提案した。
の電極接続部にフォトレジスト膜による窓部を形成し、
その窓部に導電性ペーストを形成２′・ ７゛ することにより信頼性のある接続方法を提案した。
第１図にその具体的構造を示す。図において、１は能受
動素子、２はセラミラフ配線基板、３は能、受動素子１
とセラミック配線基板２の電極部４及び５を接続する導
電性ペーストであり、能。
動素子、２はセラミラフ配線基板、３は能、受動素子１
とセラミック配線基板２の電極部４及び５を接続する導
電性ペーストであり、能。
受動素子１とセラミック配線基板２とは接着剤７を介し
て基板６に固定されている。
て基板６に固定されている。
本構成では、導電性ペースト３を介して能、受動素子１
の電極部４とセラミック配線基板２の電極部５とを直接
接続するので、断線や短絡がなくなる。
の電極部４とセラミック配線基板２の電極部５とを直接
接続するので、断線や短絡がなくなる。
しかしながら、上記従来の士ラミック配線基板は、未焼
成のセラミック基板上にタングステン等を印刷して電極
部６を形成し、その後これを焼成するので、セラミック
基板２が焼成時に収縮し、電極部５が印刷時の精度を保
てず、又、セラミ・７り基板２にソリが生じ、焼成後、
研削加工により厚み精度をたとえば＋１０μｍ程度に高
めようとしても十分に満足できる効果が得られなかった
。
成のセラミック基板上にタングステン等を印刷して電極
部６を形成し、その後これを焼成するので、セラミック
基板２が焼成時に収縮し、電極部５が印刷時の精度を保
てず、又、セラミ・７り基板２にソリが生じ、焼成後、
研削加工により厚み精度をたとえば＋１０μｍ程度に高
めようとしても十分に満足できる効果が得られなかった
。
第２図に従来の多層セラミック配線基板の製造３ぺ ゛
工程を示す。に稈イでベースになる未焼成のセラミック
基板８を基準１−１工程口で未焼成のセラミ・り基板８
にタングステン等の第１導体９を印刷し、■程−・でｉ
ｔｌ、絶縁層１ｏを重ねた後、さらにその」二にタング
ステン等の第２導体１１を印刷し、その後工程二で焼成
し、工程ホで焼成後のセラミック基板の片面を研削する
ことにより厚み精度を出す・ このセラミ・ンク配線基板の場合、パターン形成さＪす
るハの一＋Ｖｙ−ｔで士ラミック基板は未焼成であり、
次の焼成に、Ｌり士ラミ・ンク基板の収縮及びソリが生
じ、パターン精度、厚み精度が満足されない欠点があっ
た。
基板８を基準１−１工程口で未焼成のセラミ・り基板８
にタングステン等の第１導体９を印刷し、■程−・でｉ
ｔｌ、絶縁層１ｏを重ねた後、さらにその」二にタング
ステン等の第２導体１１を印刷し、その後工程二で焼成
し、工程ホで焼成後のセラミック基板の片面を研削する
ことにより厚み精度を出す・ このセラミ・ンク配線基板の場合、パターン形成さＪす
るハの一＋Ｖｙ−ｔで士ラミック基板は未焼成であり、
次の焼成に、Ｌり士ラミ・ンク基板の収縮及びソリが生
じ、パターン精度、厚み精度が満足されない欠点があっ
た。
発明の目的
不発明け−１゜記欠点を解消するもので、焼成時のパタ
ーン収縮やソリの影響のない、高いパターン精度と高い
）ツみ精度を有するセラミ、７り配線基板を］に供する
ことを目的とする。
ーン収縮やソリの影響のない、高いパターン精度と高い
）ツみ精度を有するセラミ、７り配線基板を］に供する
ことを目的とする。
発明の構成
本発明は上記目的を達成するもので、焼成後の特開口、
’１６０−５５６９７ （２）セラミック基板の両面を
研削し、研削面上に配線するものである。
’１６０−５５６９７ （２）セラミック基板の両面を
研削し、研削面上に配線するものである。
実施例の説明
以下、本発明の実施例を図面を用いて説明する。
第３図に、本発明の一実施例である多層セラミ２り配線
基板の製造工程を示す。まず工程イで未焼成セラミ１．
り基板８を準備し、工程口で前記未焼成セラミツク基板
８を焼成し、次に工程ハで両面研削して焼成時のソリを
除き、工程二で第１導体９を焼成上ラミワク基板８′上
に印刷、エツチングにより形成し、■程ホで絶縁層１ｏ
で絶縁層１０を重ね、さらにその上に第２導体１１を印
刷し、さらに工程へて焼成セラミック基板８′の片面を
研削することにより、本実施例のセラミック配線基板が
完成する。
基板の製造工程を示す。まず工程イで未焼成セラミ１．
り基板８を準備し、工程口で前記未焼成セラミツク基板
８を焼成し、次に工程ハで両面研削して焼成時のソリを
除き、工程二で第１導体９を焼成上ラミワク基板８′上
に印刷、エツチングにより形成し、■程ホで絶縁層１ｏ
で絶縁層１０を重ね、さらにその上に第２導体１１を印
刷し、さらに工程へて焼成セラミック基板８′の片面を
研削することにより、本実施例のセラミック配線基板が
完成する。
本実施例の場合、第１及び第２導体９，１１はセラミッ
ク基板を焼成後に形成しているので、焼成による収縮の
影響をうけずにパターン形成できるため、パターン精度
が高く、また焼成時のソリを工程−・の両面研削で除い
ているため、厚み精度６ペー゛ が良い。
ク基板を焼成後に形成しているので、焼成による収縮の
影響をうけずにパターン形成できるため、パターン精度
が高く、また焼成時のソリを工程−・の両面研削で除い
ているため、厚み精度６ペー゛ が良い。
尚、上記実施例では多層セラミック配線基板について述
べたが、ｌｌｉｌ上層ミック配線基板であっても良いこ
とはもちろんである。
べたが、ｌｌｉｌ上層ミック配線基板であっても良いこ
とはもちろんである。
発明の効果
以上要するに、本発明は焼成後のセラミック基板の両面
を研削１〜、研削面上に配線を形成したセラミック配線
基板を提供するもので、焼成時の収縮どソリの影響がな
く、高いパターン精度と厚み精度をもつ基板が得られる
利点がある。
を研削１〜、研削面上に配線を形成したセラミック配線
基板を提供するもので、焼成時の収縮どソリの影響がな
く、高いパターン精度と厚み精度をもつ基板が得られる
利点がある。
第１図は能、受動素子とセラミック基板との接続を示す
余１視図、第２図は従来の七ラミワク配線基板の製造工
程を示す図、第３図は本発明のセラミック配線基板の製
造工程を示す図である。 ８・・・・・・未焼成セラミツク基板、８′・・・・・
・焼成セラミ１．り基板、９・・・・・・第１導体、１
０・・・・・・絶縁層、１１・・・・・・第２導体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２肉 第３図
余１視図、第２図は従来の七ラミワク配線基板の製造工
程を示す図、第３図は本発明のセラミック配線基板の製
造工程を示す図である。 ８・・・・・・未焼成セラミツク基板、８′・・・・・
・焼成セラミ１．り基板、９・・・・・・第１導体、１
０・・・・・・絶縁層、１１・・・・・・第２導体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２肉 第３図
Claims (1)
- 焼成後のセラミック基板の両面を研削し、研削面上に配
線を形成してなるセラミ２り配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16460883A JPS6055697A (ja) | 1983-09-07 | 1983-09-07 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16460883A JPS6055697A (ja) | 1983-09-07 | 1983-09-07 | セラミック配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055697A true JPS6055697A (ja) | 1985-03-30 |
Family
ID=15796413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16460883A Pending JPS6055697A (ja) | 1983-09-07 | 1983-09-07 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055697A (ja) |
-
1983
- 1983-09-07 JP JP16460883A patent/JPS6055697A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| JPS6055697A (ja) | セラミック配線基板 | |
| JPS6222497A (ja) | メタルコア配線基板 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| JPS60242693A (ja) | 印刷配線板とその製造方法 | |
| JPS60140782A (ja) | チツプ部品実装プリント基板 | |
| JPS6388889A (ja) | 両面印刷基板およびその製造法 | |
| JPH0734445B2 (ja) | Ｉｃ搭載用可撓性回路基板の製造法 | |
| JPS60143690A (ja) | 回路基板 | |
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS58219798A (ja) | 多層配線基板 | |
| JPS6017992A (ja) | 集積回路用セラミック基板の焼成法 | |
| JPS59141293A (ja) | 多層配線基板 | |
| JPS62213232A (ja) | 高密度実装型積層コンデンサ | |
| JPS6317589A (ja) | 二層プリント回路基板 | |
| JPS6374659A (ja) | 感熱記録ヘツド | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPS59191764U (ja) | 湿式多層セラミツク基板 | |
| JPS62256406A (ja) | 面実装用多素子部品 | |
| JPS593957A (ja) | 電子部品パツケ−ジの構造 | |
| JPS62108413A (ja) | ジヤンパ−チツプの製造方法 | |
| JPS61224495A (ja) | イオンフロ−記録用ヘツドの製造方法 |