JPS593957A - 電子部品パツケ−ジの構造 - Google Patents
電子部品パツケ−ジの構造Info
- Publication number
- JPS593957A JPS593957A JP11194582A JP11194582A JPS593957A JP S593957 A JPS593957 A JP S593957A JP 11194582 A JP11194582 A JP 11194582A JP 11194582 A JP11194582 A JP 11194582A JP S593957 A JPS593957 A JP S593957A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor layers
- conductor layer
- adhered
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（８１発明の技術分野
本発明は電子部品パッケージ、特に電子部品素子を搭載
する基板の側端面に外部接続用端子（導体層）を被着形
成したチップ形パッケージの構造に関する。
する基板の側端面に外部接続用端子（導体層）を被着形
成したチップ形パッケージの構造に関する。
（ｂｌ 技術の背景
電子部品素子を収容したチップ形パンケージは。
外部接続用端子（導体層）を側端面に被着形成した基板
の表面に、電子部品素子を搭載し該素子の保護ケースを
接着又は保護用樹脂をコートティングして構成され、量
産性に優れるとともに電子部品の小形化、及びハイブリ
ット２０等の基板へ搭載する作業性に優れるなどの利点
がある。
の表面に、電子部品素子を搭載し該素子の保護ケースを
接着又は保護用樹脂をコートティングして構成され、量
産性に優れるとともに電子部品の小形化、及びハイブリ
ット２０等の基板へ搭載する作業性に優れるなどの利点
がある。
第１図は従来構成になるチップ形振動子の外観を示す拡
大斜視図、第２図は前記振動子の分解斜視図、第３図は
大形基板から第２図に示すパンケージ基板を作成する方
法を説明するための平面図である。
大斜視図、第２図は前記振動子の分解斜視図、第３図は
大形基板から第２図に示すパンケージ基板を作成する方
法を説明するための平面図である。
第１図において振動子１は・、セラミックスにてなる基
板２の表面中央部に振動素子を搭載し、エポキシ系樹脂
等の接着層４を介して基板での表面にセラミックスにて
なるケース５を接着して構成されている。そして、基板
２の一方向の側端面それぞれには、基板表面と基板裏面
に開［］する十円形断面の凹部６が形成されており、凹
部６の内面に被着した導体層（第２の導体層）７は基板
表面に被着形成した導体層（第１の導体層）８に接げ５
されている。
板２の表面中央部に振動素子を搭載し、エポキシ系樹脂
等の接着層４を介して基板での表面にセラミックスにて
なるケース５を接着して構成されている。そして、基板
２の一方向の側端面それぞれには、基板表面と基板裏面
に開［］する十円形断面の凹部６が形成されており、凹
部６の内面に被着した導体層（第２の導体層）７は基板
表面に被着形成した導体層（第１の導体層）８に接げ５
されている。
第２図においてストリップ型圧電振動素子３は。
ｋｌ向主面それぞれに丁字形電極９を被着し、基板２に
搭載した素子電極９はそれぞれが対向する基板２の導体
層８乙こ導電性ペースト等を用いて接続される。そして
、基板２の一方及び他方の対向側端面ｔこそれぞれ形成
さた凹部６と１０は、第３図に示す！＋ｎ ＜大形基板
１１から多数個の基板２を割断しで形成させるため、基
板２の短辺及び長辺にそれぞれ沿って焼成前に穿設され
た透孔１２と１３が焼成後分割されたものであり、該割
断に先立って透孔１２の内面に被着した導体層が導体層
７となる。
搭載した素子電極９はそれぞれが対向する基板２の導体
層８乙こ導電性ペースト等を用いて接続される。そして
、基板２の一方及び他方の対向側端面ｔこそれぞれ形成
さた凹部６と１０は、第３図に示す！＋ｎ ＜大形基板
１１から多数個の基板２を割断しで形成させるため、基
板２の短辺及び長辺にそれぞれ沿って焼成前に穿設され
た透孔１２と１３が焼成後分割されたものであり、該割
断に先立って透孔１２の内面に被着した導体層が導体層
７となる。
かかる構成の振動子１をプリンＩ・配線板等の回路基板
に搭載し、該回路基板の回路パターンと導体層８との接
続は、はんだ等を用い導体層７を介して行なわれている
。なお、前記回路パターンと導体層８との接続は、基板
２の裏面に冬場体層７と接続形成された導体層を回路パ
ターンに接続するものにあっても、電気的導通を確実に
するため。
に搭載し、該回路基板の回路パターンと導体層８との接
続は、はんだ等を用い導体層７を介して行なわれている
。なお、前記回路パターンと導体層８との接続は、基板
２の裏面に冬場体層７と接続形成された導体層を回路パ
ターンに接続するものにあっても、電気的導通を確実に
するため。
一般乙こ回路パターンと導体層７との接続が併用されて
いる。
いる。
ｔＣｌ 従来技術と問題点
しかし、撮動素子１において基板２の表面にケース５を
気密接合する絶縁性接着層４は、固化過程で軟化するペ
ースト状接着剤（例えばエポキシ系接着剤）や加熱等に
より溶解させる接着剤（例えばソルダガラス）を用いる
ため、固化する前にケースの接合下面より広がって付着
するようになる。従って、ケース５の一部が凹部６に掛
ったときは勿論、ケース５が四部６に接近しているとき
には、接着剤の一部が導体層７の表面に付着して固化し
、上記回路パターンと導体層７との接続ができなくなる
。
気密接合する絶縁性接着層４は、固化過程で軟化するペ
ースト状接着剤（例えばエポキシ系接着剤）や加熱等に
より溶解させる接着剤（例えばソルダガラス）を用いる
ため、固化する前にケースの接合下面より広がって付着
するようになる。従って、ケース５の一部が凹部６に掛
ったときは勿論、ケース５が四部６に接近しているとき
には、接着剤の一部が導体層７の表面に付着して固化し
、上記回路パターンと導体層７との接続ができなくなる
。
そのため、従来はケース５の大きさに接着剤の広がりを
見込んだ大きさの基板２を用い、振動子１１．９；の・
１＼１１化が１（Ｈまれでいｌこ。
見込んだ大きさの基板２を用い、振動子１１．９；の・
１＼１１化が１（Ｈまれでいｌこ。
ｆｄｌ 発明の目的
本発明は」−記欠点を除去したチップ形電子部品を提供
することである。
することである。
（＋り発明の構成
）−記目的は１表面に第１の導体層を被着形成しくＩＩ
Ｉ端而に面１の導体層と接続された第２の導体層を被着
形成した１ 素子搭載用パッケージ基板において、該側
端面には第２の導体層にほぼ沿って基ＪＰ、！裏面に開
口し基板表面に開口しない四部を形成し、゛該凹邪に第
３の導体層を被着し、第３導体層：よ該基板裏面に被着
した第４の導体層を介する等に３より第２の導体層を介
し第１の導体層に接続してノ、“ろことを特徴とする電
子部品パッケージの構造に。ｒり達成される。
Ｉ端而に面１の導体層と接続された第２の導体層を被着
形成した１ 素子搭載用パッケージ基板において、該側
端面には第２の導体層にほぼ沿って基ＪＰ、！裏面に開
口し基板表面に開口しない四部を形成し、゛該凹邪に第
３の導体層を被着し、第３導体層：よ該基板裏面に被着
した第４の導体層を介する等に３より第２の導体層を介
し第１の導体層に接続してノ、“ろことを特徴とする電
子部品パッケージの構造に。ｒり達成される。
Ｉｆ＋ 発明の￥施例
慶トー１図面を用いて本発明の詳細な説明する。
第４１７Ｉは４−発明の一実施例に係わるチップ形１１
：電１辰りｊ了のり（観をボ１斜視し１．第５ノロま第
４図にｙエージたパッケージ用基板の斜視し１．第６し
１は本発明の他の一実施例になるチップ形圧電（顧仙子
に使用したパッケージ用基板の斜視図１である。
：電１辰りｊ了のり（観をボ１斜視し１．第５ノロま第
４図にｙエージたパッケージ用基板の斜視し１．第６し
１は本発明の他の一実施例になるチップ形圧電（顧仙子
に使用したパッケージ用基板の斜視図１である。
第４図において振動子２１は１ セラミ’７クスにてな
るパッケージ用ノン扱２２の表面中央口ｉ（４二圧電撮
動素子（第２図の振動素子３と同等品）を搭載し、エポ
キシ系樹脂等の絶縁性接着層２３を介してセラミ、クス
にてなるケース２４を気密接合して構成される。
るパッケージ用ノン扱２２の表面中央口ｉ（４二圧電撮
動素子（第２図の振動素子３と同等品）を搭載し、エポ
キシ系樹脂等の絶縁性接着層２３を介してセラミ、クス
にてなるケース２４を気密接合して構成される。
第５図において基板２２は５表面に１対の振１Ｊ素子搭
載用導電層（第１の導体層）２５を被着形成し５一方の
対向側端面の基板厚さ方向に中央を貫通ずる凹部２６の
内面には、′４体層２５と接１にされた導体層（第２の
導体層）２７をそれぞれ被着しである。とともに、各導
体層２７の両＋ＵＩＩζこ沿って基板裏面に開口し基板
表面に開口しない凹部２８の内面にはそれぞれぞ導体層
（第３の導体１）２９を被着し、基板２２の同しく■１
１端而に被着された導体層２７と２９は基板平面に被着
形成した１シ１の導体層（第４の導体）３０を介してそ
れぞれ接続されている。なお１１々ｊの凹部２６と摺板
２２の他方の対向１ｕｌｌ 端面にそれぞれ１対ずつ形
成された凹部３１並びに導体層２７ば、第２図に示した
凹ｇＢ ６と１０並びに導体層７に相当し同Ｕ７方法で
形成されたものである。また、四部２８の形成は９例え
ば四部２６と３１を形成するための透孔を大形基板にプ
レス手段で穿設するとき、四部２８用盲孔をも同時穿設
し形成され、各導体層２５．２７，２９．３０は該大形
基板を基板２２の大きさに割断する前に被着形成される
。
載用導電層（第１の導体層）２５を被着形成し５一方の
対向側端面の基板厚さ方向に中央を貫通ずる凹部２６の
内面には、′４体層２５と接１にされた導体層（第２の
導体層）２７をそれぞれ被着しである。とともに、各導
体層２７の両＋ＵＩＩζこ沿って基板裏面に開口し基板
表面に開口しない凹部２８の内面にはそれぞれぞ導体層
（第３の導体１）２９を被着し、基板２２の同しく■１
１端而に被着された導体層２７と２９は基板平面に被着
形成した１シ１の導体層（第４の導体）３０を介してそ
れぞれ接続されている。なお１１々ｊの凹部２６と摺板
２２の他方の対向１ｕｌｌ 端面にそれぞれ１対ずつ形
成された凹部３１並びに導体層２７ば、第２図に示した
凹ｇＢ ６と１０並びに導体層７に相当し同Ｕ７方法で
形成されたものである。また、四部２８の形成は９例え
ば四部２６と３１を形成するための透孔を大形基板にプ
レス手段で穿設するとき、四部２８用盲孔をも同時穿設
し形成され、各導体層２５．２７，２９．３０は該大形
基板を基板２２の大きさに割断する前に被着形成される
。
従って、第４図に示す如くケース２４の下面外郭（接合
面外郭）の長方形に合せて、基板２２の表面外郭（接合
面外郭）を長方形とし相方を接着層２３で接合したとき
、接着層２３を形成する接着剤の一部は導体層２７の表
面、及び基板２２の周端面に流れ落ちるが、導体層２９
にＧＪ流れ落ちない。そして、プリント板等の回路パタ
ーンには５はんだ等を用いて導体層２９が接続されるよ
うになる。
面外郭）の長方形に合せて、基板２２の表面外郭（接合
面外郭）を長方形とし相方を接着層２３で接合したとき
、接着層２３を形成する接着剤の一部は導体層２７の表
面、及び基板２２の周端面に流れ落ちるが、導体層２９
にＧＪ流れ落ちない。そして、プリント板等の回路パタ
ーンには５はんだ等を用いて導体層２９が接続されるよ
うになる。
基板２２と共】ｍ部分には同一符号を用いた第６図のパ
ッケージ用ノん彬３２るこおいて、基板３２は基板２２
０凹部２６と２９に換えて凹ｒ４［１３３と３４を形成
し、四部３３及び３４の内面に導体層３５と３６を被着
したものである。即ち、基１り３２ば一方のりＪ向側端
面それぞれの中央に凹ｒｒ＋＋ ３３と。
ッケージ用ノん彬３２るこおいて、基板３２は基板２２
０凹部２６と２９に換えて凹ｒ４［１３３と３４を形成
し、四部３３及び３４の内面に導体層３５と３６を被着
したものである。即ち、基１り３２ば一方のりＪ向側端
面それぞれの中央に凹ｒｒ＋＋ ３３と。
凹部３３の下方を基板端面に沿って広げたような凹部３
４を形成し２導体層３５は導体層２５と３６に接続して
いるとともに、４体層３６は導体Ｙ−３０に接続されて
いる。ただし１凹部３４の形成は第５図の凹ｇ＋＋ ２
８と同し手段、即ち焼成前のプレス等による。
４を形成し２導体層３５は導体層２５と３６に接続して
いるとともに、４体層３６は導体Ｙ−３０に接続されて
いる。ただし１凹部３４の形成は第５図の凹ｇ＋＋ ２
８と同し手段、即ち焼成前のプレス等による。
従って基板３２は、導体層２５に振動素子を搭載しケー
ス（２４）を第４図の振りＪ子２１と同様に接合したと
き、該接合するための接着剤は導体層３５の表面及び導
体層３５の直下になる導体層３６の一部を覆うことがあ
っても、導体層３６の側方部分には付着しない。そして
、プリント板等の回路パターンには、導体層３６の前記
ｆｕｌｌ方部分をはんだ付けすることが確保される。
ス（２４）を第４図の振りＪ子２１と同様に接合したと
き、該接合するための接着剤は導体層３５の表面及び導
体層３５の直下になる導体層３６の一部を覆うことがあ
っても、導体層３６の側方部分には付着しない。そして
、プリント板等の回路パターンには、導体層３６の前記
ｆｕｌｌ方部分をはんだ付けすることが確保される。
（ｇ） 発明のりＪ果
以ｌ−説明した如く本発明によれば、電子部品素Ｙを搭
載し該素子の保護用ケース等を接着した基板の側端面に
、外部接続用端子（４体層）を形成したチップ形パッケ
ージにおいて、基板はケース等を接着する接着剤の流れ
出しに対する寸法的余裕が不要となりその分（１〜２ｍ
ｌ程度）小型化されたとともに、断面の輪郭形状が四角
形となりチップ形積層コンデンサ等と同化され、プリン
ト板等への搭載プロセスが統一化された効果は大きい。
載し該素子の保護用ケース等を接着した基板の側端面に
、外部接続用端子（４体層）を形成したチップ形パッケ
ージにおいて、基板はケース等を接着する接着剤の流れ
出しに対する寸法的余裕が不要となりその分（１〜２ｍ
ｌ程度）小型化されたとともに、断面の輪郭形状が四角
形となりチップ形積層コンデンサ等と同化され、プリン
ト板等への搭載プロセスが統一化された効果は大きい。
第１図は従来構成になるチップ形振動子の外観を示す拡
大斜視図、第２図は第１図に示した振動子の分解斜視図
、第３図は大形基板から振動子のバ、ケージ用基ｔＦｙ
を作成する方法を説明するための甲面（７１１第４図は
本発明の一実施例に係わるチップ振動子の外観を示す斜
視図、第５図は第４図に示したパッケージ用基板の斜視
Ｍ５５Ｂ回は本発明の他の一実施例になるチップ形振動
子に使用したパッケージ用基板の斜視図である。 なお図中において、！、２］はチップ形振動子２．２２
．３２はパッケージ用基板、３は１辰動素子、４．２３
は接着層、５．２４はケース、６゜１０．２６．２Ｂ、
３ ］、３３． ３４はｐｌ＋＜、７゜２７．３５は第
２の導体層、８．２５は第１の導体層、２９．３６は第
３の導体層２３０は第４の導体層を示す。
大斜視図、第２図は第１図に示した振動子の分解斜視図
、第３図は大形基板から振動子のバ、ケージ用基ｔＦｙ
を作成する方法を説明するための甲面（７１１第４図は
本発明の一実施例に係わるチップ振動子の外観を示す斜
視図、第５図は第４図に示したパッケージ用基板の斜視
Ｍ５５Ｂ回は本発明の他の一実施例になるチップ形振動
子に使用したパッケージ用基板の斜視図である。 なお図中において、！、２］はチップ形振動子２．２２
．３２はパッケージ用基板、３は１辰動素子、４．２３
は接着層、５．２４はケース、６゜１０．２６．２Ｂ、
３ ］、３３． ３４はｐｌ＋＜、７゜２７．３５は第
２の導体層、８．２５は第１の導体層、２９．３６は第
３の導体層２３０は第４の導体層を示す。
Claims (1)
- 【特許請求の範囲】 素子搭載用基板は表面と裏面に開口する複数個の凹部を
側端面に具え、該表面に被着した第１の導体層が該凹部
に被着した第２の導体層に接続し。 基板表面の縁部に素子保護用ケース等を接着してなる電
子部品パッケージにおいて、素子搭載用基板の側端面に
は各第、２の導体をそれぞれにほぼ沿っそ基板裏面に開
口し基板表面に開口しない凹部を形成し、該凹部それぞ
れに第３の導体層を被着し、第３の導体層は該基板裏面
に被着した第４の導体層を介する等により第２の導体層
を介し第１の導体層に接続してなることを特徴とする電
子部品パッケージの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194582A JPS593957A (ja) | 1982-06-29 | 1982-06-29 | 電子部品パツケ−ジの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194582A JPS593957A (ja) | 1982-06-29 | 1982-06-29 | 電子部品パツケ−ジの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593957A true JPS593957A (ja) | 1984-01-10 |
Family
ID=14574082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11194582A Pending JPS593957A (ja) | 1982-06-29 | 1982-06-29 | 電子部品パツケ−ジの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737742A (en) * | 1986-01-28 | 1988-04-12 | Alps Electric Co., Ltd. | Unit carrying surface acoustic wave devices |
-
1982
- 1982-06-29 JP JP11194582A patent/JPS593957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737742A (en) * | 1986-01-28 | 1988-04-12 | Alps Electric Co., Ltd. | Unit carrying surface acoustic wave devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669005B2 (ja) | 多層シ−トコイル | |
| JPH0888471A (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPS61263113A (ja) | 直付け金属被覆フイルムコンデンサ− | |
| JPS593957A (ja) | 電子部品パツケ−ジの構造 | |
| JPH02146792A (ja) | 半導体装置の実装構造 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS63226016A (ja) | チツプ型電子部品 | |
| JPS5823956B2 (ja) | インサツハイセンバン | |
| JPS6352795B2 (ja) | ||
| JPS6314474Y2 (ja) | ||
| JP2541268B2 (ja) | 半導体装置のリ―ド構造 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JPS5969995A (ja) | テフロン基材を用いた多層プリント板の製造方法 | |
| JPS63172512A (ja) | 圧電振動部品 | |
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JPH04164342A (ja) | 高密度部品の実装方法 | |
| JP2563964Y2 (ja) | 表面実装型共振子 | |
| JPH03195091A (ja) | 多層回路装置及びその製造方法 | |
| JPH03148906A (ja) | チップ型電子部品の製造方法 | |
| JP2000301065A (ja) | 圧電振動装置 | |
| JPH0673321B2 (ja) | チップ抵抗器 |