JPH03195091A - 多層回路装置及びその製造方法 - Google Patents
多層回路装置及びその製造方法Info
- Publication number
- JPH03195091A JPH03195091A JP1336074A JP33607489A JPH03195091A JP H03195091 A JPH03195091 A JP H03195091A JP 1336074 A JP1336074 A JP 1336074A JP 33607489 A JP33607489 A JP 33607489A JP H03195091 A JPH03195091 A JP H03195091A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- hole
- board
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000007789 sealing Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、セラミック等で形成された絶縁性回路基板
の多層配線化に用いられる多層回路装置及びその製造方
法に関する。
の多層配線化に用いられる多層回路装置及びその製造方
法に関する。
従来、回路装置は、セラミック板等で形成されている回
路基板の表面に配線パターンを形成するとともに、半導
体素子やコンデンサ等の任意の回路素子を実装して構成
される。このような回路装置では、実装すべき電子機器
の高度化に伴って複数の回路基板を設置して対応してい
る。
路基板の表面に配線パターンを形成するとともに、半導
体素子やコンデンサ等の任意の回路素子を実装して構成
される。このような回路装置では、実装すべき電子機器
の高度化に伴って複数の回路基板を設置して対応してい
る。
ところで、関連する電子回路を別の回路基板で構成した
場合、回路基板間を導体ワイヤを用いて配線を行わなけ
ればならず、また、複数の回路基板を任意の間隔を設け
て配置することは、回路装置の小型化を妨げ、実装空間
及びその面積を大きくしてしまう欠点がある。
場合、回路基板間を導体ワイヤを用いて配線を行わなけ
ればならず、また、複数の回路基板を任意の間隔を設け
て配置することは、回路装置の小型化を妨げ、実装空間
及びその面積を大きくしてしまう欠点がある。
そして、回路装置に半導体回路を内蔵したペアチップを
実装する場合には、封止樹脂によって保護することが行
われているが、その流動性を考慮してその周囲にガード
リングを設置し、その中に封止樹脂を囲い込むことが行
われている。
実装する場合には、封止樹脂によって保護することが行
われているが、その流動性を考慮してその周囲にガード
リングを設置し、その中に封止樹脂を囲い込むことが行
われている。
そこで、この発明は、回路装置の小型化を実現するとと
もに、回路基板に実装されている回路素子の保護を強化
した多層回路装置の提供を第１の目的とする。
もに、回路基板に実装されている回路素子の保護を強化
した多層回路装置の提供を第１の目的とする。
また、この発明は、回路装置の小型化を実現するととも
に、実装された回路素子の保護を強化した多層回路装置
の製造方法の提供を第２の目的とする。
に、実装された回路素子の保護を強化した多層回路装置
の製造方法の提供を第２の目的とする。
（請求項１）
即ち、この発明の多層回路装置は、第１の目的を達成す
るため、表裏面側の任意の位置に回路素子（ペアチップ
１２．１４）が実装された第１の回路基板（２１）と、
この第１の回路基板の表面側の前記回路素子の実装位置
に対応して前記回路素子が挿通可能な透孔（２２０）が
形成された第２の回路基板（２２）と、前記第１の回路
基板の裏面側の前記回路素子の実装位置に対応して前記
回路素子が挿通可能な透孔（２３０）が形成された第３
の回路基板（２３）とを備え、前記透孔内に前記回路素
子を挿入させて前記第１及び第２の、回路基板を接合す
るとともに、前記第２及び第３の回路基板の前記透孔内
の前記回路素子を封止樹脂（２０）で被覆したことを特
徴とするものである。
るため、表裏面側の任意の位置に回路素子（ペアチップ
１２．１４）が実装された第１の回路基板（２１）と、
この第１の回路基板の表面側の前記回路素子の実装位置
に対応して前記回路素子が挿通可能な透孔（２２０）が
形成された第２の回路基板（２２）と、前記第１の回路
基板の裏面側の前記回路素子の実装位置に対応して前記
回路素子が挿通可能な透孔（２３０）が形成された第３
の回路基板（２３）とを備え、前記透孔内に前記回路素
子を挿入させて前記第１及び第２の、回路基板を接合す
るとともに、前記第２及び第３の回路基板の前記透孔内
の前記回路素子を封止樹脂（２０）で被覆したことを特
徴とするものである。
（請求項２）
即ち、この発明の多層回路装置の製造方法は、第２の目
的を達成するため、第１の回路基板（２１）の表裏面に
任意の回路素子（ペアチップ１２．１４）を実装すべき
実装エリア（２１１，２１２）を設定して配線パターン
（４，６，８，１０）を形成する工程と、前記第１の回
路基板の表面側の前記実装エリアに対応して前記回路素
子を挿通可能な透孔（２２０）を第２の回路基板（２２
）に形成する工程と、前記第１の回路基板の裏面側の前
記実装エリアに対応して前記回路素子を挿通可能な透孔
（２３０）を第３の回路基板（２３）に形成する工程と
、前記第１の回路基板の前記実装エリアに前記透孔を合
致させて前記第１の回路基板の表裏面側に接着剤（３）
によって前記第２及び第３の回路基板を接合する工程と
、前記第２又は第３の回路基板の前記透孔から露出して
いる前記第１の回路基板の前記実装エリアに前記回路素
子を実装する工程と、前記回路素子が実装された前記透
孔内に封止樹脂（２０）を充填する工程とからなること
を特徴とする。
的を達成するため、第１の回路基板（２１）の表裏面に
任意の回路素子（ペアチップ１２．１４）を実装すべき
実装エリア（２１１，２１２）を設定して配線パターン
（４，６，８，１０）を形成する工程と、前記第１の回
路基板の表面側の前記実装エリアに対応して前記回路素
子を挿通可能な透孔（２２０）を第２の回路基板（２２
）に形成する工程と、前記第１の回路基板の裏面側の前
記実装エリアに対応して前記回路素子を挿通可能な透孔
（２３０）を第３の回路基板（２３）に形成する工程と
、前記第１の回路基板の前記実装エリアに前記透孔を合
致させて前記第１の回路基板の表裏面側に接着剤（３）
によって前記第２及び第３の回路基板を接合する工程と
、前記第２又は第３の回路基板の前記透孔から露出して
いる前記第１の回路基板の前記実装エリアに前記回路素
子を実装する工程と、前記回路素子が実装された前記透
孔内に封止樹脂（２０）を充填する工程とからなること
を特徴とする。
（請求項１）
第１の回路基板に対してその表裏面側に接合すべき第２
及び第３の回路基板が設置され、第２及び第３の回路基
板には第１の回路基板に対する回路素子の実装エリアに
対応してその回路素子を挿通可能な透孔が形成されてい
る。また、第１の回路基板の表裏面に第２及び第３の回
路基板が接合されて第１の回路基板に第２及び第３の回
路基板の透孔内に実装される。そして、透孔内には封止
樹脂が充填され、その封止樹脂によって回路素子が覆わ
れる。したがって、回路素子は第１、第２及び第３の回
路基板で形成されたブロック状を成す基板内に実装され
て保護されるとともに、回路装置の小型化が図られる。
及び第３の回路基板が設置され、第２及び第３の回路基
板には第１の回路基板に対する回路素子の実装エリアに
対応してその回路素子を挿通可能な透孔が形成されてい
る。また、第１の回路基板の表裏面に第２及び第３の回
路基板が接合されて第１の回路基板に第２及び第３の回
路基板の透孔内に実装される。そして、透孔内には封止
樹脂が充填され、その封止樹脂によって回路素子が覆わ
れる。したがって、回路素子は第１、第２及び第３の回
路基板で形成されたブロック状を成す基板内に実装され
て保護されるとともに、回路装置の小型化が図られる。
（請求項２）
この発明の多層回路装置の製造方法では、第１、第２及
び第３の回路基板を形成し、第１の回路基板の表裏面に
任意の回路素子を実装すべき実装エリアを設定して配線
パターンを形成し、第２及び第３の回路基板には前記第
１の回路基板の前記実装エリアに対応して前記回路素子
を挿通可能な透孔を形成し、前記第１の回路基板の前記
実装エリアに前記透孔を合致させ、前記第１の回路基板
の表裏面側に接着剤を塗布して前記第２及び第３の回路
基板を接合した後、前記透孔から露出している前記第１
の回路基板の前記実装エリアに前記回路素子を実装し、
前記透孔内に封止樹脂を充填して多層回路装置が形成さ
れる。したがって、第１、第２及び第３の回路基板で形
成されたブロック状を成す基板内に回路素子が実装され
、小型化されるとともに、高密度化された回路装置が得
られる。
び第３の回路基板を形成し、第１の回路基板の表裏面に
任意の回路素子を実装すべき実装エリアを設定して配線
パターンを形成し、第２及び第３の回路基板には前記第
１の回路基板の前記実装エリアに対応して前記回路素子
を挿通可能な透孔を形成し、前記第１の回路基板の前記
実装エリアに前記透孔を合致させ、前記第１の回路基板
の表裏面側に接着剤を塗布して前記第２及び第３の回路
基板を接合した後、前記透孔から露出している前記第１
の回路基板の前記実装エリアに前記回路素子を実装し、
前記透孔内に封止樹脂を充填して多層回路装置が形成さ
れる。したがって、第１、第２及び第３の回路基板で形
成されたブロック状を成す基板内に回路素子が実装され
、小型化されるとともに、高密度化された回路装置が得
られる。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図は、この発明の多層回路装置の一実施例を示す。
この多層回路装置には、正方形や長方形等の任意の形状
を成す第１、第２及び第３の回路基板２１．２２．２３
が設置され、各回路基板２１〜２３は絶縁板として例え
ばセラミック板で形成されている。回路基板２１には、
半導体回路が実装されたペアチップ等の任意の回路素子
を実装すべき実装エリア２１１．２１２が設定され、ま
た、回路基板２２には、実装エリア２１１に対応して実
装すべき回路素子を挿通可能な大きさの透孔２２０が形
成され、さらに、回路基板２３には、実装エリア２１２
に対応して実装すべき回路素子を挿通可能な大きさの透
孔２３０が形成されている。
を成す第１、第２及び第３の回路基板２１．２２．２３
が設置され、各回路基板２１〜２３は絶縁板として例え
ばセラミック板で形成されている。回路基板２１には、
半導体回路が実装されたペアチップ等の任意の回路素子
を実装すべき実装エリア２１１．２１２が設定され、ま
た、回路基板２２には、実装エリア２１１に対応して実
装すべき回路素子を挿通可能な大きさの透孔２２０が形
成され、さらに、回路基板２３には、実装エリア２１２
に対応して実装すべき回路素子を挿通可能な大きさの透
孔２３０が形成されている。
回路基板２１の表面側には実装エリア２１１に透孔２２
０を合致させて回路基板２２が絶縁性接着剤３を以て接
合され、また、回路基板２１の裏面側には実装エリア２
１２に透孔２３０を合致させて回路基板２３が絶縁性接
着剤３を以て接合されている。したがって、回路基板２
２〜２３は、回路基板２１を挟み込んで一体的に接合さ
れてブロック状を成す基板体に構成されている。
０を合致させて回路基板２２が絶縁性接着剤３を以て接
合され、また、回路基板２１の裏面側には実装エリア２
１２に透孔２３０を合致させて回路基板２３が絶縁性接
着剤３を以て接合されている。したがって、回路基板２
２〜２３は、回路基板２１を挟み込んで一体的に接合さ
れてブロック状を成す基板体に構成されている。
そして、回路基板２１．２２．２３の表裏面には、任意
の配線パターン６．７．１１が形成されているとともに
、各実装エリア２１１．２１２にはそれぞれ配線パター
ン４．６．８．１０が導電ペースト等を用いて形成され
、配線パターン４．８にはペアチップ１２．１４が導電
ペースト１６を用いて固着され、ペアチップ１２．１４
の電極と配線パターン６．１０との間は、導体ワイヤ１
８で電気的に接続されている。
の配線パターン６．７．１１が形成されているとともに
、各実装エリア２１１．２１２にはそれぞれ配線パター
ン４．６．８．１０が導電ペースト等を用いて形成され
、配線パターン４．８にはペアチップ１２．１４が導電
ペースト１６を用いて固着され、ペアチップ１２．１４
の電極と配線パターン６．１０との間は、導体ワイヤ１
８で電気的に接続されている。
また、透孔２２０．２３０には封止樹脂２０が充填され
、透孔２２０．２３０内の実装エリア２１１．２１２に
設置されているベアチップ１２．１４は透孔２２０．２
３０に充填された封止樹脂２０によって覆われ、回路基
板２２．２３の透孔２２０．２３０内に封止樹脂２０を
以て埋め込まれている。
、透孔２２０．２３０内の実装エリア２１１．２１２に
設置されているベアチップ１２．１４は透孔２２０．２
３０に充填された封止樹脂２０によって覆われ、回路基
板２２．２３の透孔２２０．２３０内に封止樹脂２０を
以て埋め込まれている。
以上の構成とすれば、接合された回路基板２２．２３の
透孔２２０．２３０内にベアチップ１２．１４等の回路
素子が挿入されて回路基板２１に実装され、透孔２２０
．２３０内に封止樹脂２０が充填されるので、その封止
樹脂２０によってベアチップ１２．１４等の回路素子は
回路基板２２．２３の平面内に埋め込まれ、十分な保護
が図られる。
透孔２２０．２３０内にベアチップ１２．１４等の回路
素子が挿入されて回路基板２１に実装され、透孔２２０
．２３０内に封止樹脂２０が充填されるので、その封止
樹脂２０によってベアチップ１２．１４等の回路素子は
回路基板２２．２３の平面内に埋め込まれ、十分な保護
が図られる。
次に、第２図は、この発明の多層回路装置の製造方法の
一実施例を示す。
一実施例を示す。
第２図の（Ａ）に示すように、正方形又は長方形等の任
意の形状を成す第１、第２及び第３の回路基板２１〜２
３が設置され、各回路基板２１〜２３は絶縁板として例
えばセラミック板で形成する。
意の形状を成す第１、第２及び第３の回路基板２１〜２
３が設置され、各回路基板２１〜２３は絶縁板として例
えばセラミック板で形成する。
回路基板２１には、その表面側に任意の回路素子を実装
すべき実装エリア２１１、その裏面側に任意の回路素子
を実装すべき実装エリア２１２を設定する。また、回路
基板２２には、回路基板２１の表面側の実装エリア２１
１に対応して実装すベき回路素子が挿通可能な大きさの
透孔２２０を形成し、また、回路基板２３には回路基板
２１の裏面側の実装エリア２１２に対応して実装すべき
回路素子が挿通可能な大きさの透孔２３０を形成する。
すべき実装エリア２１１、その裏面側に任意の回路素子
を実装すべき実装エリア２１２を設定する。また、回路
基板２２には、回路基板２１の表面側の実装エリア２１
１に対応して実装すベき回路素子が挿通可能な大きさの
透孔２２０を形成し、また、回路基板２３には回路基板
２１の裏面側の実装エリア２１２に対応して実装すべき
回路素子が挿通可能な大きさの透孔２３０を形成する。
次に、第２図の（Ｂ）に示すように、回路基板２１の表
面側に実装エリア２１１に透孔２２０を合致させて回路
基板２２を絶縁性接着剤３を以て接合し、また、回路基
板２１の裏面側に実装エリア２１２に透孔２３０を合致
させて回路基板２３を絶縁性接着剤３を以て接合する。
面側に実装エリア２１１に透孔２２０を合致させて回路
基板２２を絶縁性接着剤３を以て接合し、また、回路基
板２１の裏面側に実装エリア２１２に透孔２３０を合致
させて回路基板２３を絶縁性接着剤３を以て接合する。
次に、第２図の（Ｃ）に示すように、回路基板２Ｉの実
装エリア２１１の配線パターン４に任意の回路素子とし
て、例えば、半導体回路を内蔵したペアチップ１２を導
電ペース）１６を以て配線パターン４上に固着する。そ
して、ペアチップ１２の電極と配線パターン４との間を
ワイヤボンディング処理によって導体ワイヤ１８で電気
的に接続する。
装エリア２１１の配線パターン４に任意の回路素子とし
て、例えば、半導体回路を内蔵したペアチップ１２を導
電ペース）１６を以て配線パターン４上に固着する。そ
して、ペアチップ１２の電極と配線パターン４との間を
ワイヤボンディング処理によって導体ワイヤ１８で電気
的に接続する。
次に、第２図の（Ｄ）に示すように、回路基板２２の透
孔２２０の内部に所定量の封止樹脂２０を充填し、その
頂面部を回路基板２２の表面に合致させるようにすれば
、充填された封止樹脂２０によってペアチップ１２を覆
うことができる。したがって、ペアチップ１２は、封止
樹脂２０の内部に埋め込まれ、保護が図られる。
孔２２０の内部に所定量の封止樹脂２０を充填し、その
頂面部を回路基板２２の表面に合致させるようにすれば
、充填された封止樹脂２０によってペアチップ１２を覆
うことができる。したがって、ペアチップ１２は、封止
樹脂２０の内部に埋め込まれ、保護が図られる。
次に、第２図の（Ｅ）に示すように、回路基板２１の実
装エリア２１２の配線パターン８に任意の回路素子とし
て、例えば、半導体回路を内蔵したペアチップ１４を導
電ペースト１６を以て配線パターン８上に固着する。そ
して、ペアチップ１４の電極と配線パターン８との間を
ワイヤボンディング処理によって導体ワイヤ１８で電気
的に接続する。そして、第２図の（Ｄ）に示す回路基板
２１の表面側の処理と同様に、回路基板２３の透孔２３
０の内部にその頂面部を回路基板２３の裏面に合致させ
るように充填すれば、封止樹脂２０によってペアチップ
１４を覆うことができ、第１図に示す多層回路装置が完
成する。
装エリア２１２の配線パターン８に任意の回路素子とし
て、例えば、半導体回路を内蔵したペアチップ１４を導
電ペースト１６を以て配線パターン８上に固着する。そ
して、ペアチップ１４の電極と配線パターン８との間を
ワイヤボンディング処理によって導体ワイヤ１８で電気
的に接続する。そして、第２図の（Ｄ）に示す回路基板
２１の表面側の処理と同様に、回路基板２３の透孔２３
０の内部にその頂面部を回路基板２３の裏面に合致させ
るように充填すれば、封止樹脂２０によってペアチップ
１４を覆うことができ、第１図に示す多層回路装置が完
成する。
以上の構成とすれば、三枚の回路基板２１〜２３を用い
て回路基板２１に実装されたペアチップ１２．１４等の
回路素子を回路基板２１〜２３で構成される基板体の内
部に埋め込んで実装することができる。
て回路基板２１に実装されたペアチップ１２．１４等の
回路素子を回路基板２１〜２３で構成される基板体の内
部に埋め込んで実装することができる。
このように、回路基板２１〜２３を貼り合わせることに
より、強固な基板体が構成され、基板の反り等を防止で
きるとともに、高密度化及び小型化が図られる。
より、強固な基板体が構成され、基板の反り等を防止で
きるとともに、高密度化及び小型化が図られる。
また、透孔２２０．２３０への封止樹脂２０の充填は、
印刷等の節易な充填法を取ることができ、製造方法の簡
略化が図られ、ひいては、製造コストの低減により、安
価な多層回路装置を提供することができる。
印刷等の節易な充填法を取ることができ、製造方法の簡
略化が図られ、ひいては、製造コストの低減により、安
価な多層回路装置を提供することができる。
以上説明したように、この発明によれば、次のような効
果が得られる。
果が得られる。
（ａ） 回路装置の小型化が図れるとともに、回路基
板に実装されている回路素子の保護を強化することがで
きる。
板に実装されている回路素子の保護を強化することがで
きる。
（ｂ） 回路装置の小型化とともに、実装された回路
素子の保護を強化した多層回路装置を製造することがで
きる。
素子の保護を強化した多層回路装置を製造することがで
きる。
第１図はこの発明の多層回路装置の一実施例を示す断面
図、 第２図はこの発明の多層回路装置の製造方法の一実施例
を示す断面図である。 ３・・・絶縁性接着剤（接着剤） ４．６．８、ＩＯ・・・配線パターン １２．１４・・・ペアチップ（回路素子）２０・・・封
止樹脂 ２１・・・第１の回路基板 ２２・・・第２の回路基板 ２３・・・第３の回路基板 ２１１．２１２・・・実装エリア ２２０．２３０・・・透孔 第２図
図、 第２図はこの発明の多層回路装置の製造方法の一実施例
を示す断面図である。 ３・・・絶縁性接着剤（接着剤） ４．６．８、ＩＯ・・・配線パターン １２．１４・・・ペアチップ（回路素子）２０・・・封
止樹脂 ２１・・・第１の回路基板 ２２・・・第２の回路基板 ２３・・・第３の回路基板 ２１１．２１２・・・実装エリア ２２０．２３０・・・透孔 第２図
Claims (2)
- １．表裏面側の任意の位置に回路素子が実装された第１
の回路基板と、この第１の回路基板の表面側の前記回路
素子の実装位置に対応して前記回路素子が挿通可能な透
孔が形成された第２の回路基板と、前記第１の回路基板
の裏面側の前記回路素子の実装位置に対応して前記回路
素子が挿通可能な透孔が形成された第３の回路基板とを
備え、前記透孔内に前記回路素子を挿入させて前記第１
及び第２の回路基板を接合するとともに、前記第２及び
第３の回路基板の透孔内の前記回路素子を封止樹脂で被
覆したことを特徴とする多層回路装置。 - ２．第１の回路基板の表裏面に任意の回路素子を実装す
べき実装エリアを設定して配線パターンを形成する工程
と、 前記第１の回路基板の表面側の前記実装エリアに対応し
て前記回路素子を挿通可能な透孔を第２の回路基板に形
成する工程と、 前記第１の回路基板の裏面側の前記実装エリアに対応し
て前記回路素子を挿通可能な透孔を第３の回路基板に形
成する工程と、 前記第１の回路基板の前記実装エリアに前記透孔を合致
させて前記第１の回路基板の表裏面側に接着剤によって
前記第２及び第３の回路基板を接合する工程と、 前記第２又は第３の回路基板の前記透孔から露出してい
る前記第１の回路基板の前記実装エリアに前記回路素子
を実装する工程と、 前記回路素子が実装された前記透孔内に封止樹脂を充填
する工程と、 からなることを特徴とする多層回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336074A JPH03195091A (ja) | 1989-12-25 | 1989-12-25 | 多層回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336074A JPH03195091A (ja) | 1989-12-25 | 1989-12-25 | 多層回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03195091A true JPH03195091A (ja) | 1991-08-26 |
Family
ID=18295428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336074A Pending JPH03195091A (ja) | 1989-12-25 | 1989-12-25 | 多層回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03195091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321439A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 積層回路基板 |
-
1989
- 1989-12-25 JP JP1336074A patent/JPH03195091A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321439A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 積層回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JP2002124748A (ja) | 回路素子実装基板及び回路素子実装方法 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH03195091A (ja) | 多層回路装置及びその製造方法 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JPH03190188A (ja) | 多層回路装置及びその製造方法 | |
| JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JPH023954A (ja) | 集積回路装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPH04181792A (ja) | 印刷配線板の接続装置 | |
| JPH02102594A (ja) | 混成集積回路基板 | |
| JPS63278295A (ja) | 表面実装用パッケ−ジ | |
| JPH118475A (ja) | 半導体パッケージ実装用多層プリント配線板 | |
| JPH0338845A (ja) | 混成集積回路 |