JPS6021594A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS6021594A
JPS6021594A JP12780783A JP12780783A JPS6021594A JP S6021594 A JPS6021594 A JP S6021594A JP 12780783 A JP12780783 A JP 12780783A JP 12780783 A JP12780783 A JP 12780783A JP S6021594 A JPS6021594 A JP S6021594A
Authority
JP
Japan
Prior art keywords
lead
circuit board
leads
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12780783A
Other languages
English (en)
Inventor
岩瀬 暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12780783A priority Critical patent/JPS6021594A/ja
Publication of JPS6021594A publication Critical patent/JPS6021594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、外部との電気的接続用のリードを有する回路
基板の製造方法に関する。
〔発明の技術的背景とその問題点〕
ICチップ、抵抗体、コンデンサ等の電子部品をセラミ
ックス基板等の絶縁性基板上に搭載した、いわゆるハイ
ブリッドモジエール等においては。
電源用、入出力用、制御用等のため、コムリード(cu
mb 1ead) 、 I Cリード等と呼ばれるリー
ドを用いる。
このリードは基板(挟持するように一旦固定した後、ハ
ンダ付、ろう接等の手段により基板上の電極パッドに固
着される。このような固着は機械的強度を増すため、導
体層を基板側面番ども形成し、電極ハツトとこの導体層
とに固着することが行なわれている。
しかしながら基板側面のような幅の狭い領域に簡単な工
程で、密着性よく導体層を形成することは困難であり、
例えば複数枚の基板を重ね合わせて複数枚の基板の側面
に同時に導体ペーストを印刷するというような非常ζこ
作業性の悪い工程を用いている。
またこのような工程を用いた場合、基板側面の導体層と
基板に形成された電極バラ・ドとの電気的接続が良好と
はなりに<<、リードを固着した場合の信頼性に問題が
あった。
〔発明の目的〕
本発明は以上の点會考慮してなされたもので、リードの
固着状態が、゛眠気的に良好でありかつ機械的にも強固
である回路基板を作業注良(得ることのできる回路基板
の製造方法を提供することを目的とする。
〔発明の(I!!要〕
本発明は、絶縁性基板の両面に、スルーホールにより電
気的に接続されたリード固定用の電極パッドを形成する
第1のエイ呈と、 前記スルーホールの内壁面上側面の一部とするように前
記絶縁性基板全切断する第2の工程と、・ 前記内壁面
及び室部バッドに電気的接触を有するようにリード會固
着する第3の工程とを具備したことを特徴とする回路基
板の製造方法である。
以下に工程ごとに説明を行なう。
(第1の工1呈) 絶縁性基板としては、アルミナ等のセラミックス基板を
用いる。
この絶縁性基板上には一般に知られているAg−Pd系
、 Au、Cu 等の厚膜導体ペースト等を用い、導体
パターンが例えば印刷法等により形成されている。この
絶縁性基板上には、少なくともリード接続用の電極パッ
ドが形成されている。この電極パッドは導体パターンと
同時に形成しても良い。
スルーホールは、貫通孔内壁面に導体層を有するもので
、両面の導体層間の電気的接続を行なうものであり、一
般に用いられているのと同様の方法で行なう。例えばセ
ラミックス基板に孔を形成し、印刷を行なう面の裏面か
ら真空吸収を行ないながら、前記導体パターンと同時に
孔内壁面にも導体層を形成したり、孔内に針を通し、こ
の針を溶融状態の導電性厚膜材料に浸した後この針を抜
くことにより孔内壁面に導体層を形成する針挿入法等を
用いることができる。
この孔は前記電極パッド内に位置し、スルーホール内壁
面の導体層と′ft極パッドは電気的接続を有する。ま
たt極バッドは基板の両面に形成しても良い。
(第2の工程) 次に、このスルーホール内壁面を側面の一部とするよう
にセラミックス基板全切断する。このように切断して得
られる基板は、側面にも導体層を有している。
(第3の工程) 次にリードの固着である。第2工程により形成された基
板の側面の導体1一部分に位置するようにリードを一旦
固定し、!他パッド及び前記導体層にハンダ付、ろう接
等でリード全固定する。
このリードには一般にコムリードと呼ばれるものを用い
るコムリードは、複数個のリードが一体化されたもので
あり、基板に固着後、・適当な長さに切断される。材料
としては、基板管挟持するため、ベリリウム銅、リン青
銅が適しているが、価格の面から黄銅、鉄等も用いられ
る。
このように形成された回路基板は、リードが電極バット
°及び基板側面に形成された導体層に固着されるため5
機械的強度が強く、電気的接続も安定しており、リード
の配列方向が九九ることかない。
また、通常のスルーホール形成法を用いるため、従来の
ごとく複数枚重ね合わせて側面に導電性ペースト’に塗
布する方法に比べ作業性が非常に向上する。また、この
ようにスルーホールを利用したことにより、側面の導体
層と電極パッドとの電気的接続が良好であり、リード會
固着した際の電気的接続の信頼1生がます。
さらに、一枚の絶R注基板から複数個の回路基板をとる
時には、その境界部分に本発明に用いるスルーホールを
形成すれば、回路基板の複数枚どりと、側面への導体層
形成を同時に行なうことができるので、非常に生産性が
向上する。
〔発明の効果〕
以上説明したように、本発明によれば、リードの固着状
態が、電気的に良好でありかつ機械的に強固である回路
基板を作業1生良く製造することができろ。
〔発明の実施例〕
本・発明の実施例を以下に説明する。 ・第1図に本実
施例の回路基板の平面図を示す。
純度96%のアルミナ基板全絶縁性基板(11として用
い、後工程で分割を行なうプレークライン(a)。
(blで区切られた4つの領域(1−a)(1−b)(
1−C)(J−d)にそれぞれ同一の回路ノ(ターン(
図示せず)をkg−Pd系厚膜導体ペースト(Dupo
nt 9061 )′fr、用いて印刷法により形成し
た。
このプレークライン(at 、 fbl上には、スルー
ホール(2)(径Q、5mm)が複数個形成されている
。このスルーホール(2)内壁面には前記回路パターン
と同様にAy−pcl系厚膜厚膜導体ペーストいて、前
述のように印刷法により形成した。
このように回路パターン、スルーホール(2)形成後、
150℃、10分間乾燥の後、850℃10分間の焼成
を行なった。
その後、部品全搭載し、リフローフ1ンダ付を行ない、
前記プレークライン(al * fblで分割し、4つ
の回路基板を得た。この時の回路基板の側面の状態を第
2図に平面図fal及び側面図(blとして示す。
このような回路基板では、リード固定用の電極パッド(
3)とそれに接続する基板側面に形成された導体層(4
)を有する。
続いてリードの固着である。リードとしては通常コムリ
ードと呼ばれる、多数のリードが一体化されたくし形リ
ードを用いる。このコムリード(5)を第3図に平面図
及び側面1図として示す。複数のリード(5′)が一体
化されており、各々のリード(5′)は基板挟持部(6
)ヲ有する。
第3図に示したようなコムリード(5)の基板挟持部(
6)に基板(1)會挿入し、ディプ槽ではんだ付を行な
い(260℃ 5秒間、液面対し、垂直に浸漬した。)
所定の長さにリードを切断して、リード付の回路基板を
得た。その接続固着の様子を第4図に断面図として示す
。リード(5′)は電極パッド(3)と導体層(4)と
にハンダ(7)にて固着されている。
このようにして形成された回路基板においてはリード(
5′)の接着強度は2 kg / mm”以上となり。
大側面壁を持たない従来(1,5kII/mm!平均)
のものと比へ30チ以上の増大となった。
またグリーンシート段階で例えばタングステンペースト
を印刷し、同時焼成(例えば1600℃。
3 b r 、弱還元性雰囲気)L、ニッケルメッキ(
例えば2μm)を施して、前記と同様の側面に導体層を
有する回路基板を形成した場合の強度を得ることができ
た。
【図面の簡単な説明】
1・・・絶縁性基板、2・・・スルーホール、3・・・
電極パッド、5′・・・リード。 代理人弁理士 則 近 憲 佑(ほか1名)−500− ベ − 4

Claims (1)

  1. 【特許請求の範囲】 絶縁性基板の両面に、スルーホールにより電気的に接続
    されたリード固定用の電極パッドを形成する第1の工程
    と、 前記スルーポールの内壁面を側面の一部とするように前
    記絶縁性基板ケ切断する第2の工程と、前記内壁面及び
    電極パッドに電気的接触を有するようζこリードを固着
    する@3の工程とを具備したことを特徴とする回路基板
    の製造方法。
JP12780783A 1983-07-15 1983-07-15 回路基板の製造方法 Pending JPS6021594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12780783A JPS6021594A (ja) 1983-07-15 1983-07-15 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12780783A JPS6021594A (ja) 1983-07-15 1983-07-15 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6021594A true JPS6021594A (ja) 1985-02-02

Family

ID=14969157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12780783A Pending JPS6021594A (ja) 1983-07-15 1983-07-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6021594A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046090A (ja) * 1983-08-24 1985-03-12 シヤ−プ株式会社 電子回路基板
JPH01261884A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 電子部品用基板
JPH0538939U (ja) * 1991-10-21 1993-05-25 株式会社村田製作所 回路基板
JP2006005035A (ja) * 2004-06-16 2006-01-05 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046090A (ja) * 1983-08-24 1985-03-12 シヤ−プ株式会社 電子回路基板
JPH0219635B2 (ja) * 1983-08-24 1990-05-02 Shaapu Kk
JPH01261884A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 電子部品用基板
JPH0538939U (ja) * 1991-10-21 1993-05-25 株式会社村田製作所 回路基板
JP2006005035A (ja) * 2004-06-16 2006-01-05 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ

Similar Documents

Publication Publication Date Title
US3786172A (en) Printed circuit board method and apparatus
JPS62188201A (ja) 多層シ−トコイル
US3850711A (en) Method of forming printed circuit
JPS6021594A (ja) 回路基板の製造方法
JPH0685425A (ja) 電子部品搭載用基板
JPS5830189A (ja) 微小回路素子の製造法
JPH08191186A (ja) 多層配線基板
JP2576531B2 (ja) ハイブリッドic
JPS59124794A (ja) 電子回路基板の製造方法
JPS63260198A (ja) 多層回路板の製造方法
JPS6233351Y2 (ja)
JPH01128493A (ja) 多層配線基板の製造方法
JPH0319262A (ja) 半導体装置の実装構造
JPS58139410A (ja) インダクタンス素子
JPS6185842A (ja) 交差配線方法
JPH01307237A (ja) 薄い可撓性基板構造体
JPS60256217A (ja) 表面波フイルタ
JPS603189A (ja) リ−ド線の接続方法
JPS59150495A (ja) 厚膜回路基板の製造方法
JPS6333317B2 (ja)
JPS5941888A (ja) 電子回路板及びその製造方法
JPS61222196A (ja) 厚膜導体の接続構造
JPS58184787A (ja) 混成集積回路の製造方法
JPS6045089A (ja) 回路配線用基板
JPH04116958A (ja) ピングリッドアレイ型半導体装置