JPS59150495A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPS59150495A JPS59150495A JP976284A JP976284A JPS59150495A JP S59150495 A JPS59150495 A JP S59150495A JP 976284 A JP976284 A JP 976284A JP 976284 A JP976284 A JP 976284A JP S59150495 A JPS59150495 A JP S59150495A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- circuit board
- thick film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁性基板の表面および高面に互いに電気的
に接続された導体パターンを形成してなる厚膜回路基板
の製造方法に関する。
に接続された導体パターンを形成してなる厚膜回路基板
の製造方法に関する。
近年、様々な分野に卦いて、ｄ子機器の小型軽量化、高
信頼性化の要求が益々高まっており、プリント配線基板
上にＤＩＰ型ＩＣパッケージを搭載するような従来から
の実装方法では、その要求を十分に満足させることがで
きなくなってきている。このような要求を満足するため
の一方法として、例えばアルミナセラミック等の絶縁性
基板上に導体ペーストと絶縁体ペーストを印刷し、乾燥
、焼成することによシ積層する所謂、厚膜回路基板を形
成し、その上にＩＣチップ等のチップ部品を直接搭載し
全体をシーリングする、所謂マルチチツプノ４ツケーソ
ング技術が開発されつつある。
信頼性化の要求が益々高まっており、プリント配線基板
上にＤＩＰ型ＩＣパッケージを搭載するような従来から
の実装方法では、その要求を十分に満足させることがで
きなくなってきている。このような要求を満足するため
の一方法として、例えばアルミナセラミック等の絶縁性
基板上に導体ペーストと絶縁体ペーストを印刷し、乾燥
、焼成することによシ積層する所謂、厚膜回路基板を形
成し、その上にＩＣチップ等のチップ部品を直接搭載し
全体をシーリングする、所謂マルチチツプノ４ツケーソ
ング技術が開発されつつある。
このような厚膜回路基板においては、人、出力端子をい
かに高密度に配設するかが大きな課題となる。すなわち
、従来の厚膜回路基板では周辺に厚１１ｇからなる人、
出力端子取付用パッドを形成し、半田にてクリップリー
ドを支持固定することにより人、出力端子を形成する方
法をとっていた。この従来法では人、出力端子のピッチ
は実用上２．５４咽程度であシ、これが１、２７ ｔｒ
ａにも小さくなると、歩留りが著しく低下し、さらにＡ
’ツ）’Ｉ／ｃＡｇペースト等を用いた場合には、マイ
グレーションが起り、端子間の絶縁抵抗の劣化や短絡事
故が生じるという問題があつ念。
かに高密度に配設するかが大きな課題となる。すなわち
、従来の厚膜回路基板では周辺に厚１１ｇからなる人、
出力端子取付用パッドを形成し、半田にてクリップリー
ドを支持固定することにより人、出力端子を形成する方
法をとっていた。この従来法では人、出力端子のピッチ
は実用上２．５４咽程度であシ、これが１、２７ ｔｒ
ａにも小さくなると、歩留りが著しく低下し、さらにＡ
’ツ）’Ｉ／ｃＡｇペースト等を用いた場合には、マイ
グレーションが起り、端子間の絶縁抵抗の劣化や短絡事
故が生じるという問題があつ念。
本発明はこのような事情に鑑みてなされたもので、その
目的とするところは、基板上に人。
目的とするところは、基板上に人。
出力端子を高密度に配設することができる厚膜回路基板
の製造方法を提供することにある。
の製造方法を提供することにある。
本発明は、基板の通孔の内壁および表面に蒸７Ｉ′（ま
たはスノぞツタにより形成される金属膜を含む導体層を
形成して、厚Ｍによシ基板の表面に形成される導体Ａ？
ターンと裏面に形成される導体パターンとを電気的に接
続するとともに、との通孔の内壁および基板の表面に形
成された導体層を利用して、通孔内に人、出力端子とな
る金属ピンを挿入し、半田により支持固定してこれらを
人、出力端子とするようにしたものである。従って、基
板の周辺部等に人、出力端子を高密度に、かつ歩留りよ
く、さらに十分な機械的強度で形成することができる。
たはスノぞツタにより形成される金属膜を含む導体層を
形成して、厚Ｍによシ基板の表面に形成される導体Ａ？
ターンと裏面に形成される導体パターンとを電気的に接
続するとともに、との通孔の内壁および基板の表面に形
成された導体層を利用して、通孔内に人、出力端子とな
る金属ピンを挿入し、半田により支持固定してこれらを
人、出力端子とするようにしたものである。従って、基
板の周辺部等に人、出力端子を高密度に、かつ歩留りよ
く、さらに十分な機械的強度で形成することができる。
以下、図面を参照して本発明の詳細な説明する。
第１図に本発明による厚膜回路基板の製造工程を示す。
まず第１図（ａ）に示すように、アルミナセラミック等
の絶縁性基板１１に通孔１２を形成する。次に、この基
板１１の表面にファインライン性の優れた例えばＡｕペ
ースト等をスクリーン印刷法等により・ぐターニングし
、これを乾燥、焼成を行なう事によシ、第１図ｆｂ）に
示すように表面導体ノやターン１３を形成する。ここで
Ａｕペーストの場合は、ファインライン性には優れてい
るが半田、特にＳｎ／’Ｐｂ半田に対する拡散速度が極
めて速いことを考慮しておかないといけない。基板１ノ
の表面には、さらに必要に応じて絶縁体ペーストをスク
リーン印刷法等によシ・母ターニングし、乾燥、焼成す
ることによシ絶縁体層１４を形成する。一方、基板１１
の裏面にはファインライン性はさほど良くないが、半田
に対する拡散速度の比較的遅い、例えばＮｌ ＋ Ａｇ
＊へｇ／ｌ）ｄペースト等をスクリーン印刷法刷法等
にて印刷し、乾燥、かη成することにより裏面導体パタ
ーン１５を形成する。
の絶縁性基板１１に通孔１２を形成する。次に、この基
板１１の表面にファインライン性の優れた例えばＡｕペ
ースト等をスクリーン印刷法等により・ぐターニングし
、これを乾燥、焼成を行なう事によシ、第１図ｆｂ）に
示すように表面導体ノやターン１３を形成する。ここで
Ａｕペーストの場合は、ファインライン性には優れてい
るが半田、特にＳｎ／’Ｐｂ半田に対する拡散速度が極
めて速いことを考慮しておかないといけない。基板１ノ
の表面には、さらに必要に応じて絶縁体ペーストをスク
リーン印刷法等によシ・母ターニングし、乾燥、焼成す
ることによシ絶縁体層１４を形成する。一方、基板１１
の裏面にはファインライン性はさほど良くないが、半田
に対する拡散速度の比較的遅い、例えばＮｌ ＋ Ａｇ
＊へｇ／ｌ）ｄペースト等をスクリーン印刷法刷法等
にて印刷し、乾燥、かη成することにより裏面導体パタ
ーン１５を形成する。
次に、第１図（ｃ）に示すように基板１１の表面側より
半田に対する拡散係数がＡｕより小さい金属材料、また
は半田に対する拡散速度よりも半田からの拡散速度の方
が大きい金、引月例、例えばＮｉ 、 Ｃｕ等からなる
厚さ１〜５μの金属膜１７を蒸着あるいはスパッタによ
り形成する。この時、蒸着またはスノｊツタによる今月
粒子は、微小粒子であるため、通孔１２の内壁にも回シ
込んで付着し、これによって表面導体パターン１３と裏
面導体ｉ９り＝ン１５との電気的接続を完全に行なノう
ことができる。なお、この場合接着強度を良くするため
これらの蒸着あるいはスノ’？ツタによる金、＠膜１７
と基板１１との間に必要に応じ、予め酸化し易く、かつ
酸素との結合力の大きい金属材料、例えばｃｒ ｌ ’
口、 Ｖ 、 Ｎｉ等からなる接着層１６を蒸着あるい
はスノヤツタ等によシ形成してもよい。
半田に対する拡散係数がＡｕより小さい金属材料、また
は半田に対する拡散速度よりも半田からの拡散速度の方
が大きい金、引月例、例えばＮｉ 、 Ｃｕ等からなる
厚さ１〜５μの金属膜１７を蒸着あるいはスパッタによ
り形成する。この時、蒸着またはスノｊツタによる今月
粒子は、微小粒子であるため、通孔１２の内壁にも回シ
込んで付着し、これによって表面導体パターン１３と裏
面導体ｉ９り＝ン１５との電気的接続を完全に行なノう
ことができる。なお、この場合接着強度を良くするため
これらの蒸着あるいはスノ’？ツタによる金、＠膜１７
と基板１１との間に必要に応じ、予め酸化し易く、かつ
酸素との結合力の大きい金属材料、例えばｃｒ ｌ ’
口、 Ｖ 、 Ｎｉ等からなる接着層１６を蒸着あるい
はスノヤツタ等によシ形成してもよい。
ここで、後述するように通孔１２に人、出力端子となる
金属ビンを例えば半田にて支持固定する場合を考えると
、表面導体・ぞターン１３である例えばＡｕ等の厚膜は
多孔質であるため、この上に蒸着あるいはス・平ツタで
低拡散物質を被膜させたのでは、程度の差は多少あるが
やはシ多孔質の被膜ができることと、冷却速度の不均一
等により格子欠陥ができる。そして半田はこのような孔
や格子欠陥に沿って速やかに拡散するので、金１”ｆｉ
ＵＮ １７のうち表面導体／４’ターン１３であるｋ
ｕ厚膜上に形成された部分は、半田、特にｓ ｎ／Ｐ
ｂ半田に対して、半田の拡散防止効果を十分に奏し酬い
。そζで、この実施例では第１図（ｄ３に示すように半
田に対してＡｕよシも拡散係数の小さい金属材料、例え
ばＣｕあるいはＮ１からなる厚さ５〜１５μのメッキ膜
１８を、電解あるいは無電解メッキにて形成し、その後
基板１１の表面および裏面にレノストあるいはドライフ
ィルム等を塗布あるいはラミネートし、該レゾストある
いはドライフィルムを露光、現像することにより、基板
１１表面の必要な回路ノソターンおよび通孔１２内壁を
除いた不必要な部分のメッキ膜および蒸着あるいはスノ
やツタリングによる金属膜を選択的にエツチング除去す
ることによシ、第１図（ｅ）に示す如く基板１１表面の
所定回路・母ターンおよび通孔１２の内壁に半田に対し
Ａｕよりも拡散係数の小さい例えばＣｕあるいはＮ１等
のメッキ膜１８を表面導体とする導体層１９を形成する
。
金属ビンを例えば半田にて支持固定する場合を考えると
、表面導体・ぞターン１３である例えばＡｕ等の厚膜は
多孔質であるため、この上に蒸着あるいはス・平ツタで
低拡散物質を被膜させたのでは、程度の差は多少あるが
やはシ多孔質の被膜ができることと、冷却速度の不均一
等により格子欠陥ができる。そして半田はこのような孔
や格子欠陥に沿って速やかに拡散するので、金１”ｆｉ
ＵＮ １７のうち表面導体／４’ターン１３であるｋ
ｕ厚膜上に形成された部分は、半田、特にｓ ｎ／Ｐ
ｂ半田に対して、半田の拡散防止効果を十分に奏し酬い
。そζで、この実施例では第１図（ｄ３に示すように半
田に対してＡｕよシも拡散係数の小さい金属材料、例え
ばＣｕあるいはＮ１からなる厚さ５〜１５μのメッキ膜
１８を、電解あるいは無電解メッキにて形成し、その後
基板１１の表面および裏面にレノストあるいはドライフ
ィルム等を塗布あるいはラミネートし、該レゾストある
いはドライフィルムを露光、現像することにより、基板
１１表面の必要な回路ノソターンおよび通孔１２内壁を
除いた不必要な部分のメッキ膜および蒸着あるいはスノ
やツタリングによる金属膜を選択的にエツチング除去す
ることによシ、第１図（ｅ）に示す如く基板１１表面の
所定回路・母ターンおよび通孔１２の内壁に半田に対し
Ａｕよりも拡散係数の小さい例えばＣｕあるいはＮ１等
のメッキ膜１８を表面導体とする導体層１９を形成する
。
そして次に、第１図（ｆ）に示すように通孔１２内に通
孔１２の径よシも小さな径をイアする人。
孔１２の径よシも小さな径をイアする人。
出力端子用の例えばアルミナセラミック等の基板１１と
熱膨張係数の等しい金属、例えばコパールあるいはＦｅ
／Ｎｌ ４２合金等からなる０３５〜０７５調φ程度の
径の金属ビン２ｏを半田２１にて支持固定する。この際
、金屑ピン２ｏには半田ヌレ性を良くするために、予め
Ｎｉメッキ。
熱膨張係数の等しい金属、例えばコパールあるいはＦｅ
／Ｎｌ ４２合金等からなる０３５〜０７５調φ程度の
径の金属ビン２ｏを半田２１にて支持固定する。この際
、金屑ピン２ｏには半田ヌレ性を良くするために、予め
Ｎｉメッキ。
ＡｕメッキあるいはＳｎメッキ等を施しておいても良い
。
。
上述した方法によれば、金１・４ビン２０かうする人、
出力端子を十分な強度で高密度にかつ歩留りよく前記す
ることが可能である。すなわち、従来の厚膜回路基板で
は前述したように、周辺に厚膜からなる人、出力端子取
付用・ぐラドを形成し、半田にてクリップリードを支持
固定することにより人、出力端子を形成する方法をとっ
ていたため、人、出力端子のピッチをあまり小さくでき
ず、小さくすると歩′４９が一皆しく低下し、さらにノ
ヤツドにＡｇペースト等を用いた掴合には、マイグレー
ションが起り、？ｉａ子間の絶縁抵抗の劣化や短絡事故
などが生じる間；帆があったが、本発明によれば第２図
に示すように基板３ノの周辺に２．５４ｍｍピッチの人
、出力４Ｍ子３２を例えば２列に形成したり、あるいは
３列にも４列にも形成すること−（可能で、高集積化に
伴なう人、出力端子数の増加に対しても十分対１ｉする
ことが可能となる。しかも、この方法によれば人、出力
端子３２の基板３）への接着強度は、前記通孔１２の内
壁に半田ヌレ住の良い導体層が存在することにより、十
分な強度を維持しているし、人、出力端子３２間のマイ
グレーション等の問題、すなわち絶縁抵抗の劣化や短絡
事故等の問題もすべて解決される。
出力端子を十分な強度で高密度にかつ歩留りよく前記す
ることが可能である。すなわち、従来の厚膜回路基板で
は前述したように、周辺に厚膜からなる人、出力端子取
付用・ぐラドを形成し、半田にてクリップリードを支持
固定することにより人、出力端子を形成する方法をとっ
ていたため、人、出力端子のピッチをあまり小さくでき
ず、小さくすると歩′４９が一皆しく低下し、さらにノ
ヤツドにＡｇペースト等を用いた掴合には、マイグレー
ションが起り、？ｉａ子間の絶縁抵抗の劣化や短絡事故
などが生じる間；帆があったが、本発明によれば第２図
に示すように基板３ノの周辺に２．５４ｍｍピッチの人
、出力４Ｍ子３２を例えば２列に形成したり、あるいは
３列にも４列にも形成すること−（可能で、高集積化に
伴なう人、出力端子数の増加に対しても十分対１ｉする
ことが可能となる。しかも、この方法によれば人、出力
端子３２の基板３）への接着強度は、前記通孔１２の内
壁に半田ヌレ住の良い導体層が存在することにより、十
分な強度を維持しているし、人、出力端子３２間のマイ
グレーション等の問題、すなわち絶縁抵抗の劣化や短絡
事故等の問題もすべて解決される。
この上′うに、本発明によれば厚１７ＩＡ回路基板上に
人、出力端子を高密度に配設することができる。
人、出力端子を高密度に配設することができる。
第１図（ａｔ〜（ｆ）は本発明の一実ｂｍ例に係るｊす
膜回路基板の製造工程を示す断面図、第２図は基板上の
人、出力端子の配設状態を示す平面図および側面図であ
る。 １１・・・絶縁性基板、１２・・・通孔、１３．１５・
・・導体・ぐターン、１６・・・接着ｊｆイ、１７・・
・蒸冶またはスパッタによシ形成される金属膜、１８・
・・メッキ膜、１９・・・導体層、２０・・・金ル、１
ビン、２１・・・半田、３１・・・基板、３２・・・人
、出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１図
膜回路基板の製造工程を示す断面図、第２図は基板上の
人、出力端子の配設状態を示す平面図および側面図であ
る。 １１・・・絶縁性基板、１２・・・通孔、１３．１５・
・・導体・ぐターン、１６・・・接着ｊｆイ、１７・・
・蒸冶またはスパッタによシ形成される金属膜、１８・
・・メッキ膜、１９・・・導体層、２０・・・金ル、１
ビン、２１・・・半田、３１・・・基板、３２・・・人
、出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１図
Claims (1)
- 【特許請求の範囲】 ｆｉｌ １ＫＩ３緑性基板に通孔を形成し、仁の基板
の表面および裏面にそれぞれ導体波−ストを印刷し、乾
燥、焼成して導体パターンを形成した後、前記通孔の内
壁および前記基楯の表面Ｋ Ｚ、６着あるいはス・ぐツ
タによシ形成される金昼膜を含む導体層を形成して、前
記基板の表面に形成された導体・ぐターンと裏面に形成
された導体・ぐターンとを電気的に接続するとともに、
前記＋％孔内に人、出力端子となる金属ビンを挿入し、
この金属ビンを半田により支持固定すること′ｆ：特徴
とする厚膜回路基板の製造方法。 （２） 通孔の内壁および基板の表面に形成される導
体層は、蒸着あるいはス・ぐツタにより形成される金應
膜が基板の表面および裏面に形成される導体・母ターン
よシも半田に対する拡散係数の小さい金属材料、または
半田に対する拡散速度よりも半田からの拡散速度の方が
大きい金媚材料からなることを特徴とする特許請求の範
囲第２項記載の厚膜回路基板の製造方法。 （３）通孔の内壁および基板の表面に形成される導体層
は、酸素との結合力が大きい易酸化性金属材料からなる
接着層を含むものであることを特徴とする特許請求の範
囲第１項または第２項記載の厚力尊回路・基板の製造方
法。 （４）通孔の内壁および基板表面に形成される導体層は
、蒸着あるいはス・ぐツタにより形成される金椙膜上に
、基板の表面および裏面にそれぞれ形成される導体パタ
ーンよりも半田に対する拡散速度の小さい金４材料、ま
たは半田に対する拡散速度よりも半田からの拡散速度の
方が大きい金嬬材料からなるメッキ膜を形成したもので
あることを特徴とする特許請求の範囲第１項〜第４項の
いずれかに記載の厚膜回路基板の製造方法。 （５） 人、出力端子となる金現ビンはハンダのヌレ
性のよいメッキを施したものであることを特徴とする特
許請求の範囲第１項記載の厚膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP976284A JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP976284A JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59150495A true JPS59150495A (ja) | 1984-08-28 |
| JPH0353793B2 JPH0353793B2 (ja) | 1991-08-16 |
Family
ID=11729283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP976284A Granted JPS59150495A (ja) | 1984-01-23 | 1984-01-23 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287476U (ja) * | 1985-11-19 | 1987-06-04 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841257A (ja) * | 1971-09-23 | 1973-06-16 | ||
| JPS5234949U (ja) * | 1975-09-03 | 1977-03-11 |
-
1984
- 1984-01-23 JP JP976284A patent/JPS59150495A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841257A (ja) * | 1971-09-23 | 1973-06-16 | ||
| JPS5234949U (ja) * | 1975-09-03 | 1977-03-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287476U (ja) * | 1985-11-19 | 1987-06-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353793B2 (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262477B1 (en) | Ball grid array electronic package | |
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US4472762A (en) | Electronic circuit interconnection system | |
| EP0957520A2 (en) | Semiconductor package and mount board, and mounting method | |
| EP0252977A1 (en) | Ultra high density pad array chip carrier | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| US4546406A (en) | Electronic circuit interconnection system | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| JPS59150495A (ja) | 厚膜回路基板の製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| JP2564297B2 (ja) | 回路基板 | |
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPS5811113B2 (ja) | 電子回路装置 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2866512B2 (ja) | 配線基板 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPH0240937A (ja) | 半導体パッケージ | |
| JPS6261388A (ja) | 回路基板の電極構造 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JPS58114497A (ja) | セラミツク多層回路基板およびその製造方法 | |
| JPH10209593A (ja) | ２層配線基板、及びその製造方法 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPH01140695A (ja) | 電子回路部品の製造方法 |