JPS63226016A - チツプ型電子部品 - Google Patents
チツプ型電子部品Info
- Publication number
- JPS63226016A JPS63226016A JP5954287A JP5954287A JPS63226016A JP S63226016 A JPS63226016 A JP S63226016A JP 5954287 A JP5954287 A JP 5954287A JP 5954287 A JP5954287 A JP 5954287A JP S63226016 A JPS63226016 A JP S63226016A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- thin film
- chip
- type electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims 2
- 239000004332 silver Substances 0.000 claims 2
- 238000005476 soldering Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チップ型電子部品に関し、特にプリント基板
に実装する際の半田付は性を向上できるようにしたチッ
プ型電子部品に関する。
に実装する際の半田付は性を向上できるようにしたチッ
プ型電子部品に関する。
近年、電子機器の小型化、薄型化に伴いリードレスタイ
プのチップ型電子部品が種々提案されている。このよう
なチップ型電子部品の一例として、従来から第5図に示
すエネルギ閉じ込め型の多重モード振動を利用したチッ
プ型圧電部品がある。
プのチップ型電子部品が種々提案されている。このよう
なチップ型電子部品の一例として、従来から第5図に示
すエネルギ閉じ込め型の多重モード振動を利用したチッ
プ型圧電部品がある。
このチップ型圧電部品20は、一対のセラミックス製圧
電基板21.22の表面、裏面にそれぞれ図示しない振
動電極及びアース電極を形成し、該各電極をそれぞれ各
圧1f基板21.22の四隅部分に導出する。そして該
両圧電基板21.22を振動電極部分に所定隙間を設け
て接着材23により重ね貼り合わせるとともに、3Si
板21.22の上部及び下部に接着材23によりそれぞ
れ外装板24を接合し、上記四隅の各電極を導電ペース
ト25により接続して構成されている。
電基板21.22の表面、裏面にそれぞれ図示しない振
動電極及びアース電極を形成し、該各電極をそれぞれ各
圧1f基板21.22の四隅部分に導出する。そして該
両圧電基板21.22を振動電極部分に所定隙間を設け
て接着材23により重ね貼り合わせるとともに、3Si
板21.22の上部及び下部に接着材23によりそれぞ
れ外装板24を接合し、上記四隅の各電極を導電ペース
ト25により接続して構成されている。
上記構成からなるチップ型圧電部品をプリント基板上に
実装する場合は、該基板の配線上に上記導電ペースト2
5を位置させて、半田により接続するようにしている。
実装する場合は、該基板の配線上に上記導電ペースト2
5を位置させて、半田により接続するようにしている。
しかしながら、上記従来のチップ型圧電部品20では、
導電ペースト25内に数パーセント程度のバインダー材
が含有されていることに起因して、配線上に接続する際
に、確実に半田付けができず接続不良を起こす場合があ
り、実装時の信頼性に劣るという問題点がある。そこで
この問題点を解決するためには、上記導電ペースト25
内のバインダー材を除去することが考えられ、そのため
には500℃以上の高温で焼き付は硬化させることによ
り実現できる。しかしながら、この場合、上記圧電基板
21.22には予め圧電性を付与するための分極処理が
施されており、該圧電基板21゜22を例えば300℃
付近に加熱するとキュリ一温度に達して上記基板21.
22の分極は消滅してしまうという別な問題が生じる。
導電ペースト25内に数パーセント程度のバインダー材
が含有されていることに起因して、配線上に接続する際
に、確実に半田付けができず接続不良を起こす場合があ
り、実装時の信頼性に劣るという問題点がある。そこで
この問題点を解決するためには、上記導電ペースト25
内のバインダー材を除去することが考えられ、そのため
には500℃以上の高温で焼き付は硬化させることによ
り実現できる。しかしながら、この場合、上記圧電基板
21.22には予め圧電性を付与するための分極処理が
施されており、該圧電基板21゜22を例えば300℃
付近に加熱するとキュリ一温度に達して上記基板21.
22の分極は消滅してしまうという別な問題が生じる。
従って、こうした理由から、従来では、200℃以下で
硬化形成できる端面電極材を選択していたから、バイン
ダー材を残留させる結果になっていた。その結果、従来
の導電ペーストでは、確実に半田付けができる条件範囲
が制限されていた。
硬化形成できる端面電極材を選択していたから、バイン
ダー材を残留させる結果になっていた。その結果、従来
の導電ペーストでは、確実に半田付けができる条件範囲
が制限されていた。
また、上記チップ型圧電部品20は、例えば配線と導電
ペースト25との接続部分にずれが生じた場合、導電ペ
ースト25の接続面積が小さくなって接続が不確実とな
り、この点からも実装時の信頼性に劣るという問題点も
ある。
ペースト25との接続部分にずれが生じた場合、導電ペ
ースト25の接続面積が小さくなって接続が不確実とな
り、この点からも実装時の信頼性に劣るという問題点も
ある。
本発明の目的は、キュリ一温度以下の低温焼き付は硬化
により導電ペーストを形成した場合でも、半田付けの信
頼性を向上できるチップ型電子部品を提供することにあ
る。
により導電ペーストを形成した場合でも、半田付けの信
頼性を向上できるチップ型電子部品を提供することにあ
る。
ここで上記半田付は性を向上させるには、導電ペースト
の外表面に半田付は性の良好なNMを形成することが考
えられる。しかしこの場合、半田付は性に加えて導電ペ
ーストとの付着力も同時に確保することが必要となるが
、この両方の性質を同時に確保するのは困難である。
の外表面に半田付は性の良好なNMを形成することが考
えられる。しかしこの場合、半田付は性に加えて導電ペ
ーストとの付着力も同時に確保することが必要となるが
、この両方の性質を同時に確保するのは困難である。
そこで本願第1発明は、電極が形成された複数の圧電基
板を所定隙間をあけて重ね合わせ、該各基板の電極を基
板の端縁部に導出し、該導出部を導電ペーストにより接
続したチップ型電子部品において、上記導電ペーストの
外表面に該導電ペーストとの付着性の良い金属からなる
第1薄膜を形成し、該第1薄膜の外表面に半田付は性の
良い金属からなる第211flを形成したことを特徴と
し、また第2発明は、上記第1.第2薄膜を上記導電ペ
ーストの外表面だけでなくその近傍にも形成したことを
特徴としている。
板を所定隙間をあけて重ね合わせ、該各基板の電極を基
板の端縁部に導出し、該導出部を導電ペーストにより接
続したチップ型電子部品において、上記導電ペーストの
外表面に該導電ペーストとの付着性の良い金属からなる
第1薄膜を形成し、該第1薄膜の外表面に半田付は性の
良い金属からなる第211flを形成したことを特徴と
し、また第2発明は、上記第1.第2薄膜を上記導電ペ
ーストの外表面だけでなくその近傍にも形成したことを
特徴としている。
ここで本発明の第1薄膜は例えばニッケル合金をスパッ
タリングにより、第2薄膜は例えばAgを蒸着又はスパ
ッタリングによって形成することにより実現できる。
タリングにより、第2薄膜は例えばAgを蒸着又はスパ
ッタリングによって形成することにより実現できる。
本発明に係るチップ型電子部品によれば、導電ペースト
の外表面に、まず、導電ペーストとの付着性の良い第1
薄膜を形成し、これの外表面にプリント基板上の配線と
の半田付は性の良い第2薄膜を形成して、導電ペースト
との付着力は第11膜で確保し、半田付は性は第2f!
膜で確保するようにしたので、キュリ一温度以下の低温
焼き付けにより導電ペースト内にバインダー材が残留し
ていても、半田付は性を確保できる。その結果接続不良
を解消して実装時の信鎖性を向上できる。
の外表面に、まず、導電ペーストとの付着性の良い第1
薄膜を形成し、これの外表面にプリント基板上の配線と
の半田付は性の良い第2薄膜を形成して、導電ペースト
との付着力は第11膜で確保し、半田付は性は第2f!
膜で確保するようにしたので、キュリ一温度以下の低温
焼き付けにより導電ペースト内にバインダー材が残留し
ていても、半田付は性を確保できる。その結果接続不良
を解消して実装時の信鎖性を向上できる。
また、第2発明では、上記第1薄膜及び第2’iil膜
を導電ペースト及びその近傍に形成したので、プリント
基板上の配線と導電ペーストとの接続部分がずれた場合
でも、充分な接続面積を確保でき、接続が容易となり、
この点からも信転性を向上できる。さらにこの場合、高
価な導電ペーストを増量することなく接続面積を拡大で
きるから、それほどコストアップにならない。
を導電ペースト及びその近傍に形成したので、プリント
基板上の配線と導電ペーストとの接続部分がずれた場合
でも、充分な接続面積を確保でき、接続が容易となり、
この点からも信転性を向上できる。さらにこの場合、高
価な導電ペーストを増量することなく接続面積を拡大で
きるから、それほどコストアップにならない。
以下、本発明の実施例を図について説明する。
第1図ないし第4図は本発明の一実施例によるチップ型
電子部品を示し、本実施例ではチップ型圧電フィルタを
例にとって説明する。
電子部品を示し、本実施例ではチップ型圧電フィルタを
例にとって説明する。
図において、lはエネルギ閉じ込め多重モード振動を利
用したチップ型圧電フィルタである。これは、矩形板状
の略同−寸法からなる絶縁性のセラミックス製外装板2
.第1フイルタユニツト3゜第2フイルタユニツト4及
びコンデンサユニ7)5を順に重ね合わせて構成されて
いる。
用したチップ型圧電フィルタである。これは、矩形板状
の略同−寸法からなる絶縁性のセラミックス製外装板2
.第1フイルタユニツト3゜第2フイルタユニツト4及
びコンデンサユニ7)5を順に重ね合わせて構成されて
いる。
上記第1フイルタユニツト3は、第4図(C)に示すよ
うに、セラミックス製圧電基板6の上面の略中央部に分
割電極7を形成し、この各分割電極7を引出電極8によ
り基板6の短辺の右角端縁部6aに導出するとともに、
下面の略中央部にアース電極9を形成し、該アース電極
9を引出電極10により上記基板6の長辺の中央i縁部
6cに導出して構成されている。
うに、セラミックス製圧電基板6の上面の略中央部に分
割電極7を形成し、この各分割電極7を引出電極8によ
り基板6の短辺の右角端縁部6aに導出するとともに、
下面の略中央部にアース電極9を形成し、該アース電極
9を引出電極10により上記基板6の長辺の中央i縁部
6cに導出して構成されている。
また、第2フイルタユニツト4は、第4図(blに示す
ように、上記第1フイルタユニツト3をアース電極9の
引出電極10の中心線を軸として180度回転させたも
のであって、該第2フイルタユニツト4は上記第1フイ
ルタユニツト3と同一の電極が形成されており、つまり
分割電極7の引出電極8は上記圧電基板6の短辺の左角
端縁部6bに導出されている。
ように、上記第1フイルタユニツト3をアース電極9の
引出電極10の中心線を軸として180度回転させたも
のであって、該第2フイルタユニツト4は上記第1フイ
ルタユニツト3と同一の電極が形成されており、つまり
分割電極7の引出電極8は上記圧電基板6の短辺の左角
端縁部6bに導出されている。
さらに上記コンデンサユニット5は、第4図(alに示
すように、セラミックス製圧電基板12の上、下面の略
中央部に該基[12を挟んで対向する対向電極13a、
、13bを形成し、該上面の対向電極13aを引出量p
i14 aにより上記基板12の長辺の中央端縁部12
aに導出するとともに、下面の対向電極13bを引出電
極14bにより上記基板12の長辺の上角端縁部12b
に導出して構成されている。
すように、セラミックス製圧電基板12の上、下面の略
中央部に該基[12を挟んで対向する対向電極13a、
、13bを形成し、該上面の対向電極13aを引出量p
i14 aにより上記基板12の長辺の中央端縁部12
aに導出するとともに、下面の対向電極13bを引出電
極14bにより上記基板12の長辺の上角端縁部12b
に導出して構成されている。
さらにまた、上記コンデンサユニット5.第1゜第2フ
ィルタユニット4.3及び外装板2のそれぞれの重なり
面は、対向電極13a、13b及び分割電極7部分を除
いて、つまり各電極13a。
ィルタユニット4.3及び外装板2のそれぞれの重なり
面は、対向電極13a、13b及び分割電極7部分を除
いて、つまり各電極13a。
13b、7の振動を許容する所定隙間をあけて接着材1
1により貼り合わされている。
1により貼り合わされている。
上記チップ型圧電フィルタ1の各角縁導出部1a及び中
央縁導出部1bには、導電ペース1−15が被着されて
おり、これにより、上記第1フイルタユニツト3の引出
電極8とコンデンサユニット5の引出量114bとは接
続されており、また上記第2フイルタユニツト4の引出
電極8とコンデンサユニット5の引出電極14bとは接
続されており、さらに第1.第2フィルタユニット3,
4のアース電極lOとコンデンサユニット5のアース電
極14aとは接続されている。
央縁導出部1bには、導電ペース1−15が被着されて
おり、これにより、上記第1フイルタユニツト3の引出
電極8とコンデンサユニット5の引出量114bとは接
続されており、また上記第2フイルタユニツト4の引出
電極8とコンデンサユニット5の引出電極14bとは接
続されており、さらに第1.第2フィルタユニット3,
4のアース電極lOとコンデンサユニット5のアース電
極14aとは接続されている。
そして、本実施例の上記各導電ペース1−15の外表面
及び該ペース)15の近傍、即ち圧電フィルタ!の側壁
部分lには付着性の良いニッケル合金からなる第1i1
1116がスパッタリングにより形成されている。また
、上記第1薄膜16の外表面には半田付は性の良いAg
からなる第2fllll17が蒸着により形成されてい
る。
及び該ペース)15の近傍、即ち圧電フィルタ!の側壁
部分lには付着性の良いニッケル合金からなる第1i1
1116がスパッタリングにより形成されている。また
、上記第1薄膜16の外表面には半田付は性の良いAg
からなる第2fllll17が蒸着により形成されてい
る。
次に本実施例の作用効果について説明する。
上述のように、導電ペースト15の外表面に、これとの
付着性が良く、かつ外部配線との半田付は性の良好な′
f11I!Iを形成するのは困難であるが、本実施例の
チップ型圧電フィルタlによれば、導電ペースト15の
外表面及びその近傍の側壁部分lに、まず付着性の良好
な第1741116を形成し、さらに該第1薄It!1
6の外表面に半田付は性の良好な第2薄膜17を形成し
たので、即ち付着力。
付着性が良く、かつ外部配線との半田付は性の良好な′
f11I!Iを形成するのは困難であるが、本実施例の
チップ型圧電フィルタlによれば、導電ペースト15の
外表面及びその近傍の側壁部分lに、まず付着性の良好
な第1741116を形成し、さらに該第1薄It!1
6の外表面に半田付は性の良好な第2薄膜17を形成し
たので、即ち付着力。
半田付は性を別々に確保するようにしたので、この両方
の作用を確実に得ることができ、プリント基板上の配線
との半田付は性を大きく向上できる。
の作用を確実に得ることができ、プリント基板上の配線
との半田付は性を大きく向上できる。
その結果、導電ペーストを従来のキエリ一温度以下で焼
き付けしながら、接続不良を解消でき、実装時の信転性
を向上できる。
き付けしながら、接続不良を解消でき、実装時の信転性
を向上できる。
また、上記圧電フィルタ1の側壁部分βの領域にまで第
1.第2薄膜16.17を形成したので、たとえ実装時
のずれが生じても充分な接続面積を確保でき、この点か
らも実装時の信転性を向上できる。さらにこの場合、高
価な導電ペーストを増量する必要はないから、それほど
コストアップにはならない。
1.第2薄膜16.17を形成したので、たとえ実装時
のずれが生じても充分な接続面積を確保でき、この点か
らも実装時の信転性を向上できる。さらにこの場合、高
価な導電ペーストを増量する必要はないから、それほど
コストアップにはならない。
さらに、上記実施例では第2薄膜を蒸着により形成した
が、これはスパッタリングにより形成してもよく、この
場合においても上記実施例と同様の効果が得られる。
が、これはスパッタリングにより形成してもよく、この
場合においても上記実施例と同様の効果が得られる。
なお、上記実施例では、導電ペースト15の外表面だけ
でなくその近傍の側壁部分lにも第1゜第2薄膜16.
17を形成したが、該各薄膜16゜17は上記導電ペー
スト15の外表面のみに形成してもよく、この場合でも
半田付は性を向上でき、このようにしたのが本願の第1
発明である。
でなくその近傍の側壁部分lにも第1゜第2薄膜16.
17を形成したが、該各薄膜16゜17は上記導電ペー
スト15の外表面のみに形成してもよく、この場合でも
半田付は性を向上でき、このようにしたのが本願の第1
発明である。
以上のように、本発明に係るチップ型電子部品によれば
、複数の基板に形成された各電極を接続するR′F4ペ
ーストの外表面、又は外表面及びその近傍に付着性の良
い第1flW14を形成し、該第1薄膜の外表面に半田
付は性の良い第2薄膜を形成したので、キュリ一温度以
下の低温焼き付けにより導電ペースト内にバインダー材
が残留していても、確実に半田付は性を確保できるとと
もに、実装時に接続部分がずれても接続が確実となり、
実装時の信鯨性を向上できる効果がある。
、複数の基板に形成された各電極を接続するR′F4ペ
ーストの外表面、又は外表面及びその近傍に付着性の良
い第1flW14を形成し、該第1薄膜の外表面に半田
付は性の良い第2薄膜を形成したので、キュリ一温度以
下の低温焼き付けにより導電ペースト内にバインダー材
が残留していても、確実に半田付は性を確保できるとと
もに、実装時に接続部分がずれても接続が確実となり、
実装時の信鯨性を向上できる効果がある。
第[図ないし第4図は本発明の一実施例によるチップ型
圧電フィルタを説明するための図であり、第1図はその
チップ型圧電フィルタを示す斜視図、第2図はその導電
ペースト部分の断面側面図、第3図はその導電ペースト
部分の断面平面図、第4図(δ)ないし第4図(C1は
それぞれコンデンサユニット、 第2フイルタユニツト
、第1フイルタユニツトを示す平面図、第5図は従来の
チップ型圧電部品を示す斜視図である。 図において、1はチップ型圧電フィルタ(チップ型電子
部品)、la、lbは導出部、3,4は第1.第2フイ
ルタユニツト(基板)、5はコンデンサユニット(基板
)、6a、6b、12bはそれぞれ右角端縁部、左角端
縁部、上角端縁部(端縁部)、7,9,13a、13b
はそれぞれ分割電極、アース電極、対向電極(電極)、
15は導電ペースト、16は第1薄膜、17は第2薄膜
である。 特許出願人 株式会社 村田製作所代理人 弁
理士 下車 努 第1図 第2図
圧電フィルタを説明するための図であり、第1図はその
チップ型圧電フィルタを示す斜視図、第2図はその導電
ペースト部分の断面側面図、第3図はその導電ペースト
部分の断面平面図、第4図(δ)ないし第4図(C1は
それぞれコンデンサユニット、 第2フイルタユニツト
、第1フイルタユニツトを示す平面図、第5図は従来の
チップ型圧電部品を示す斜視図である。 図において、1はチップ型圧電フィルタ(チップ型電子
部品)、la、lbは導出部、3,4は第1.第2フイ
ルタユニツト(基板)、5はコンデンサユニット(基板
)、6a、6b、12bはそれぞれ右角端縁部、左角端
縁部、上角端縁部(端縁部)、7,9,13a、13b
はそれぞれ分割電極、アース電極、対向電極(電極)、
15は導電ペースト、16は第1薄膜、17は第2薄膜
である。 特許出願人 株式会社 村田製作所代理人 弁
理士 下車 努 第1図 第2図
Claims (4)
- (1)電極が形成された複数の基板を所定隙間をあけて
積み重ね、該各基板の電極をこれの端縁部に導出し、該
導出部を導電ペーストにより接続したチップ型電子部品
において、上記導電ペーストの外表面に該導電ペースト
との付着性の良い金属からなる第1薄膜を形成し、該第
1薄膜の外表面に半田付け性の良い金属からなる第2薄
膜を形成したことを特徴とするチップ型電子部品。 - (2)上記第1薄膜がニッケル合金を用いてスパッタリ
ングにより形成され、上記第2薄膜が銀を用いて蒸着又
はスパッタリングにより形成されていることを特徴とす
る特許請求の範囲第1項記載のチップ型電子部品。 - (3)電極が形成された複数の基板を所定隙間をあけて
積み重ね、該各基板の電極をこれの端縁部に導出し、該
導出部を導電ペーストにより接続したチップ型電子部品
において、上記導電ペーストの外表面及びその近傍に該
導電ペーストとの付着性の良い金属からなる第1薄膜を
形成し、該第1薄膜の外表面に半田付け性の良い金属か
らなる第2薄膜を形成したことを特徴とするチップ型電
子部品。 - (4)上記第1薄膜がニッケル合金を用いてスパッタリ
ングにより形成され、上記第2薄膜が銀を用いて蒸着又
はスパッタリングにより形成されていることを特徴とす
る特許請求の範囲第3項記載のチップ型電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5954287A JPS63226016A (ja) | 1987-03-13 | 1987-03-13 | チツプ型電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5954287A JPS63226016A (ja) | 1987-03-13 | 1987-03-13 | チツプ型電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63226016A true JPS63226016A (ja) | 1988-09-20 |
Family
ID=13116252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5954287A Pending JPS63226016A (ja) | 1987-03-13 | 1987-03-13 | チツプ型電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63226016A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397314A (ja) * | 1989-09-09 | 1991-04-23 | Murata Mfg Co Ltd | 積層型圧電共振部品 |
JPH03175711A (ja) * | 1989-12-04 | 1991-07-30 | Murata Mfg Co Ltd | チップ型電子部品 |
JPH0629769A (ja) * | 1992-07-09 | 1994-02-04 | Murata Mfg Co Ltd | チップ型電子部品 |
US6112027A (en) * | 1992-01-23 | 2000-08-29 | Canon Kabushiki Kaisha | Shakeproof camera |
US6621011B1 (en) | 1999-02-25 | 2003-09-16 | Murata Manufacturing Co., Ltd. | Electronic chip component |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426459A (en) * | 1977-07-29 | 1979-02-28 | Matsushita Electric Ind Co Ltd | Method of forming electrode terminals for tip parts |
-
1987
- 1987-03-13 JP JP5954287A patent/JPS63226016A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426459A (en) * | 1977-07-29 | 1979-02-28 | Matsushita Electric Ind Co Ltd | Method of forming electrode terminals for tip parts |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397314A (ja) * | 1989-09-09 | 1991-04-23 | Murata Mfg Co Ltd | 積層型圧電共振部品 |
JPH03175711A (ja) * | 1989-12-04 | 1991-07-30 | Murata Mfg Co Ltd | チップ型電子部品 |
US6112027A (en) * | 1992-01-23 | 2000-08-29 | Canon Kabushiki Kaisha | Shakeproof camera |
JPH0629769A (ja) * | 1992-07-09 | 1994-02-04 | Murata Mfg Co Ltd | チップ型電子部品 |
US6621011B1 (en) | 1999-02-25 | 2003-09-16 | Murata Manufacturing Co., Ltd. | Electronic chip component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3222220B2 (ja) | チップ型圧電共振子の製造方法 | |
JP3376971B2 (ja) | セラミック電子部品 | |
JP3780399B2 (ja) | セラミック電子部品 | |
JP3489508B2 (ja) | 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法 | |
JPS63226016A (ja) | チツプ型電子部品 | |
JP2019009361A (ja) | セラミック電子部品及びその実装構造 | |
JP2587851Y2 (ja) | 積層コンデンサ | |
JP3659439B2 (ja) | 表面実装型電子部品 | |
JPH0397312A (ja) | 圧電共振部品 | |
JPH1141062A (ja) | 圧電フィルタ | |
JPH11251186A (ja) | スタック型セラミックコンデンサ | |
JPH05283280A (ja) | チップ型積層セラミックコンデンサ | |
JP3168801B2 (ja) | セラミックコンデンサ | |
JP2516606Y2 (ja) | 表面実装型電子部品 | |
JPH0119456Y2 (ja) | ||
JPS5926614Y2 (ja) | 印刷配線板 | |
JP2563964Y2 (ja) | 表面実装型共振子 | |
JP3979121B2 (ja) | 電子部品の製造方法 | |
JP3085031B2 (ja) | チップ型セラミック電子部品 | |
JPH01283898A (ja) | チップ型部品の塔載方法 | |
JPH0414919Y2 (ja) | ||
JP2556410Y2 (ja) | 集合電子部品 | |
JP2002203739A (ja) | コンデンサ素子 | |
JPH03148906A (ja) | チップ型電子部品の製造方法 | |
JPH08288177A (ja) | チップ型電子部品 |