JP2533277Y2 - チップキャパシタの接地構造 - Google Patents
チップキャパシタの接地構造Info
- Publication number
- JP2533277Y2 JP2533277Y2 JP3683791U JP3683791U JP2533277Y2 JP 2533277 Y2 JP2533277 Y2 JP 2533277Y2 JP 3683791 U JP3683791 U JP 3683791U JP 3683791 U JP3683791 U JP 3683791U JP 2533277 Y2 JP2533277 Y2 JP 2533277Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip capacitor
- conductor
- holes
- ground
- grounding structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】この考案は、例えばマイクロ波集
積回路等を構成する誘電体基板に実装されるチップキャ
パシタの接地構造に関する。
積回路等を構成する誘電体基板に実装されるチップキャ
パシタの接地構造に関する。
【０００２】
【従来の技術】従来、チップキャパシタの接地構造とし
ては、図４及び図５に示す方法が知られている。
ては、図４及び図５に示す方法が知られている。
【０００３】すなわち、図４は、誘電体基板１の一方面
に回路を構成する導体２が形成され、この誘電体基板１
の他方面には接地導体３が形成される。これら導体２と
接地導体３はスルーホール４を介して接続される。そし
て、導体３上にはチップキャパシタ５の一方の電極が半
田付け等により固着されて実装される。このチップキャ
パシタ５は導体２、スルーホール４を介して接地導体３
に接地され、その他方の電極はボンディング線６を用い
て他の導体２に接続される。
に回路を構成する導体２が形成され、この誘電体基板１
の他方面には接地導体３が形成される。これら導体２と
接地導体３はスルーホール４を介して接続される。そし
て、導体３上にはチップキャパシタ５の一方の電極が半
田付け等により固着されて実装される。このチップキャ
パシタ５は導体２、スルーホール４を介して接地導体３
に接地され、その他方の電極はボンディング線６を用い
て他の導体２に接続される。
【０００４】また、図５は、チップキャパシタ５の一方
の電極を導体２及び接地導体３を接続するスルーホール
４上に半田付け等により固着して実装させる。このチッ
プキャパシタ５の他方の電極は、同様にボンディング線
６を介して他の導体２に接続される。
の電極を導体２及び接地導体３を接続するスルーホール
４上に半田付け等により固着して実装させる。このチッ
プキャパシタ５の他方の電極は、同様にボンディング線
６を介して他の導体２に接続される。
【０００５】ところが、上記チップキャパシタの接続構
造では、前者の場合、導体２及びスルーホール４の持つ
インダクタンスがチップキャパシタ５と接地導体３の間
に入り込むために、接地インダクタンスが大きくなり、
高精度な接地が困難であるという問題を有していた。
造では、前者の場合、導体２及びスルーホール４の持つ
インダクタンスがチップキャパシタ５と接地導体３の間
に入り込むために、接地インダクタンスが大きくなり、
高精度な接地が困難であるという問題を有していた。
【０００６】また、後者の場合にあっては、チップキャ
パシタ５には導体２の持つインダクタンスがほとんどな
くなり、高精度な接地を実現することができるが、チッ
プキャパシタ５の固着面積が少ないために、固着強度が
弱く、製品としての信頼性が劣るという問題を有してい
た。
パシタ５には導体２の持つインダクタンスがほとんどな
くなり、高精度な接地を実現することができるが、チッ
プキャパシタ５の固着面積が少ないために、固着強度が
弱く、製品としての信頼性が劣るという問題を有してい
た。
【０００７】
【考案が解決しようとする課題】以上述べたように、従
来のチップキャパシタの接地構造では、高精度な接地が
困難であったり、あるいは固着強度が弱く信頼性が劣る
という問題を有していた。
来のチップキャパシタの接地構造では、高精度な接地が
困難であったり、あるいは固着強度が弱く信頼性が劣る
という問題を有していた。
【０００８】この考案は上記の事情に鑑みてなされたも
ので、構成簡易にして、高精度な接地を実現し得、且つ
堅牢な固着を実現し得るようにしたチップキャパシタの
接地構造を提供することを目的とする。
ので、構成簡易にして、高精度な接地を実現し得、且つ
堅牢な固着を実現し得るようにしたチップキャパシタの
接地構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】この考案のチップキャパ
シタの接地構造は、一方面に導体が設けられ、他方面に
接地導体が設けられる誘電体基板に前記導体と接地導体
を接続する第１及び第２のスルーホールを所定の間隙を
有して形成し、チップキャパシタを前記第１及び第２の
スルーホールの一部を覆うように前記間隙上の前記導体
に固着するように構成したものである。
シタの接地構造は、一方面に導体が設けられ、他方面に
接地導体が設けられる誘電体基板に前記導体と接地導体
を接続する第１及び第２のスルーホールを所定の間隙を
有して形成し、チップキャパシタを前記第１及び第２の
スルーホールの一部を覆うように前記間隙上の前記導体
に固着するように構成したものである。
【００１０】
【作用】上記構成によれば、スルーホールが第１及び第
２のスルーホールを有することにより、そのインダクタ
ンスが半分に減少され、かつチップキャパシタが第１及
び第２のスルーホール間の間隙を形成する導体上に該第
１及び第２のスルーホールの一部を覆うように固着さ
れ、導体との固着幅寸法が該チップキャパシタ自体の幅
寸法より幅狭であることにより、チップキャパシタに流
れる電流は導体に流れることなく、第１及び第２のスル
ーホールを介して接地導体に流れる。従って、導体の持
つインダクタンスが無視できる程度まで減少され、チッ
プキャパシタの接地インダクタンスの減少が図れる。ま
た、チップキャパシタは少なくとも第１及び第２のスル
ーホール間の間隙だけ固着幅が確保されることにより、
所望の固着強度の確保が可能となる。
２のスルーホールを有することにより、そのインダクタ
ンスが半分に減少され、かつチップキャパシタが第１及
び第２のスルーホール間の間隙を形成する導体上に該第
１及び第２のスルーホールの一部を覆うように固着さ
れ、導体との固着幅寸法が該チップキャパシタ自体の幅
寸法より幅狭であることにより、チップキャパシタに流
れる電流は導体に流れることなく、第１及び第２のスル
ーホールを介して接地導体に流れる。従って、導体の持
つインダクタンスが無視できる程度まで減少され、チッ
プキャパシタの接地インダクタンスの減少が図れる。ま
た、チップキャパシタは少なくとも第１及び第２のスル
ーホール間の間隙だけ固着幅が確保されることにより、
所望の固着強度の確保が可能となる。
【００１１】
【実施例】以下、この考案の実施例について、図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１２】図１はこの考案の一実施例に係るチップキ
ャパシタの接地構造を示すもので、誘電体基板１０には
一方面に回路を構成する導体１１が形成される。誘電体
基板１０は、その他方面に接地導体１２が形成され、こ
れら導体１１及び接地導体１２は第１及び第２のスルー
ホール１３ａ，１３ｂを介して接続される。第１及び第
２のスルーホール１３ａ，１３ｂは、図２に示すように
間隙Ｌが、例えば平行平板型のチップキャパシタ１４の
幅寸法Ａより幅狭に形成され、この間隙Ｌを形成する導
体１１上にはチップキャパシタ１４の一方の電極が第１
及び第２のスルーホール１３ａ，１３ｂの一部を覆うよ
うに載置されて半田付け等により固着される。そして、
このチップキャパシタ１４の他方の電極は他の導体１１
にボンディング線１５を介して接続される。
ャパシタの接地構造を示すもので、誘電体基板１０には
一方面に回路を構成する導体１１が形成される。誘電体
基板１０は、その他方面に接地導体１２が形成され、こ
れら導体１１及び接地導体１２は第１及び第２のスルー
ホール１３ａ，１３ｂを介して接続される。第１及び第
２のスルーホール１３ａ，１３ｂは、図２に示すように
間隙Ｌが、例えば平行平板型のチップキャパシタ１４の
幅寸法Ａより幅狭に形成され、この間隙Ｌを形成する導
体１１上にはチップキャパシタ１４の一方の電極が第１
及び第２のスルーホール１３ａ，１３ｂの一部を覆うよ
うに載置されて半田付け等により固着される。そして、
このチップキャパシタ１４の他方の電極は他の導体１１
にボンディング線１５を介して接続される。
【００１３】このように、上記チップキャパシタの接地
構造は、誘電体基板１０に導体１１と接地導体１２を接
続するスルーホールとして、その間隙Ｌがチップキャパ
シタ１４の幅寸法Ａより幅狭に形成した第１及び第２の
スルーホール１３ａ，１３ｂを設け、この間隙Ｌを形成
する導体１１上にはチップキャパシタ１４の一方の電極
が第１及び第２のスルーホール１３ａ，１３ｂの一部を
覆うように固着するように構成した。これによれば、ス
ルーホールが第１及び第２のスルーホール１３ａ，１３
ｂの２個で構成されることにより、そのインダクタンス
が１／２に低減され、しかも、その固着幅の間隙Ｌがチ
ップキャパシタ自体の幅寸法Ａより幅狭であることによ
り、チップキャパシタ１４に流れる電流は導体に流れる
ことなく、第１及び第２のスルーホール１３ａ，１３ｂ
を介して接地導体１２に流れる。この結果、導体１１の
持つインダクタンスが無視できる程度まで減少され、チ
ップキャパシタ１４の接地インダクタンスの減少が図れ
る。同時に、チップキャパシタ１４は少なくとも第１及
び第２のスルーホール１３ａ，１３ｂ間の間隙Ｌだけ固
着幅が確保されることにより、所望の固着強度の確保が
可能となる。
構造は、誘電体基板１０に導体１１と接地導体１２を接
続するスルーホールとして、その間隙Ｌがチップキャパ
シタ１４の幅寸法Ａより幅狭に形成した第１及び第２の
スルーホール１３ａ，１３ｂを設け、この間隙Ｌを形成
する導体１１上にはチップキャパシタ１４の一方の電極
が第１及び第２のスルーホール１３ａ，１３ｂの一部を
覆うように固着するように構成した。これによれば、ス
ルーホールが第１及び第２のスルーホール１３ａ，１３
ｂの２個で構成されることにより、そのインダクタンス
が１／２に低減され、しかも、その固着幅の間隙Ｌがチ
ップキャパシタ自体の幅寸法Ａより幅狭であることによ
り、チップキャパシタ１４に流れる電流は導体に流れる
ことなく、第１及び第２のスルーホール１３ａ，１３ｂ
を介して接地導体１２に流れる。この結果、導体１１の
持つインダクタンスが無視できる程度まで減少され、チ
ップキャパシタ１４の接地インダクタンスの減少が図れ
る。同時に、チップキャパシタ１４は少なくとも第１及
び第２のスルーホール１３ａ，１３ｂ間の間隙Ｌだけ固
着幅が確保されることにより、所望の固着強度の確保が
可能となる。
【００１４】なお、上記実施例ではチップキャパシタ１
４として一対の電極を両面に形成した平行平板型のもの
を用いて構成した場合で説明したが、これに限ることな
く、例えば図３に示すような積層セラミック型のチップ
キャパシタ１４ａを用いて構成することも可能である。
よって、この考案は上記実施例に限ることなく、その
他、この発明の要旨を逸脱しない範囲で種々の変形を実
施し得ることは勿論のことである。
４として一対の電極を両面に形成した平行平板型のもの
を用いて構成した場合で説明したが、これに限ることな
く、例えば図３に示すような積層セラミック型のチップ
キャパシタ１４ａを用いて構成することも可能である。
よって、この考案は上記実施例に限ることなく、その
他、この発明の要旨を逸脱しない範囲で種々の変形を実
施し得ることは勿論のことである。
【００１５】
【考案の効果】以上詳述したように、この考案によれ
ば、構成簡易にして、高精度な接地を実現し得、且つ堅
牢な固着を実現し得るようにしたチップキャパシタの接
地構造を提供することができる。
ば、構成簡易にして、高精度な接地を実現し得、且つ堅
牢な固着を実現し得るようにしたチップキャパシタの接
地構造を提供することができる。
【図１】この考案の一実施例に係るチップキャパシタの
接地構造を示した図。
接地構造を示した図。
【図２】図１の詳細を示した図。
【図３】この考案の他の実施例を示した図。
【図４】従来のチップキャパシタの接地構造を示した
図。
図。
【図５】従来のチップキャパシタの接地構造を示した
図。
図。
【符号の説明】 １０…誘電体基板、１１…導体、１２…接地導体、１３
ａ，１３ｂ…第１及び第２のスルーホール、１４，１４
ａ…チップキャパシタ、１５…ボンディイング線。
ａ，１３ｂ…第１及び第２のスルーホール、１４，１４
ａ…チップキャパシタ、１５…ボンディイング線。
Claims (1)
- 【請求項１】 一方面に導体が設けられ、他方面に接地
導体が設けられる誘電体基板に前記導体と接地導体を接
続する第１及び第２のスルーホールを所定の間隙を有し
て形成し、チップキャパシタを前記第１及び第２のスル
ーホールの一部を覆うように前記間隙上の前記導体に固
着するように構成したことを特徴とするチップキャパシ
タの接地構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3683791U JP2533277Y2 (ja) | 1991-05-23 | 1991-05-23 | チップキャパシタの接地構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3683791U JP2533277Y2 (ja) | 1991-05-23 | 1991-05-23 | チップキャパシタの接地構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04130423U JPH04130423U (ja) | 1992-11-30 |
| JP2533277Y2 true JP2533277Y2 (ja) | 1997-04-23 |
Family
ID=31918724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3683791U Expired - Lifetime JP2533277Y2 (ja) | 1991-05-23 | 1991-05-23 | チップキャパシタの接地構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533277Y2 (ja) |
-
1991
- 1991-05-23 JP JP3683791U patent/JP2533277Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04130423U (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| JPS62108594A (ja) | 混成集積回路 | |
| JPH0349420Y2 (ja) | ||
| JPS62108577A (ja) | 混成集積回路 | |
| JPH0224264Y2 (ja) | ||
| JPS58153432U (ja) | 放電ギヤツプ付ｃｒ複合部品 | |
| JPS62184727U (ja) | ||
| JPS645877Y2 (ja) | ||
| JPH0224263Y2 (ja) | ||
| JPH0446501U (ja) | ||
| JPS605055B2 (ja) | 半導体装置 | |
| JPH0338919U (ja) | ||
| JPH0126108Y2 (ja) | ||
| JPS60129157U (ja) | 混成集積回路用基板 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH01239945A (ja) | 混成集積回路装置 | |
| JPH01173779A (ja) | 混成集積回路 | |
| JPH0644228U (ja) | 分布定数遅延線 | |
| JPS5925829U (ja) | 圧電共振部品 | |
| JP2000323309A (ja) | チップネットワーク型電気部品 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH0160959B2 (ja) |