JPH0160959B2 - - Google Patents
Info
- Publication number
- JPH0160959B2 JPH0160959B2 JP58097989A JP9798983A JPH0160959B2 JP H0160959 B2 JPH0160959 B2 JP H0160959B2 JP 58097989 A JP58097989 A JP 58097989A JP 9798983 A JP9798983 A JP 9798983A JP H0160959 B2 JPH0160959 B2 JP H0160959B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor layer
- multilayer ceramic
- wet multilayer
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 36
- 239000000919 ceramic Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000003780 insertion Methods 0.000 claims description 15
- 230000037431 insertion Effects 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000005476 soldering Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、テレビ受信機等におけるチユーナ回
路を構成する厚膜基板に係り、特に電気的、機械
的接続性に優れ、回路パターンの高集積化に好適
な湿式多層セラミツク基板に関するものである。
路を構成する厚膜基板に係り、特に電気的、機械
的接続性に優れ、回路パターンの高集積化に好適
な湿式多層セラミツク基板に関するものである。
第１図は、未焼成のセラミツク基体上に絶縁層
および導体層を交互に印刷積層後、一体焼結して
形成された湿式多層セラミツク基板の従来例を示
す断面図である。但し、該基板は、その部品挿入
穴に該部品のリードを挿入し半田付けをほどこし
た状態で示されている。
および導体層を交互に印刷積層後、一体焼結して
形成された湿式多層セラミツク基板の従来例を示
す断面図である。但し、該基板は、その部品挿入
穴に該部品のリードを挿入し半田付けをほどこし
た状態で示されている。
同図において、１ａはセラミツク基体、２ａ〜
２ｄはそれぞれ絶縁層であり、３ａ〜３ｃ，３
e1，３e2，３e3、及び３ｆ〜３ｇはそれぞれ導体
層であり、２ｄ及び３ｆ〜３ｇはセラミツク基体
１ａの抵抗面に、その他は同じく基体１ａの容量
面にそれぞれ印刷されており、特に３e1，３e2，
３e3は容量面側の基板表面に形成される導体層で
半田付電極となる導体層である。４はしかるべき
導体層間を接続するためのビアホールで、ここで
は、導体層３e1と３ｂとを接続して、内蔵コンデ
ンサを形成するための第１の電極を、また導体層
３e2と３ｃ，３ａとを接続して第２の電極を形成
し、該両電極とその間にはさまれる絶縁層２ａ，
２ｂ、とで内蔵コンデンサを構成している。
２ｄはそれぞれ絶縁層であり、３ａ〜３ｃ，３
e1，３e2，３e3、及び３ｆ〜３ｇはそれぞれ導体
層であり、２ｄ及び３ｆ〜３ｇはセラミツク基体
１ａの抵抗面に、その他は同じく基体１ａの容量
面にそれぞれ印刷されており、特に３e1，３e2，
３e3は容量面側の基板表面に形成される導体層で
半田付電極となる導体層である。４はしかるべき
導体層間を接続するためのビアホールで、ここで
は、導体層３e1と３ｂとを接続して、内蔵コンデ
ンサを形成するための第１の電極を、また導体層
３e2と３ｃ，３ａとを接続して第２の電極を形成
し、該両電極とその間にはさまれる絶縁層２ａ，
２ｂ、とで内蔵コンデンサを構成している。
またセラミツク基体１ａの容量面（内蔵コンデ
ンサを形成されている側の面）と抵抗面（抵抗８
を印刷されている側の面）の導体層間の接続はス
ルーホール５によつて行なわれる。９は図示せざ
る挿入部品のリード等で、挿入穴６に挿入後、デ
イツプ等により、半田付電極３e1に半田付される
が、その際、半田フイレツト１１が形成され、リ
ード等９と電極３e1は電気的、機械的に接続され
る。かかる半田フイレツト１１が所定の高さを有
し、所望の機械的強度を有するためには、半田付
電極３e1は所定のパターン幅Ｌが必要となる。
ンサを形成されている側の面）と抵抗面（抵抗８
を印刷されている側の面）の導体層間の接続はス
ルーホール５によつて行なわれる。９は図示せざ
る挿入部品のリード等で、挿入穴６に挿入後、デ
イツプ等により、半田付電極３e1に半田付される
が、その際、半田フイレツト１１が形成され、リ
ード等９と電極３e1は電気的、機械的に接続され
る。かかる半田フイレツト１１が所定の高さを有
し、所望の機械的強度を有するためには、半田付
電極３e1は所定のパターン幅Ｌが必要となる。
１０はチツプコンデンサ等のチツプ部品で半田
付電極３e2に半田付される。また、異電位電極３
e1，３e2，３e3間には半田ブリツジが形成される
のを防ぐためにオーバーコート７が印刷され、さ
らに高周波電極で、電極パターン間の浮遊容量が
特性上問題となる場合は結合を避けるために、で
きる限り、電極パターン間の間隔をあけることが
望ましい。
付電極３e2に半田付される。また、異電位電極３
e1，３e2，３e3間には半田ブリツジが形成される
のを防ぐためにオーバーコート７が印刷され、さ
らに高周波電極で、電極パターン間の浮遊容量が
特性上問題となる場合は結合を避けるために、で
きる限り、電極パターン間の間隔をあけることが
望ましい。
また、８は印刷抵抗であり、基体１ａのコンデ
ンサ形成面である容量面の該当電極からスルーホ
ール５、及びビアホール４を通じて、導通せしめ
た導体層３ｇと３ｇの間に印刷形成される。かか
るスルーホール５の位置は基板強度の点から、挿
入穴６に対して一定の間隔を確保するようにする
ことが必要である。
ンサ形成面である容量面の該当電極からスルーホ
ール５、及びビアホール４を通じて、導通せしめ
た導体層３ｇと３ｇの間に印刷形成される。かか
るスルーホール５の位置は基板強度の点から、挿
入穴６に対して一定の間隔を確保するようにする
ことが必要である。
以上のように、半田付電極３e1，３e2，３e3等
は所定のパターン幅、パターン間隔を必要とする
上、さらに基板の容量面と抵抗面の各導体間を接
続するスルーホールと部分挿入穴も、両者間に一
定の間隔を確保する必要があるため、これらが従
来の湿式多層セラミツク基板におけるパターン設
計の高密度化、高集積化の大きな障害となつてい
た。
は所定のパターン幅、パターン間隔を必要とする
上、さらに基板の容量面と抵抗面の各導体間を接
続するスルーホールと部分挿入穴も、両者間に一
定の間隔を確保する必要があるため、これらが従
来の湿式多層セラミツク基板におけるパターン設
計の高密度化、高集積化の大きな障害となつてい
た。
本発明は、上述のような従来技術の欠点を除去
するためになされたものであり、従つて本発明の
目的は、パターン設計の高密度化、高集積化を可
能とする小形な湿式多層セラミツク基板を提供す
ることにある。
するためになされたものであり、従つて本発明の
目的は、パターン設計の高密度化、高集積化を可
能とする小形な湿式多層セラミツク基板を提供す
ることにある。
上記目的を達成するため、本発明では、セラミ
ツク基体の一面に、絶縁層と導体層を交互に重ね
て印刷し、絶縁層を介して上下に位置する複数の
前記導体層を電極とすることによりコンデンサを
形成し、前記セラミツク基体の他の一面に、少な
くも二つの相隔てた導電層と該両導電層間にまた
がる抵抗体を印刷することにより抵抗を形成して
成る湿式多層セラミツク基板において、セラミツ
ク基体の前記コンデンサを形成する面に印刷する
複数の上下に位置する導体層の各端部間を、各端
部毎にオーバラツプしながら順次電気的に接続し
てゆく接続導体層を、その片面が、前記導体層と
導体層の間に位置する絶縁層の端部に密着し、他
方の片面は部品挿入穴の壁面の一部を兼ねるよう
に印刷によつて形成するなどして、回路パターン
の高集積化を可能にしている。
ツク基体の一面に、絶縁層と導体層を交互に重ね
て印刷し、絶縁層を介して上下に位置する複数の
前記導体層を電極とすることによりコンデンサを
形成し、前記セラミツク基体の他の一面に、少な
くも二つの相隔てた導電層と該両導電層間にまた
がる抵抗体を印刷することにより抵抗を形成して
成る湿式多層セラミツク基板において、セラミツ
ク基体の前記コンデンサを形成する面に印刷する
複数の上下に位置する導体層の各端部間を、各端
部毎にオーバラツプしながら順次電気的に接続し
てゆく接続導体層を、その片面が、前記導体層と
導体層の間に位置する絶縁層の端部に密着し、他
方の片面は部品挿入穴の壁面の一部を兼ねるよう
に印刷によつて形成するなどして、回路パターン
の高集積化を可能にしている。
次に図を参照して本発明の実施例を説明する。
第２図は本発明の一実施例を示す断面図である。
同図において、挿入穴６をあけたセラミツク基体
１ａの穴部端面にスルーホール導体１２を印刷
後、第１の導体層３a1を印刷、しかる後に第１の
絶縁層２ａを印刷する。同様に順次、導体層３
b1，３c1，３e1及び絶縁層２ｂ，２ｃを交互に、
例えば同心円状に印刷して、挿入部品取付用電極
を形成すると共に、所望の内蔵コンデンサ用の第
１の電極３b1を一体形成する。
第２図は本発明の一実施例を示す断面図である。
同図において、挿入穴６をあけたセラミツク基体
１ａの穴部端面にスルーホール導体１２を印刷
後、第１の導体層３a1を印刷、しかる後に第１の
絶縁層２ａを印刷する。同様に順次、導体層３
b1，３c1，３e1及び絶縁層２ｂ，２ｃを交互に、
例えば同心円状に印刷して、挿入部品取付用電極
を形成すると共に、所望の内蔵コンデンサ用の第
１の電極３b1を一体形成する。
また内蔵コンデンサを形成するための第２の電
極となる３ａ，３ｃと表面導体層３e2とをビアホ
ール４で接続後、スルーホール５及びビアホール
４を通じて導通せしめた第１の印刷抵抗用電極３
ｇを形成する。次にスルーホール導体１２にて基
体１ａの容量面と抵抗面とを導通せしめ、該スル
ーホール導体１２とビアホール４で接続した第２
の印刷抵抗用電極３ｇと前記第１の印刷抵抗用電
極３ｇの間に抵抗８を印刷形成する。
極となる３ａ，３ｃと表面導体層３e2とをビアホ
ール４で接続後、スルーホール５及びビアホール
４を通じて導通せしめた第１の印刷抵抗用電極３
ｇを形成する。次にスルーホール導体１２にて基
体１ａの容量面と抵抗面とを導通せしめ、該スル
ーホール導体１２とビアホール４で接続した第２
の印刷抵抗用電極３ｇと前記第１の印刷抵抗用電
極３ｇの間に抵抗８を印刷形成する。
ここで、本発明によるセラミツク基板の挿入部
品取付用電極部３a1〜３e1のみを第２図の下方か
ら見た平面図を第３図に示す。
品取付用電極部３a1〜３e1のみを第２図の下方か
ら見た平面図を第３図に示す。
再び第２図に戻つて、次に挿入穴６に部品のリ
ード等９を挿入後、デイツプ等で半田付すること
により、半田フイレツト１１を形成し、それによ
り、リード等９は挿入部品取付電極３a1〜３e1に
電気的、機械的に接続される。この時、チツプ部
品１０は、半田付電極３e2に半田フイレツト１１
を介して半田付される。また異電位電極３e1，３
e2，３e3間には、半田付時にブリツジ等が形成さ
れるのを防ぐためにオーバーコート７が印刷され
ている。
ード等９を挿入後、デイツプ等で半田付すること
により、半田フイレツト１１を形成し、それによ
り、リード等９は挿入部品取付電極３a1〜３e1に
電気的、機械的に接続される。この時、チツプ部
品１０は、半田付電極３e2に半田フイレツト１１
を介して半田付される。また異電位電極３e1，３
e2，３e3間には、半田付時にブリツジ等が形成さ
れるのを防ぐためにオーバーコート７が印刷され
ている。
このように、挿入部品取付用電極３a1〜３e1を
形成することにより、その電極面積が大幅に増大
し、基板内部にまで半田が充填されることから、
部品リード等９と挿入部品取付用電極との電気
的、機械的接続性が良好となると共に、内蔵コン
デンサを形成するための電極とのパス（第１図で
云えばＬに相当）が短くなるため、ロスが少なく
なり、高周波特性が良好となる。
形成することにより、その電極面積が大幅に増大
し、基板内部にまで半田が充填されることから、
部品リード等９と挿入部品取付用電極との電気
的、機械的接続性が良好となると共に、内蔵コン
デンサを形成するための電極とのパス（第１図で
云えばＬに相当）が短くなるため、ロスが少なく
なり、高周波特性が良好となる。
さらに基体１ａの容量面と抵抗面とを導通せし
めスルーホールが一つ不必要となるので、基板表
面上のそれによる占有面積を減少させることがで
き、小形化が可能となると共に、近接する異電位
電極との間隔に余裕が生じるので、その分パター
ン設計上さらに高密度化が可能となる。
めスルーホールが一つ不必要となるので、基板表
面上のそれによる占有面積を減少させることがで
き、小形化が可能となると共に、近接する異電位
電極との間隔に余裕が生じるので、その分パター
ン設計上さらに高密度化が可能となる。
以上、本発明による挿入部品取付用電極を形成
する際、導体層、絶縁層を順次交互に印刷する場
合を示したが、第４図に示すように絶縁層２ｂと
２ｃの間に導体層を印刷する必要がない場合に
は、２層以上の絶縁層に跨つて同一導体層を印刷
しても良く、またこのようにすれば、半田付電極
をいつそう小形にすることができる。
する際、導体層、絶縁層を順次交互に印刷する場
合を示したが、第４図に示すように絶縁層２ｂと
２ｃの間に導体層を印刷する必要がない場合に
は、２層以上の絶縁層に跨つて同一導体層を印刷
しても良く、またこのようにすれば、半田付電極
をいつそう小形にすることができる。
さらに、挿入部品取付用電極のこれまでの実施
例では、平面的に見た場合、同心円状の導体層を
順次印刷形成していたが、第５図に示すように、
内蔵コンデンサの容量あるいは印刷抵抗の測定の
ための独立ランドl1，l2を、間隙１３を形成する
ことにより設けて、部品挿入後半田付により間隙
１３を含めて接続するようにしても良く、必ずし
も第３図に示すような同心円のリング状でなくて
も良い。
例では、平面的に見た場合、同心円状の導体層を
順次印刷形成していたが、第５図に示すように、
内蔵コンデンサの容量あるいは印刷抵抗の測定の
ための独立ランドl1，l2を、間隙１３を形成する
ことにより設けて、部品挿入後半田付により間隙
１３を含めて接続するようにしても良く、必ずし
も第３図に示すような同心円のリング状でなくて
も良い。
あるいは挿入部品の形状等により、第６図に示
すように、電極の外形を例えば四角形としてもよ
く、必ずしも同心円としなくても、その効果が同
様であることは明らかである。
すように、電極の外形を例えば四角形としてもよ
く、必ずしも同心円としなくても、その効果が同
様であることは明らかである。
これまで、挿入部品取付用電極について説明を
行なつてきたが、第７図に示すように高周波信号
系となる導体ラインＳを容量面から抵抗面に導通
させ、他電極と接続する場合も、本発明による電
極形状を適用すれば、従来、ビアホールで接続し
た場合より、系のパスが短くなるため、ロスが小
さくなり、高周波特性が良好となる。ここで穴６
は空隙としているが、基板形成時、かかる穴６に
導体を充填すれば、いつそう系のロスが小さくな
る。
行なつてきたが、第７図に示すように高周波信号
系となる導体ラインＳを容量面から抵抗面に導通
させ、他電極と接続する場合も、本発明による電
極形状を適用すれば、従来、ビアホールで接続し
た場合より、系のパスが短くなるため、ロスが小
さくなり、高周波特性が良好となる。ここで穴６
は空隙としているが、基板形成時、かかる穴６に
導体を充填すれば、いつそう系のロスが小さくな
る。
また第８図は、内蔵コンデンサを形成する各導
体層の接続に本発明による電極形状を適用したも
ので、この場合も同様に高周波特性が良好とな
る。
体層の接続に本発明による電極形状を適用したも
ので、この場合も同様に高周波特性が良好とな
る。
本発明によれば、湿式多層セラミツク基板にお
いて、部品半田付電極を小さくすることができる
ので、パターン設計の高密度化、高集積化に極め
て効果がある。さらに、各導体層間の接続におい
て、そのためのパスを短くできるので、ロスが小
さくなり、高周波特性の向上に極めて効果があ
る。
いて、部品半田付電極を小さくすることができる
ので、パターン設計の高密度化、高集積化に極め
て効果がある。さらに、各導体層間の接続におい
て、そのためのパスを短くできるので、ロスが小
さくなり、高周波特性の向上に極めて効果があ
る。
第１図は印刷積層法により形成された湿式多層
セラミツク基板の従来例を示す断面図、第２図は
本発明の一実施例を示す断面図、第３図は第２図
における要部をその下方からみた平面図、第４図
は本発明の他の実施例の要部を示す断面図、第５
図、第６図は、それぞれ本発明の更に別の実施例
の要部を示す平面図、第７図、第８図はそれぞれ
本発明による電極形状の適用例を示す断面図であ
る。 符号説明、１ａ……セラミツク基体、２ａ，２
ｂ，２ｃ……絶縁層、３ａ，３ｂ，３ｃ，３e1，
３e2，３e3，３ｄ，３ｆ，３ｇ，３a′，３b′，３
c′，３e1′……導体層、４……ビアホール、５……
スルーホール、６……挿入穴、７……オーバーコ
ート、８……印刷抵抗、９……挿入部品のリード
等、１０……チツプ部品、１１……半田フイレツ
ト、１２……スルーホール導体、１３……間隙。
セラミツク基板の従来例を示す断面図、第２図は
本発明の一実施例を示す断面図、第３図は第２図
における要部をその下方からみた平面図、第４図
は本発明の他の実施例の要部を示す断面図、第５
図、第６図は、それぞれ本発明の更に別の実施例
の要部を示す平面図、第７図、第８図はそれぞれ
本発明による電極形状の適用例を示す断面図であ
る。 符号説明、１ａ……セラミツク基体、２ａ，２
ｂ，２ｃ……絶縁層、３ａ，３ｂ，３ｃ，３e1，
３e2，３e3，３ｄ，３ｆ，３ｇ，３a′，３b′，３
c′，３e1′……導体層、４……ビアホール、５……
スルーホール、６……挿入穴、７……オーバーコ
ート、８……印刷抵抗、９……挿入部品のリード
等、１０……チツプ部品、１１……半田フイレツ
ト、１２……スルーホール導体、１３……間隙。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基体の一面に、絶縁層と導体層を
交互に重ねて印刷し、絶縁層を介して上下に位置
する複数の前記導体層を電極とすることによりコ
ンデンサを形成し、前記セラミツク基体の他の一
面に、少なくも二つの相隔てた導電層と該両導電
層間にまたがる抵抗体を印刷することにより抵抗
を形成して成る湿式多層セラミツク基板におい
て、セラミツク基体の前記コンデンサを形成する
面に印刷する複数の上下に位置する導体層の各端
部間を、各端部毎にオーバラツプしながら順次電
気的に接続してゆく接続導体層を、その片面が、
前記導体層と導体層の間に位置する絶縁層の端部
に密着し、他方の片面には少なくとも絶縁層は接
触しないように、印刷により形成したことを特徴
とする湿式多層セラミツク基板。 ２ 特許請求の範囲第１項に記載の湿式多層セラ
ミツク基板において、前記接続導体層の少なくと
も１つの導体層がコンデンサを形成する電極を構
成することを特徴とする湿式多層セラミツク基
板。 ３ 特許請求の範囲第１項に記載の湿式多層セラ
ミツク基板において、前記接続導体層が、該基板
のコンデンサ形成面からみて同心円状をなしてい
ることを特徴とする湿式多層セラミツク基板。 ４ 特許請求の範囲第１項に記載の湿式多層セラ
ミツク基板において、前記接続導体層が、セラミ
ツク基板を貫くスルーホールを介して該基板の抵
抗形成面における導体層と導通するようにしたこ
とを特徴とする湿式多層セラミツク基板。 ５ 特許請求の範囲第１項に記載の湿式多層セラ
ミツク基板において、前記接続導体層が、セラミ
ツク基板を貫く部品挿入穴の側面に印刷した導体
を介して該基板の抵抗形成面における導体層と導
通するようにしたことを特徴とする湿式多層セラ
ミツク基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097989A JPS59224197A (ja) | 1983-06-03 | 1983-06-03 | 湿式多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097989A JPS59224197A (ja) | 1983-06-03 | 1983-06-03 | 湿式多層セラミツク基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59224197A JPS59224197A (ja) | 1984-12-17 |
| JPH0160959B2 true JPH0160959B2 (ja) | 1989-12-26 |
Family
ID=14207073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58097989A Granted JPS59224197A (ja) | 1983-06-03 | 1983-06-03 | 湿式多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59224197A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269589A (ja) * | 1985-09-22 | 1987-03-30 | 小田 和一 | 印刷形成多層プリント基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439580A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Semiconductor device |
| JPS557720A (en) * | 1978-06-30 | 1980-01-19 | Ricoh Co Ltd | Electrostatic latent image developing method |
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
-
1983
- 1983-06-03 JP JP58097989A patent/JPS59224197A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439580A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Semiconductor device |
| JPS557720A (en) * | 1978-06-30 | 1980-01-19 | Ricoh Co Ltd | Electrostatic latent image developing method |
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59224197A (ja) | 1984-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976049B2 (ja) | 積層電子部品 | |
| JPH10289837A (ja) | 積層電子部品 | |
| JP3088021B2 (ja) | 電圧制御発振器 | |
| JP3309522B2 (ja) | 多層基板及びその製造方法 | |
| JPH1140459A (ja) | 複合電子部品 | |
| JP2646091B2 (ja) | 電子部品用基体 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH0160959B2 (ja) | ||
| JPH0231797Y2 (ja) | ||
| US20040111880A1 (en) | Multilayer electronic part and method of producing the same | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| JPS5996791A (ja) | 配線板及びその製造方法 | |
| JP2001155954A (ja) | 三次元搭載用貫通型積層セラミックコンデンサ | |
| JPS6347248B2 (ja) | ||
| JPH05102621A (ja) | 導電パターン | |
| JPH05166672A (ja) | 複合部品 | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JPH11298281A (ja) | 表面実装型圧電デバイス及び圧電ユニット | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JP2000252779A (ja) | Ｒｃフィルタ | |
| JP3717384B2 (ja) | サーキュレータ | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH05144663A (ja) | チツプ型３端子コンデンサ |