JPH02146792A - 半導体装置の実装構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は配線部が設けられた絶縁性主基板に半導体装置
を高密度に実装するための半導体装置の実装構造に関す
る。

［従来の技術］ 第３図は従来の半導体装置の実装構造の一例を示す断面
図である。

エポキシ樹脂を含浸したガラス布の積層板（以下、ガラ
スエポキシ板という）等からなる基材３２上に配線部３
３及びランド部３５が形成されている。これらの配線部
３３及びランド部３５は基材３２の表面に銅箔等の金属
箔を圧着した後、エツチング等により不要な部分を除去
して金属箔を所望の形状に残存させることにより形成さ
れている。

また、半導体装置搭載領域を除く基材３２上の部分、即
ち、配線部３３上を含む部分はツルタレシスト３４によ
り被覆されている。また、ランド部３５上には半田めっ
きが施されている。

配線基板３１はこれらの基材３２、配線部３３、ツルタ
レシスト３４及びランド部３５により構成される。

一方、半導体装置３８はそのリード部３７が封止部の側
面がら側方に突出している。このリード部３７は封止部
の近傍で一旦半導体装置３８の厚さ方向に垂直に屈曲し
た後、更に半導体装置３８の表面に平行の方向に直角に
屈曲しており、これにより、リード部３７の先端部に基
板取付は面が形成されている。そして、この基板取付は
面が半田等の導電性接着剤３６によりランド部３５と電
気的及び機械的に接続されており、これにより、半導体
装置３８は配線基板３１上に実装されている。

［発明が解決しようとする課題］ しかしながら、上述した実装構造において、複数個の半
導体装置３８を配線基板３１上に搭載する場合、半導体
装置３８は配線基板３１上に直接配置され、各半導体装
置３８の各リード部３７と基材３２上のランド部３５と
が接着剤３６により電気的及び機械的に接続される。即
ち、１個の搭載部には１個の半導体装置のみが配設され
る。このため、配線基板３１の大きさにより、搭載可能
の半導体装置の数は制約を受け、高密度実装が困難であ
るという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
実装可能の半導体装置の数が配線基板の大きさにより制
限されることなく、高密度実装を可能にする半導体装置
の実装構造を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る半導体装置の実装構造は、複数個のランド
部及び配線部を有する絶縁性主基板と、その第１面及び
第２面に設けられた端子部並びに両端子部を接続するス
ルーホールを有する複数個の絶縁性補助基板と、を有し
、この補助基板の第１面端子部は主基板のランド部又は
補助基板の第２面端子部に電気的に接続されて固定され
ており、複数個の半導体装置の一部が主基板のランド部
に電気的に接続されて固定され、残部が補助基板の第２
面端子部に電気的に接続されて固定されることを特徴と
する。

［作用］ 本発明においては、絶縁性主基板にランド部及び配線部
が設けられている一方、絶縁性補助基板の第１面及び第
２面には端子部が設けられており、この端子部はスルー
ポールにより相互に電気的に接続されている。そして、
前記主基板のランド部には、半導体装置のリード部が接
続固定されていると共に、補助基板の第１面の端子部を
電気的に接続して補助基板が固定されている。これによ
り、補助基板の第２面の端子部に半導体装置を接続固定
すると、この半導体装置は補助基板の第２面の端子部、
スルーホール及び第１面の端子部を介して主基板のラン
ド部と電気的に接続される。このように、主基板は勿論
、補助基板にも半導体装置が実装されるため、半導体装
置が同一搭載領域に複数個積層されることになり、配線
基板の半導体装置実装密度を著しく向上させることがで
きる。

なお、補助基板上に更に別の補助基板を搭載することに
より、絶縁性主基板上に複数個の補助基板を積層するこ
とも可能である。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例を示す断面図である。本
実施例において、補助基板となる半導体装置実装用盛上
げ端子基板９は、その下面周縁部に枠状又は断面コ字形
の凸部を有する絶縁性の板である。そして、この凸部に
、その上面から下面に貫通し、内面に金属めっきが施さ
れているスルーホール１０が設けられている。盛上げ端
子基板９の上面のスルーホール１０の周囲には金属箔の
スルーホールランド部１３が設けられており、下面のス
ルーホール１０の周囲には金属箔の接続端子部１４が設
けられている。

また、盛上げ端子基板９上面の中央寄りの領域には半導
体装置８ｂのリード部７ｂの基板取付面と整合する位置
に半導体装置実装用端子部１１が設けられている。この
実装用端子部１１はスルーホールランド部１３及びスル
ーホール１０内の金属めっきを介して接続端子部１４と
電気的に接続されている。

この盛上げ端子基板９に搭載される半導体装置８ｂは例
えばフラットパッケージ型であり、そのリード部７ｂの
基板取付は面が実装用端子部１１と銀ペースト又は半田
等の導電性の接着剤６により接着されて盛上げ端子基板
９に固定されている。

一方、主基板である配線基板１はガラスエポキシ板及び
トリアジン樹脂等の絶縁性基材２と、この基材２上に形
成された配線部３、ツルタレシスト４、並びにランド部
５ａ及び５１）とにより構成されている。

半導体装置８ａは、従来と同様、そのリード部７ａの基
板取付は面が基板１のランド部５ａに接着剤６により接
続固定されて搭載されている。このランド部５ａの近傍
にはランド部５ｂが設けられており、このランド部５ｂ
に盛上げ端子基板９の接続端子部１４が接着剤６により
接続固定されている。

このようにして、盛上げ端子基板９上に搭載された半導
体装Ｗ８ｂは端子部１１及びスルーホール１０を介して
配線基板１のランド部５ｂ及び配線部３と電気的に接続
されている。

上述の如く、本実施例に係る半導体装置の実装構造は、
補助基板の盛上は端子基板９に実装された半導体装置８
ｂを主基板である配線基板１に実装された半導体装置８
ａ上に積層して実装することを可能にするので、配線基
板１に実装可能の半導体装置の数、即ち実装密度を著し
く向上させることができる。

なお、盛上げ端子基板９の凸部の内側壁面と配線基板１
表面に実装された半導体装置８ａのリード部先端との間
の距離は、マウント精度を考慮して、０．５ｍｍ以上離
すことが好ましい。

また、本実施例においては、１枚の盛上は端子基板９に
より配線基板１の各搭載領域上に２個の半導体装置を上
下２段に積層して実装しているが、盛上げ端子基板を複
数個使用して、所望の段数に半導体装置を積層すること
もできる。

更に、盛上げ端子基板９を使用して半導体装置を積層す
る面は配線基板１の表面に限定されるものではなく、主
基板の表裏両面に積層することにより、−層の高密度化
を達成できる。

更にまた、本実施例においては、フラットパッケージ型
の半導体装置が補助基板上に表面実装されている場合に
ついて説明したが、本発明はこれに限らず、例えば、補
助基板の実装用端子部にスルーホールを設けることによ
り、Ｄ　Ｉ　Ｐ　（ＤｕａｌＩｎ−１ｉｎｅ　Ｐａｃｋ
ａｇｅ　）型の半導体装置も高密度で実装することがで
きる。

第２図は本発明の第２の実施例を示す断面図である。

本実施例において、補助基板となる半導体装置実装用盛
上げ端子基板１つは、絶縁性板の中央部に半導体装Ｍ８
ｃに適合した盛上げ端子孔２２が穿孔されて形成されて
おり、またその下面周縁部には凸部が形成されている。

そして、第１の実施例と同様、この凸部には内面が金属
めっきされたスルーホール２０が設けられており、この
スルーホール２０の上部及び下部の盛上げ端子基板９の
表面には夫々スルーホールランド部２３及び接続端子部
２４が設けられている。一方、盛上げ端子孔２２の周辺
部には半導体装置実装用端子部２１が設けられており、
この実装用端子部２１はスルーホールランド部２３及び
スルーホール２０内面の金属めっきを介して接続端子部
２４と電気的に接続されている。

半導体装置８ｃは盛上げ端子基板１９の盛上は端子孔２
２に、第１図の実施例の場合と上下方向を逆向きにして
端子孔２２の上方がら挿入され、そのリード部７ｃの取
付面の裏側が実装用端子部２１に導電性の接着剤６によ
り接続固定されている。これにより、半導体装Ｍ８ｃは
盛上は端子基板１９に機械的に固定されると共に、その
リード部７ｃは接続端子２４と電気的に接続されている
。

このようにして半導体装置８ｃか搭載されている盛上げ
端子基板１９は、第１の実施例と同様に、基材２上に配
線部３、ツルタレシスト４、並びにランド部５ａ及び５
ｂが形成されている配線基板１のランド部５ｂに接着剤
６により電気的及び機械的に接続固定されている。

本実施例においては、補助基板である盛上は端子基板１
つに盛上げ端子孔２２が穿孔されており、この盛上げ端
子孔２２内に半導体装置８ｃを通常とは逆向きにして嵌
入し設置するため、半導体装置を主基板上に高密度で実
装できると共に、実装された半導体装置を含めた実装配
線基板の全体の総厚さを薄くすることができる。

Ｕ発明の効果１ 以上説明したように本発明に係る半導体装置の実装構造
は、第１面及び第２面に端子部並びに両端子部を接続す
るスルーホールが設けられている補助基板を使用し、主
基板に搭載されている半導体装置上に更に半導体装置を
配置して実装する。

これにより、従来の実装構造において１個の半導体装置
が搭載されていた配線基板の同一領域に複数の半導体装
置を実装できるため、配線基板の実装密度が著しく向上
するという効果を奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す断面図、第２図は
本発明の第２の実施例を示す断面図、第３図は従来の半
導体装置の実装構造の一例を示す断面図である。 １．３１．配線基板、２，３２；基板、３，３３：配線
部、４，３４；ソルダレジスト、５ａ。 ５ｂ、３５．ランド部、６，３６．接着剤、７ａ７ｂ、
７ｃ、３７；リード部、８ａ、８ｂ、８ｃ。 ３８；半導体装置、９，１９；盛上げ端子基板、１０．
２０；スルーホール、１１，２１；半導体装置実装用端
子部、１３．２３ニスル一ホールランド部、１４，２４
；接続端子部

Claims (1)

【特許請求の範囲】
1. （１）複数個のランド部及び配線部を有する絶縁性主基
   板と、その第１面及び第２面に設けられた端子部並びに
   両端子部を接続するスルーホールを有する複数個の絶縁
   性補助基板と、を有し、この補助基板の第１面端子部は
   主基板のランド部又は補助基板の第２面端子部に電気的
   に接続されて固定されており、複数個の半導体装置の一
   部が主基板のランド部に電気的に接続されて固定され、
   残部が補助基板の第２面端子部に電気的に接続されて固
   定されることを特徴とする半導体装置の実装構造。