JPS61159757A - 電子回路ユニツト - Google Patents

電子回路ユニツト

Info

Publication number
JPS61159757A
JPS61159757A JP28102084A JP28102084A JPS61159757A JP S61159757 A JPS61159757 A JP S61159757A JP 28102084 A JP28102084 A JP 28102084A JP 28102084 A JP28102084 A JP 28102084A JP S61159757 A JPS61159757 A JP S61159757A
Authority
JP
Japan
Prior art keywords
chip
card
wiring substrate
chips
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28102084A
Other languages
English (en)
Inventor
Seiichi Kageyama
影山 精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28102084A priority Critical patent/JPS61159757A/ja
Publication of JPS61159757A publication Critical patent/JPS61159757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野〕 本発明は電池を内蔵した、コンパクトで実装密度の高い
電子回路ユニットに関する。
[発明の技術的背l] 従来から、電子回路に電池を内蔵させる場合には、第3
図に示すように、ボタン型電池1の両面にそれぞれリー
ド2を設け、それらのリード2を配線基板3の両面に形
成された導体回路にそれぞれ直接半田付けすることによ
り、ボタン型電池1を配線基板3とほぼ同一平面上に並
置することが行われている。
しかしながら、このように構成された電子回路ユニット
は、ボタン型電池1が薄いものでも2〜3nの厚さがあ
るため、全体の厚さが厚くなってしまうという問題があ
った。
また、電池としてボタン型電池に代って極めて薄いカー
ド形状の電池を使用し、これを配線基板上に重ねて実装
することも考えられるが、その場合には他の回路素子を
搭載する面積が極端に小ざくなってしまうという欠点が
あった。
さらに実装密度を高めるために、ICチップのような他
の回路素子をカード形状の電池上に搭載して電子回路ユ
ニットを構成することも考えられるが、ICチップのダ
イポンドには通常高温硬化型の接着剤や半田等が用いら
れるため、ダイポンドの際の高温で電池の特性が著しく
劣化してしまい、高品質の電子回路ユニットを得ること
ができないという問題があった。
[発明の目的] 本発明はこれらの問題を解決するためになされたもので
、准めて肩いカード形状の′iIi池が内蔵され、かつ
フリップチップ型のICチップが高い実装密度で実装さ
れた電子回路ユニットを提供することを目的とする。
[発明の概要1 すなわち本発明の電子回路ユニットは、両面の全体がそ
れぞれ正極および負極となっているカード形状の電池の
少なくとも片面に導電性の金属薄板を積重するとともに
、該金属薄板上に′I4極の突設された面を外側にして
フリップチップ型のICチップを接着し、さらにこのI
Cチップの上に配線基板を重ねて前記電極を前記配線基
板の導体回路に直#IN気的に接続してなることを特徴
としている。
[発明の実施例〕 以下本発明の実施例を図面に基づいて説明する。
第1図は本発明の一実施例の側面図である。
この図において、符号4は極めて簿<0.5o両面の全
体にそれぞれ正極および負極が形成されたカード形状の
1!池を示しており、この電池4の正極側の面4aには
全面にわたって導電性の金属薄板5が圧暑されている。
また、この金属薄板5の上には電極のバンブ6の突設さ
れた面(以下表面と示す)が負極で反対側の面(以下裏
面と示す)が正極の複数個のフリップチップ型のICチ
ップ7(例えば0MO5IC)が、正極側の面を内側に
して接着されている。
ざらにこれらのICチップ7の上には両面に導体回路が
形成された配線基板8が重ねられており、ICチップ7
のバンブ6はそれぞれ配線基板8の下面の導体回路に直
接電気的に接続されている。
また、さらにこの配線基板8の上面の導体回路はり−ド
9によりカード形状の電池4の負1j4bと電気的に接
続されている。
第2図は本発明の他の実施例の電子回路ユニットを示す
側面図である。
この実施例の電子回路ユニットにおいては、裏面が正極
であるフリップチップ型の10チツプ7ばかりでなく、
バイポーラICのように裏面が負極になったICチップ
1oの複数個がカード形状の電池4の負極側の面4b上
に導電性の金属薄板11を介して実装されている。
すなわち、両面4a 14b全体にそれぞれ正極および
負極が設けられたカード形状の電池4の正F!i側の面
4aおよび負極側の面4bに、それぞれ金属薄板5.1
1を圧着するとともに、これらの上に正極側金属薄板5
の上には裏面が正極のフリップチップ型のICチップ7
を、負極側金属薄板11の上には裏面が負極のフリップ
チップ型のICチップ10を、それぞれ裏面を内側にし
て長者し、さらにこれらのICチップ7.10の外側に
それぞれ両面配線基板8.12を慣ね、ICチップ7.
10のバンブ6.13を対応する配線基板の導体回路の
所定の位置に直接接続し、さらに配線基板8.12の反
対側の面の導体回路をリード9を介して相互に電気的に
接続して実施例の電子回路ユニットが構成されている。
[発明の効果〕 以上説明したように本発明の電子回路ユニットは、極め
て簿いカード形状の電池の表面に電子回路が形成され、
その上にフリップチップ型のICチップが搭載されてい
るので、全体の厚さが極めて薄く、しかもICチップの
実装面積が大きくて実Vt密度の高いものである。
また、本発明の電子回路ユニットにおいては、フリップ
チップ型のICチップがカード形状の電池の表面に金属
薄板を介して実装されているので、ダイポンドの際に電
池が品温にざらされて特性が劣化するようなこともない
【図面の簡単な説明】 第1図は本発明の電子回路ユニットの一実施例を示す側
面図、第2図は他の実施例を示す側面図、第3図は従来
の電池を内蔵した電子回路ユニットの側面図である。 4・・・・・・・・・・・・カード形状の電池5.11
・・・金属薄板 6.12・・・バンブ 7.10・・・フリップチップ型のICチップ8.12
・・・配線基板 9・・・・・・・・・・・・リード 代理人弁理士   須 山 佐 − 第 1 図 第2図 第3図 1 2.5

Claims (1)

    【特許請求の範囲】
  1. (1)両面の全体がそれぞれ正極および負極となってい
    るカード形状の電池の少なくとも片面に導電性の金属薄
    板を積重するとともに、該金属薄板上に電極の突設され
    た面を外側にしてフリップチップ型のICチップを接着
    し、さらにこのICチップの上に配線基板を重ねて前記
    電極を前記配線基板の導体回路に直接電気的に接続して
    なることを特徴とする電子回路ユニット。
JP28102084A 1984-12-29 1984-12-29 電子回路ユニツト Pending JPS61159757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28102084A JPS61159757A (ja) 1984-12-29 1984-12-29 電子回路ユニツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28102084A JPS61159757A (ja) 1984-12-29 1984-12-29 電子回路ユニツト

Publications (1)

Publication Number Publication Date
JPS61159757A true JPS61159757A (ja) 1986-07-19

Family

ID=17633165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28102084A Pending JPS61159757A (ja) 1984-12-29 1984-12-29 電子回路ユニツト

Country Status (1)

Country Link
JP (1) JPS61159757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971410A3 (en) * 1998-07-08 2001-08-29 General Instrument Corporation Integrated circuit carrier package with battery coin cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971410A3 (en) * 1998-07-08 2001-08-29 General Instrument Corporation Integrated circuit carrier package with battery coin cell

Similar Documents

Publication Publication Date Title
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
JPH03169062A (ja) 半導体装置
JPS5845822B2 (ja) シユウセキカイロ
JPH0462866A (ja) 表面実装部品の実装方法
JPS61159757A (ja) 電子回路ユニツト
JPH09107067A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JPH02146792A (ja) 半導体装置の実装構造
KR20000076967A (ko) 적층화 칩 반도체 장치
JPH0730055A (ja) マルチチップモジュール実装型プリント配線板
JPH0358537B2 (ja)
JPS59138355A (ja) 記憶装置の多層実装構造
JPH04267361A (ja) リードレスチップキャリア
JPS59175150A (ja) 電子部品の取付構造
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPS6057999A (ja) 多層配線板
JP4016587B2 (ja) 電子部品及びその製造方法
JPH11204565A (ja) 半導体装置
JPS61161654A (ja) 電子回路ユニツト
JPH0969587A (ja) Bga型半導体装置及びbgaモジュール
JP2570889B2 (ja) Lsi用ケース
JPH0358465A (ja) 樹脂封止型半導体装置
JPS637983A (ja) カ−ド型電子回路ユニツト
JPH0613535A (ja) 電子部品搭載装置
JPH10303344A (ja) チップ形コンデンサの実装ソケット基板