KR101030238B1 - 반도체 소자의 범프 형성 방법 - Google Patents

반도체 소자의 범프 형성 방법 Download PDF

Info

Publication number
KR101030238B1
KR101030238B1 KR1020040113071A KR20040113071A KR101030238B1 KR 101030238 B1 KR101030238 B1 KR 101030238B1 KR 1020040113071 A KR1020040113071 A KR 1020040113071A KR 20040113071 A KR20040113071 A KR 20040113071A KR 101030238 B1 KR101030238 B1 KR 101030238B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
forming
nickel
bump
Prior art date
Application number
KR1020040113071A
Other languages
English (en)
Other versions
KR20060074351A (ko
Inventor
고창진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040113071A priority Critical patent/KR101030238B1/ko
Publication of KR20060074351A publication Critical patent/KR20060074351A/ko
Application granted granted Critical
Publication of KR101030238B1 publication Critical patent/KR101030238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 반도체 소자의 범프 형성 방법으로 알루미늄층 형성시 텅스텐 티타늄층 및 니켈층을 인시투(IN-SITU) 공정으로 형성하여, 각각의 층 형성시 계면 세정 공정이 생략되며, 니켈 도금층 및 솔더 캡을 무전해 도금 방식으로 형성하여 마스크 공정 및 식각 공정의 생략이 가능하여 공정 단순화 및 원가가 절감되는 기술에 관한 것이다.

Description

반도체 소자의 범프 형성 방법{METHOD FOR FORMING BUMP OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 범프 형성 방법을 도시한 단면도들.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 범프 형성 방법을 도시한 단면도들.
< 도면의 주요 부분에 대한 부호 설명 >
10, 100 : 반도체 기판 20, 110 : 알루미늄층
30, 140 : 보호막 40, 120 : 텅스텐 티타늄층
50 : 구리 시드층 60 : 감광막 패턴
70 : 구리 도금층 80, 160 : 솔더 캡
130 : 니켈층 150 : 니켈 도금층
본 발명은 반도체 소자의 범프 형성 방법에 관한 것으로, 알루미늄층 형성시 텅스텐 티타늄층 및 니켈층을 인시투(IN-SITU) 공정으로 형성하여, 각각의 층 형성 시 계면 세정 공정이 생략되며, 니켈 도금층 및 솔더 캡을 무전해 도금 방식으로 형성하여 마스크 공정 및 식각 공정의 생략이 가능하여 공정 단순화 및 원가가 절감되는 반도체 소자의 범프 형성 방법에 관한 것이다.
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 범프 형성 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 패드 알루미늄층(20)을 형성하고, 패드 알루미늄층(20)의 상부면을 부분적으로 노출시키는 보호막(30)을 형성한다.
도 1b를 참조하면, 패드 알루미늄층(20) 및 보호막(30) 전면에 티타늄 텅스텐층(40)을 형성한다.
도 1c를 참조하면, 티타늄 텅스텐층(40) 전체 표면에 구리 시드층(50)을 형성한다.
도 1d를 참조하면, 패드 알루미늄층(20) 상부를 제외한 영역에 감광막 패턴(60)을 형성한다.
도 1e를 참조하면, 감광막 패턴(60)을 마스크로 구리 도금층(70)을 형성한다.
도 1f를 참조하면, 구리 도금층(70) 상부에 솔더 캡(80)을 형성한다.
도 1g를 참조하면, 감광막 패턴(60)을 제거하고 구리 도금층(70)을 마스크로 티타늄 텅스텐층(40) 및 구리 시드층(50)을 식각한 후 열처리 공정을 수행하여 솔더 캡(80)의 상부 모서리를 둥글게 형성한다.
상술한 종래 기술에 따른 반도체 소자의 범프 형성 방법에서, 패드 알루미늄층 상부에 UBM(Under Bump Metallization) 및 시드층을 형성한다. 여기서, UBM층 형성시 상기 패드 알루미늄층의 산화막 제거를 위해 세정 공정을 수행하며, 상기 패드 알루미늄 상부에 보호막 형성시 마스크 및 식각 공정을 수행한다. 또한, 범핑 형성시 감광막 패턴을 제거하는 공정과 UBM 및 시드층의 식각 공정을 수행하는 단계를 포함하여 공정이 복잡하고 비용이 증가되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 알루미늄층 형성시 텅스텐 티타늄층 및 니켈층을 인시투(IN-SITU) 공정으로 형성하여, 각각의 층 형성시 계면 세정 공정이 생략되며, 니켈층 및 솔더 캡을 무전해 도금 방식으로 형성하여 마스크 공정 및 식각 공정의 생략이 가능하여 공정 단순화 및 원가가 절감되는 반도체 소자의 범프 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 범프 형성 방법은
반도체 기판 상부에 알루미늄, 텅스텐 티타늄층 및 니켈층의 적층구조를 형성하는 단계와,
상기 적층구조의 상부면을 부분적으로 노출시키는 보호막을 형성하는 단계와,
상기 노출된 적층구조 상부에 니켈 도금층을 형성하는 단계와,
상기 니켈 도금층 상부에 솔더 캡을 형성하는 단계와,
상기 솔더 캡을 열처리하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 범프 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 알루미늄층(110), 텅스텐 티타늄층(120) 및 니켈층(130)의 적층구조를 형성한다.
여기서, 알루미늄층(110), 텅스텐 티타늄층(120) 및 니켈층(130)은 인시투(IN-SITU)공정으로 형성하며, 텅스텐 티타늄층(120) 및 니켈층(130)은 각각 1500 내지 2000Å의 두께로 형성하는 것이 바람직하다.
도 2b를 참조하면, 상기 적층구조의 상부면을 부분적으로 노출시키는 보호막(140)을 형성한다.
도 2c를 참조하면, 상기 노출된 적층구조 상부에 니켈 도금층(150)을 형성한다.
니켈 도금층(150)은 무전해 도금 방식으로 형성하며, 25 내지 40μm의 두께로 형성하는 것이 바람직하다.
도 2d를 참조하면, 니켈 도금층(150) 상부에 솔더 캡(160)을 형성한다.
솔더 캡(160)은 Pb / Sn 합금 또는 Sn / Ag 합금으로 무전해 도금 방식을 사용하여 형성하는 것이 바람직하다.
도 2e를 참조하면, 솔더 캡(160)을 열처리하여 상부의 모서리 부분을 둥글게 형성한다.
본 발명에 따른 반도체 소자의 범프 형성 방법은 알루미늄층 형성시 텅스텐 티타늄층 및 니켈층을 인시투(IN-SITU) 공정으로 형성하여, 각각의 층 형성시 계면 세정 공정이 생략되며, 니켈 도금층 및 솔더 캡을 무전해 도금 방식으로 형성하여 마스크 공정 및 식각 공정의 생략이 가능하여 공정 단순화 및 원가가 절감의 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 반도체 기판 상부에 알루미늄, 텅스텐 티타늄층 및 니켈층의 적층구조를 형성하는 단계;
    상기 적층구조의 상부면을 부분적으로 노출시키는 보호막을 형성하는 단계;
    상기 노출된 적층구조 상부에 니켈 도금층을 형성하는 단계;
    상기 니켈 도금층 상부에 솔더 캡을 형성하는 단계; 및
    상기 솔더 캡을 열처리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 알루미늄, 텅스텐 티타늄층 및 니켈층은 인시투(IN-SITU)공정으로 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  3. 제 1 항에 있어서,
    상기 텅스텐 티타늄층 및 니켈층은 각각 1500 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  4. 제 1 항에 있어서,
    상기 니켈 도금층 및 솔더 캡의 형성은 무전해 도금 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  5. 제 1 항에 있어서,
    상기 니켈 도금층은 25 내지 40μm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
  6. 제 1 항에 있어서,
    상기 솔더 캡은 Pb / Sn 합금 또는 Sn / Ag 합금을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 범프 형성 방법.
KR1020040113071A 2004-12-27 2004-12-27 반도체 소자의 범프 형성 방법 KR101030238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113071A KR101030238B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113071A KR101030238B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20060074351A KR20060074351A (ko) 2006-07-03
KR101030238B1 true KR101030238B1 (ko) 2011-04-22

Family

ID=37167121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113071A KR101030238B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR101030238B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015326A (ko) * 1998-08-28 2000-03-15 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
KR20000060307A (ko) * 1999-03-13 2000-10-16 권문구 무독성 열가소성 난연 수지 조성물 및 이것을 이용한 전선
KR100545008B1 (ko) 2002-02-07 2006-01-24 닛본 덴끼 가부시끼가이샤 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015326A (ko) * 1998-08-28 2000-03-15 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
KR20000060307A (ko) * 1999-03-13 2000-10-16 권문구 무독성 열가소성 난연 수지 조성물 및 이것을 이용한 전선
KR100545008B1 (ko) 2002-02-07 2006-01-24 닛본 덴끼 가부시끼가이샤 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법

Also Published As

Publication number Publication date
KR20060074351A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US6426281B1 (en) Method to form bump in bumping technology
JP4130158B2 (ja) 半導体装置の製造方法、半導体装置
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
EP0469216A1 (en) Method of forming metal contact pads and terminals on semiconductor chips
US20040032024A1 (en) Low fabrication cost, high performance, high reliability chip scale package
KR20000071360A (ko) 아이씨 칩의 지지기판 본딩 프로세스
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
WO2013192054A1 (en) Semiconductor chip with expansive underbump metallization structures
JP2004349593A (ja) 半導体装置及びその製造方法
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
TWI239608B (en) Semiconductor device and the manufacturing method thereof, and semiconductor wafer
WO2009016495A1 (en) Semiconductor device having a bump electrode and method for its manufacture
KR101030238B1 (ko) 반도체 소자의 범프 형성 방법
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JP2000286283A (ja) 半導体装置の製造方法
TW582105B (en) Wafer surface processing
US20120261812A1 (en) Semiconductor chip with patterned underbump metallization
JPH0945691A (ja) チップ部品用ハンダバンプ及びその製造方法
US6716739B2 (en) Bump manufacturing method
US20090020878A1 (en) Semiconductor packages and methods of fabricating the same
JP3972211B2 (ja) 半導体装置及びその製造方法
KR20090048879A (ko) 반도체 패키지의 재배선 패턴 형성방법
JP2003249498A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9