KR20190036776A - 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법 - Google Patents

범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법 Download PDF

Info

Publication number
KR20190036776A
KR20190036776A KR1020170126083A KR20170126083A KR20190036776A KR 20190036776 A KR20190036776 A KR 20190036776A KR 1020170126083 A KR1020170126083 A KR 1020170126083A KR 20170126083 A KR20170126083 A KR 20170126083A KR 20190036776 A KR20190036776 A KR 20190036776A
Authority
KR
South Korea
Prior art keywords
film
bump
pillar
ubm
height
Prior art date
Application number
KR1020170126083A
Other languages
English (en)
Inventor
노보인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170126083A priority Critical patent/KR20190036776A/ko
Priority to US15/937,586 priority patent/US20190096836A1/en
Publication of KR20190036776A publication Critical patent/KR20190036776A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지의 범프 구조물 형성 방법에 따르면, 반도체 칩의 패드 상에 UBM막을 형성할 수 있다. 상기 UBM막 상에 필라 범프를 형성할 수 있다. 상기 필라 범프의 외측면과 상기 UBM막의 일부를 노출시키는 개구부를 포함하는 포토레지스트 패턴을 상기 UBM막 상에 형성할 수 있다. 상기 포토레지스트 패턴의 상기 개구부 내에 캡핑막을 형성할 수 있다. 따라서, 캡핑막에 반도체 칩 내의 금속 배선에 인가되는 스트레스를 억제시키면서 필라 범프와 패키지 기판 사이의 접합력을 유지시킬 수 있는 높이를 정확하게 부여할 수 있다.

Description

범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법{BUMP STRUCTURE, SEMICONDUCTOR PACKAGE INCLUDING THE BUMP STRUCTURE, AND METHOD OF FORMING THE BUMP STRUCTURE}
본 발명은 범프 구조물, 이를 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법에 관한 것이다. 보다 구체적으로, 본 발명은 플립 칩 패키지에서 반도체 칩과 패키지 기판을 전기적으로 연결시키는 범프 구조물, 이러한 범프 구조물을 포함하는 반도체 패키지, 및 이러한 범프 구조물을 형성하는 방법에 관한 것이다.
플립 칩 패키지에서, 반도체 칩의 패드는 범프를 매개로 패키지 기판에 전기적으로 연결될 수 있다. 플립 칩 패키지의 크기를 줄이기 위해서, 범프들 사이의 간격이 줄어들고 있다. 이로 인하여, 인접한 범프들 사이에 브릿지가 형성될 수 있다.
관련 기술들에 따르면, 브릿지 형성 방지를 위해서, 반도체 칩의 패드 상에 금속 필라를 형성하고, 범프를 금속 필라 상에 형성할 수 있다. 그러나, 금속 필라 상에 형성된 범프를 패키지 기판에 접합하는 공정 중에, 금속 필라가 반도체 칩 내의 금속 배선에 스트레스를 인가할 수 있다.
이를 방지하기 위해서, 필라 범프를 반도체 칩의 패드 상에 형성하고, 캡핑막으로 필라 범프의 외주면을 둘러쌀 수 있다. 이러한 캡핑막이 필라 범프의 높이와 동일한 높이를 가지면, 필라 범프와 패키지 기판 사이의 접합력이 약화될 수 있다. 따라서, 캡핑막은 필라 범프의 높이보다 약간 낮은 높이를 가져서, 패키지 기판을 향하는 필라 범프의 상부 부위가 노출될 수 있다. 그러나, 캡핑막을 형성하는 공정에서, 필라 범프와 패키지 기판 사이의 접합력이 약화되지 않도록 캡핑막의 형성 높이를 제어하는 것이 매우 어려울 수 있다.
본 발명은 필라 범프와 패키지 기판 사이의 접합력을 유지시킬 수 있는 정확한 높이의 캡핑막을 포함하는 반도체 패키지의 범프 구조물을 제공한다.
또한, 본 발명은 상기된 범프 구조물을 포함하는 반도체 패키지도 제공한다.
아울러, 본 발명은 상기된 범프 구조물을 형성하는 방법도 제공한다.
본 발명의 일 견지에 따른 반도체 패키지의 범프 구조물은 언더 범프 메탈(Under Bump Metal : UBM)막, 필라 범프 및 캡핑막을 포함할 수 있다. 상기 UBM막은 반도체 칩의 패드 상에 형성될 수 있다. 상기 필라 범프는 상기 UBM막 상에 형성될 수 있다. 상기 캡핑막은 상기 UBM막 상에 형성되어 상기 필라 범프의 외측면을 둘러쌀 수 있다. 상기 캡핑막은 상기 UBM막으로부터의 상기 필라 범프의 높이의 0.5 내지 0.7배의 높이를 가져서 상기 필라 범프의 상부 부위를 노출시킬 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩 및 범프 구조물을 포함할 수 있다. 상기 반도체 칩은 상기 패키지 기판의 상부에 배치될 수 있다. 상기 캡핑막은 상기 반도체 칩의 패드 상에 형성된 UBM막, 상기 UBM막 상에 형성되어 상기 패키지 기판과 전기적으로 연결된 필라 범프(pillar bump), 및 상기 필라 범프의 외측면을 둘러싸고, 상기 UBM막으로부터의 상기 필라 범프의 높이의 0.5 내지 0.7배의 높이를 가져서 상기 패키지 기판을 향하는 상기 필라 범프의 하부 부위를 노출시키는 캡핑막을 포함할 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지의 범프 구조물 형성 방법에 따르면, 반도체 칩의 패드 상에 UBM막을 형성할 수 있다. 상기 UBM막 상에 필라 범프를 형성할 수 있다. 상기 필라 범프의 외측면과 상기 UBM막의 일부를 노출시키는 개구부를 포함하는 포토레지스트 패턴을 상기 UBM막 상에 형성할 수 있다. 상기 포토레지스트 패턴의 상기 개구부 내에 캡핑막을 형성할 수 있다.
상기된 본 발명에 따르면, 필라 범프의 높이의 0.5 내지 0.7배의 높이를 갖는 캡핑막은 반도체 칩 내의 금속 배선에 인가되는 스트레스를 억제시키면서 필라 범프와 패키지 기판 사이의 접합력을 유지시킬 수 있다. 특히, 캡핑막은 필라 범프 주위에 배치된 포토레지스트 패턴의 개구부 내에 도금 공정을 통해서 형성되므로, 캡핑막에 상기된 범위 내에 속하는 높이를 정확하게 부여할 수 있다.
도 1은 본 발명의 일 실시예에 따른 범프 구조물을 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따라 도 1에 도시된 범프 구조물을 포함하는 반도체 패키지를 나타낸 단면도이다.
도 3은 도 2의 III 부위를 확대해서 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따라 도 1에 도시된 범프 구조물을 포함하는 반도체 패키지를 나타낸 단면도이다.
도 5는 도 4의 V 부위를 확대해서 나타낸 단면도이다.
도 6 내지 도 16은 도 1에 도시된 범프 구조물을 형성하는 방법을 순차적으로 나타낸 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
범프 구조물
도 1은 본 발명의 일 실시예에 따른 범프 구조물을 나타낸 단면도이다.
도 1을 참조하면, 본 실시예의 범프 구조물(200)은 반도체 칩(110)의 패드(112) 상에 배치되어, 반도체 칩(110)과 전기적으로 연결될 수 있다. 패드(112)는 반도체 칩(110)의 상부면에 배치될 수 있다. 범프 구조물은 반도체 칩(110)의 패드(112)와 패키지 기판의 패드를 전기적으로 연결시킬 수 있다. 패시베이션막(120)이 반도체 칩(110)의 상부면에 형성될 수 있다. 패시베이션막(120)은 패드(112)를 노출시키는 개구부를 가질 수 있다. 절연막 패턴(130)이 패시베이션막(120)의 상부면에 형성될 수 있다. 절연막 패턴(130)은 패드(112)를 노출시키는 개구부를 가질 수 있다.
범프 구조물(200)은 언더 범프 메탈(UBM)(210)막, 필라 범프(220) 및 캡핑막(230)을 포함할 수 있다. UBM막(210)은 반도체 칩(110)의 패드(112) 상에 배치될 수 있다. UBM막(210)은 절연막 패턴(130)의 상부면에서 연장될 수 있다.
필라 범프(220)는 UBM막(210)의 상부면에 배치될 수 있다. 따라서, 필라 범프(220)는 UBM막(210)을 매개로 반도체 칩(110)의 패드(112)에 전기적으로 연결될 수 있다. 필라 범프(220)는 패키지 기판의 패드, 또는 다른 반도체 칩의 패드에 전기적으로 연결될 수 있다.
필라 범프(220)는 UBM막(210)의 상부면 가장자리에는 형성되지 않을 수 있다. 따라서, UBM막(210)의 상부면 가장자리는 상부로 노출될 수 있다. 본 실시예에서, 필라 범프(220)는 솔더를 포함할 수 있다. 즉, 필라 범프(220)는 주석 또는 주석 합금을 포함할 수 있다. 주석 합금의 예로는 Sn-Bi, Sn-Ag, Sn-Cu, Sn-Ag, Sn-Ag-Cu 등을 들 수 있다.
본 실시예에서, 필라 범프(220)는 UBM막(210)으로부터 측정된 높이(Hb)를 가질 수 있다. 또한, 필라 범프(220)는 폭(Tb)를 가질 수 있다.
캡핑막(230)은 UBM막(210)의 상부면 가장자리에 형성되어, 필라 범프(220)를 둘러쌀 수 있다. 캡핑막(230)은 필라 범프(220)의 외측면과 맞대어질 수 있다. 즉, 캡핑막(230)은 패드(112)의 연직 상부로부터 벗어난 위치에 배치될 수 있다. 그러므로, 반도체 칩(110)과 패키지 기판을 접합하는 공정 중에, 반도체 칩(110)의 내부에 형성된 금속 배선에 인가되는 스트레스를 줄일 수 있다.
본 실시예에서, 캡핑막(230)의 형상은 필라 범프(220)의 형상에 따라 변경될 수 있다. 예를 들어서, 필라 범프(220)가 원통 형상을 갖는다면, 캡핑막(230)은 원통형 필라 범프(220)를 둘러싸는 링 형상을 가질 수 있다.
캡핑막(230)은 필라 범프(220)를 지지하여 필라 범프(220)들, 특히 높은 높이를 갖는 필라 범프(220)들 간의 쇼트를 방지할 수 있다. 필라 범프(220)를 매개로 반도체 칩(110)과 패키지 기판을 접합하는 공정 중에, 캡핑막(230)이 필라 범프(220)보다 먼저 용융되면, 캡핑막(230)이 필라 범프(220)를 지지할 수 없을 것이다. 따라서, 캡핑막(230)은 필라 범프(220)보다 높은 용융점을 갖는 금속을 포함할 수 있다. 예를 들어서, 캡핑막(230)의 용융점은 대략 500°C 이상일 수 있다. 이러한 금속의 예로는 구리(Cu), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt) 등을 들 수 있다.
또한, 캡핑막(230)은 필라 범프(220)의 외측면으로부터 측정된 두께(Tc)를 가질 수 있다. 본 실시예에서, 캡핑막(230)의 두께(Tc)는 일정할 수 있다. , 캡핑막(230)의 두께는 필라 범프(220)의 폭(Tb)의 0.04 내지 0.5배일 수 있다 캡핑막(230)의 두께(Tc)가 필라 범프(220)의 폭(Tb)의 0.04배보다 얇으면, 캡핑막(230)의 필라 범프(220) 지지력이 약화될 수 있다. 반면에, 필라 범프(220)들 사이의 간격이 제한되어 있으므로, 캡핑막(230)의 두께 상한도 필라 범프(220)의 폭(Tb)의 0.5배 이내로 제한될 수 있다.
한편, 캡핑막(230)이 필라 범프(220)의 높이(Hb)와 실질적으로 동일한 높이를 가지면, 필라 범프(220)의 외측면 전체가 캡핑막(230)에 의해 덮혀지게 되어, 필라 범프(220)의 상부면만이 노출될 수 있다. 이러한 경우, 필라 범프(220)와 패키지 기판의 패드 사이의 접촉 면적이 좁아서, 반도체 칩(110)과 패키지 기판 사이의 접합력이 약화될 수 있다.
따라서, 캡핑막(230)은 필라 범프(220)의 높이(Hb)보다 낮은 높이(Hc)를 가질 수 있다. 이러한 높이(Hc)를 갖는 캡핑막(230)에 필라 범프(220)의 상부면뿐만 아니라 외측면 상부도 노출될 수 있다. 그러므로, 필라 범프(220)와 패키지 기판의 패드 사이에 충분히 넓은 접촉 면적이 확보되어, 반도체 칩(110)과 패키지 기판 사이의 접합력이 강화될 수 있다.
UBM막(210)의 상부면으로부터 측정된 캡핑막(230)의 높이(Hc)는 필라 범프(220)의 높이(Hb)의 0.5 내지 0.7배일 수 있다. 캡핑막(230)의 높이(Hc)가 필라 범프(220)의 높이(Hb)의 0.7배를 초과하면, 캡핑막(230)으로부터의 필라 범프(220)의 노출 면적이 좁아서, 반도체 칩(110)과 패키지 기판의 접합력이 약화될 수 있다. 반면에, 캡핑막(230)의 높이(Hc)가 필라 범프(220)의 높이(Hb)의 0.5배 미만이면, 캡핑막(230)의 지지력이 약화될 수 있다. 특히, 캡핑막(230)의 높이(Hc)는 후술하는 범프 구조물의 형성 방법에 의해서 상기 범위 이내로 정밀하게 제어할 수 있다.
반도체 패키지
도 2는 본 발명의 다른 실시예에 따라 도 1에 도시된 범프 구조물을 포함하는 반도체 패키지를 나타낸 단면도이고, 도 3은 도 2의 III 부위를 확대해서 나타낸 단면도이다.
도 2 및 도 3을 참조하면, 본 실시예에 따른 반도체 패키지는 패키지 기판(140), 반도체 칩(110), 범프 구조물(200), 몰딩 부재(150) 및 외부접속단자(160)들을 포함할 수 있다.
패키지 기판(140)은 절연 기판, 상부 패드(142) 및 하부 패드(144)를 포함할 수 있다. 상부 패드(142)는 절연 기판의 상부면에 배치될 수 있다. 하부 패드(144)는 절연 기판의 하부면에 배치될 수 있다. 상부 패드(142)와 하부 패드(144)는 절연 기판에 내장된 도전 라인을 매개로 전기적으로 연결될 수 있다.
반도체 칩(110)은 패키지 기판(140)의 상부에 배치될 수 있다. 패드(112)는 반도체 칩(110)의 하부면에 배치될 수 있다. 범프 구조물(200)은 반도체 칩(110)의 패드에 형성되어, 패키지 기판(140)의 상부 패드(142)에 전기적으로 접촉할 수 있다. 즉, 도 1에 도시된 반도체 칩(110)과 범프 구조물(200)이 반전되어, 패키지 기판(140)에 접합될 수 있다.
범프 구조물(200)은 도 1에 도시된 범프 구조물(200)과 실질적으로 동일하므로, 범프 구조물(200)에 대한 반복 설명은 생략할 수 있다. 다만, 범프 구조물(200)이 뒤집어진 상태이므로, 패키지 기판(140)의 상부 패드(142)를 향하는 필라 범프(220)의 하부 부위가 캡핑막(230)으로부터 노출될 수 있다.
이와 같이, 필라 범프(220)의 하부면뿐만 아니라 외측면 하부도 노출되어 있으므로, 필라 범프(220)와 상부 패드(142) 사이에 충분한 접촉 면적이 확보될 수 있다. 그러므로, 패키지 기판(140)과 반도체 칩(110) 사이의 접합력이 강화될 수 있다. 특히, 필라 범프(220)는 솔더만을 포함하고 있으므로, 패키지 기판(140)의 상부 패드(142)에 솔더를 형성하지 않아도, 필라 범프(220)를 상부 패드(142)에 접합시킬 수 있다. 즉, 리플로우 공정을 수행할 필요없이, 필라 범프(220)를 상부 패드(142)에 접합시킬 수 있다.
특히, 캡핑막(230)은 패드(112)의 연직 하부로부터 벗어난 필라 범프(220)의 주위에만 배치되어 있을 수 있다. 따라서, 반도체 칩(110)과 패키지 기판(140)을 접합하는 공정 중에, 반도체 칩(110) 내부에 형성된 금속 배선에 인가되는 스트레스를 완화시킬 수 있다.
몰딩 부재(150)는 패키지 기판(140)의 상부면에 형성되어, 반도체 칩(110)을 덮을 수 있다. 몰딩 부재(150)는 외부 환경으로부터 반도체 칩(110)을 보호할 수 있다. 몰딩 부재(150)는 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
외부접속단자(160)들은 패키지 기판(140)의 하부 패드(144)들에 실장될 수 있다. 외부접속단자(160)들은 솔더 볼을 포함할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따라 도 1에 도시된 범프 구조물을 포함하는 반도체 패키지를 나타낸 단면도이고, 도 5는 도 4의 V 부위를 확대해서 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지는 접속 기둥, 제 2 반도체 칩 및 제 2 범프 구조물을 더 포함한다는 점을 제외하고는 도 2에 도시된 반도체 패키지의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 4 및 도 5를 참조하면, 본 실시예의 반도체 패키지는 적어도 2개의 반도체 칩들이 적층된 구조를 갖는 멀티-칩 패키지일 수 있다.
따라서, 접속 기둥(114)이 반도체 칩(110)의 내부에 수직 방향을 따라 배치될 수 있다. 접속 기둥(114)의 하단은 반도체 칩(110)의 패드(112)에 전기적으로 접촉될 수 있다. 접속 기둥(114)의 상단은 반도체 칩(110)의 상부면을 통해 노출될 수 있다.
제 2 반도체 칩(170)은 반도체 칩(110)의 상부에 배치될 수 있다. 제 2 패드(172)는 제 2 반도체 칩(170)의 하부면에 배치될 수 있다.
제 2 범프 구조물(250)은 제 2 반도체 칩(170)의 제 2 패드(172)와 접속 기둥(114)의 상단을 전기적으로 연결시킬 수 있다. 제 2 범프 구조물(250)은 제 2 UBM막(260), 제 2 필라 범프(270) 및 제 2 캡핑막(280)을 포함할 수 있다. 제 2 필라 범프(270)가 접속 기둥(114)의 상단과 접촉할 수 있다. 제 2 범프 구조물(250)의 제 2 UBM막(260), 제 2 필라 범프(270) 및 제 2 캡핑막(280)은 도 2에 도시된 범프 구조물(200)의 UBM막(210), 필라 범프(220) 및 캡핑막(230) 각각과 실질적으로 동일한 형상 및 기능을 가질 수 있다. 따라서, 제 2 범프 구조물(250)에 대한 반복 설명은 생략할 수 있다.
몰딩 부재(150)는 패키지 기판(140)의 상부면에 형성되어, 반도체 칩(110) 및 제 2 반도체 칩(170)을 덮을 수 있다.
한편, 본 실시예의 반도체 패키지가 적층된 2개의 반도체 칩들을 포함하는 것으로 예시하였다. 그러나, 반도체 패키지는 3개 이상의 적층된 반도체 칩들이 도 1에 도시된 범프 구조물(200)을 매개로 전기적으로 연결된 구조를 가질 수도 있다.
도 6 내지 도 16은 도 1에 도시된 범프 구조물을 형성하는 방법을 순차적으로 나타낸 단면도들이다.
도 6을 참조하면, 패드(112)는 반도체 칩(110)의 상부면에 배치될 수 있다. 패시베이션막(120)을 패드(112)가 노출되도록 반도체 칩(110)의 상부면에 형성할 수 있다. 절연막 패턴(130)을 패드(112)가 노출되도록 패시베이션막(120)의 상부면에 형성할 수 있다. UBM막(210)을 절연막 패턴(130)과 패드(112) 상에 형성할 수 있다.
도 7을 참조하면, 제 1 포토레지스트 필름(300)을 UBM막(210)의 상부면에 형성할 수 있다. 제 1 포토레지스트 필름(300)의 높이에 의해서 필라 범프(220)의 높이가 결정될 수 있다.
도 8을 참조하면, 제 1 포토 마스크(M1)를 패드(112)의 상부에 배치할 수 있다. 제 1 포토 마스크(M1)를 이용해서 제 1 포토레지스트 필름(300)에 대해서 노광 공정을 수행할 수 있다. 제 1 포토 마스크(M1)가 패드(112)의 상부에 배치되어 있으므로, 광은 패드(112)의 상부에 위치한 제 1 포토레지스트 필름(300)의 부분으로는 조사되지 않을 수 있다.
도 9를 참조하면, 제 1 포토 마스크(M1)를 제거한 다음, 노광된 제 1 포토레지스트 필름(300)에 대해서 현상 공정을 수행하여, 제 1 포토레지스트 패턴(302)을 형성할 수 있다. 현상 공정에 의해서, 광이 조사되지 않은 패드(112)의 상부에 위치한 제 1 포토레지스트 필름(300) 부분만이 제거될 수 있다. 따라서, 제 1 포토레지스트 패턴(302)은 패드(112)의 상부에 위치한 UBM막(210) 부분을 노출시키는 제 1 개구부(304)를 가질 수 있다. 제 1 개구부(304)의 폭에 의해서 필라 범프(220)의 폭이 결정될 수 있다.
도 10을 참조하면, 필라 범프(220)를 제 1 포토레지스트 패턴(302)의 제 1 개구부(304) 내에 형성할 수 있다. 필라 범프(220)는 제 1 개구부(304)를 통해 노출된 UBM막(210)에 대한 전해 도금 공정을 통해 형성될 수 있다.
필라 범프(220)는 UBM막(210)의 상부면으로부터 측정된 높이(Hb) 및 폭(Tb)를 가질 수 있다. 필라 범프(220)는 주석 또는 주석 합금을 포함할 수 있다. 주석 합금의 예로는 Sn-Bi, Sn-Ag, Sn-Cu, Sn-Ag, Sn-Ag-Cu 등을 들 수 있다.
도 11을 참조하면, 제 1 포토레지스트 패턴(302)을 애싱 및/또는 스트립 공정을 통해 제거할 수 있다.
도 12를 참조하면, 제 2 포토레지스트 필름(310)을 UBM막(210)의 상부면에 형성할 수 있다. 제 2 포토레지스트 필름(310)은 필라 범프(220)의 상부면에는 형성되지 않을 수 있다. 따라서, 제 2 포토레지스트 필름(310)은 필라 범프(220)의 외측면을 둘러싸는 형상을 가질 수 있다. 제 2 포토레지스트 필름(310)은 필라 범프(220)의 외측면과 맞대어질 수 있다.
본 실시예에서, 제 2 포토레지스트 필름(310)은 필라 범프(220)의 상부면보다 낮은 상부면을 가질 수 있다. 즉, UBM막(210)의 상부면으로부터 측정한 제 2 포토레지스트 필름(310)의 높이는 필라 범프(220)의 높이(Hb)보다 낮을 수 있다. 그러므로, 필라 범프(220)의 외측면 상부는 제 2 포토레지스트 필름(310)으로부터 노출될 수 있다. 제 2 포토레지스트 필름(310)의 높이에 의해서 캡핑막(230)의 높이가 결정될 수 있다. 제 2 포토레지스트 필름(310)의 높이는 필라 범프(220)의 높이(Hb)의 0.5 내지 0.7배일 수 있다.
다른 실시예로서, 제 2 포토레지?? 필름(310)은 필라 범프(220)의 상부면과 실질적으로 동일한 평면 상에 위치하는 상부면을 가질 수 있다. 즉, UBM막(210)의 상부면으로부터 측정한 제 2 포토레지스트 필름(310)의 높이는 필라 범프(220)의 높이(Hb)와 실질적으로 동일할 수도 있다. 이러한 경우, 필라 범프(220)의 외측면 상부는 제 2 포토레지스트 필름(310)에 의해 덮일 수 있다.
도 13을 참조하면, 제 2 포토 마스크(M2)를 제 2 포토레지스트 필름(310)의 상부에 배치할 수 있다. 제 2 포토 마스크(M2)는 필라 범프(220)의 외측면과 맞대어진 제 2 포토레지스트 필름(310) 부분을 차폐하는 형상을 가질 수 있다. 예를 들어서, 필라 범프(220)가 원형의 단면 형상을 갖는다면, 제 2 포토 마스크(M2)는 필라 범프(220)의 직경보다 약간 긴 직경을 갖는 대략 링 형상을 가질 수 있다.
제 2 포토 마스크(M2)를 이용해서 제 2 포토레지스트 필름(310)에 대해서 노광 공정을 수행할 수 있다. 제 2 포토 마스크(M2)가 필라 범프(220)의 외측면과 맞대어진 제 2 포토레지스 필름(310) 부분의 상부에 배치되어 있으므로, 광은 필라 범프(220)의 외측면과 맞대어진 제 2 포토레지스트 필름(310)의 부분으로는 조사되지 않을 수 있다.
도 14를 참조하면, 제 2 포토 마스크(M2)를 제거한 다음, 노광된 제 2 포토레지스트 필름(310)에 대해서 현상 공정을 수행하여, 제 2 포토레지스트 패턴(312)을 형성할 수 있다. 현상 공정에 의해서, 광이 조사되지 않은 필라 범프(220)의 외측면과 맞대어진 제 2 포토레지스트 필름(310) 부분만이 제거될 수 있다. 따라서, 제 2 포토레지스트 패턴(312)은 필라 범프(220)의 외측면, 및 필라 범프(220)의 외측면 하단과 연결된 UBM막(210) 부분을 노출시키는 제 2 개구부(314)를 가질 수 있다. 필라 범프(220)의 외측면으로부터 측정된 제 2 개구부(314)의 두께에 의해서 캡핑막(230)의 두께가 결정될 수 있다. 제 2 개구부(314)의 두께는 필라 범프(220)의 폭(Tb)의 0.04 내지 0.5배일 수 있다. 또한, 제 2 포토레지스트 필름(310)의 높이가 필라 범프(220)의 높이(Hb)의 0.5 내지 0.7배이므로, 제 2 개구부(314)의 높이도 필라 범프(220)의 높이(Hb)의 0.5 내지 0.7배일 수 있다.
다른 실시예로서, 제 2 포토레지스트 필름(310)의 높이가 필라 범프(220)의 높이와 동일한 경우, 제 2 개구부(314)의 높이는 필라 범프(220)의 높이와 실질적으로 동일할 수 있다.
본 실시예에서, 제 2 개구부(314)의 두께는 일정할 수 있다. 다른 실시예로서, 제 2 개구부(314)의 두께는 하부로부터 위로 가면서 점진적으로 늘어날 수도 있다. 또한, 제 2 개구부(314)는 적어도 2개의 두께들을 갖는 단차진 형상을 가질 수도 있다.
도 15를 참조하면, 캡핑막(230)을 제 2 포토레지스트 패턴(310)의 제 2 개구부(314) 내에 형성할 수 있다. 캡핑막(230)은 제 2 개구부(314)의 내부를 완전히 채워서, 제 2 개구부(314)의 형상과 실질적으로 동일한 형상을 가질 수 있다. 제 2 개구부(314)의 높이가 필라 범프(220)의 높이보다 낮으므로, 캡핑막(230)의 높이도 필라 범프(220)의 높이보다 낮을 수 있다. 따라서, 필라 범프(220)의 외측면 상부 부위는 캡핑막(230)으로부터 노출될 수 있다.
본 실시예에서, 캡핑막(230)은 제 2 개구부(314)를 통해 노출된 UBM막(210)에 대한 전해 도금 공정을 통해서 형성할 수 있다. 캡핑막(230)이 수직 방향을 따라 제 2 개구부(314)의 높이까지만 형성되도록 전해 도금 공정 조건을 제어하여, 캡핑막(230)에 제 2 개구부(314)의 높이 및 두께와 실질적으로 동일한 높이(Hc) 및 두께(Tc)를 부여할 수 있다. 따라서, 캡핑막(230)의 높이(Hc)는 필라 범프(220)의 높이(Hb)의 0.5 내지 0.7배일 수 있다. 또한, 캡핑막(230)의 두께(Tc)도 필라 범프(220)의 폭(Tb)의 0.04 내지 0.5배일 수 있다.
캡핑막(230)은 필라 범프(220)보다 높은 용융점을 갖는 금속을 포함할 수 있다. 예를 들어서, 캡핑막(230)의 용융점은 대략 500°C 이상일 수 있다. 이러한 금속의 예로는 구리(Cu), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt) 등을 들 수 있다.
도 16을 참조하면, 제 2 포토레지스트 패턴(312)을 애싱 및/또는 스트립 공정을 통해 제거할 수 있다.
캡핑막(230)의 외측면으로부터 수평 방향을 따라 돌출된 UBM막(210) 부분을 식각 공정을 통해 제거하면, 도 1에 도시된 범프 구조물(200)이 완성될 수 있다. 이러한 범프 구조물(200)은 리플로우 공정을 수행할 필요없이 패키지 기판에 접합될 수 있다.
상기된 본 실시예들에 따르면, 필라 범프의 높이의 0.5 내지 0.7배의 높이를 갖는 캡핑막은 반도체 칩 내의 금속 배선에 인가되는 스트레스를 억제시키면서 필라 범프와 패키지 기판 사이의 접합력을 유지시킬 수 있다. 특히, 캡핑막은 필라 범프 주위에 배치된 포토레지스트 패턴의 개구부 내에 도금 공정을 통해서 형성되므로, 캡핑막에 상기된 범위 내에 속하는 높이를 정확하게 부여할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 반도체 칩 112 ; 패드
114 ; 접속 기둥 120 ; 패시베이션막
130 ; 절연막 패턴 140 ; 패키지 기판
142 ; 상부 패드 144 ; 하부 패드
150 ; 몰딩 부재 160 ; 외부접속단자
170 ; 제 2 반도체 칩 172 ; 제 2 패드
200 ; 범프 구조물 210 ; UBM막
220 ; 필라 범프 230 ; 캡핑막
250 ; 제 2 범프 구조물 260 ; 제 2 UBM막
270 ; 제 2 필라 범프 280 ; 제 2 캡핑막
300 ; 제 1 포토레지스트 필름 302 ; 제 1 포토레지스트 패턴
304 ; 제 1 개구부 310 ; 제 2 포토레지스트 필름
312 ; 제 2 포토레지스트 패턴 314 ; 제 2 개구부
Hb ; 필라 범프의 높이 Hc ; 캡핑막의 높이
Tb ; 필라 범프의 폭 Tc ; 캡핑막의 두께

Claims (10)

  1. 반도체 칩의 패드 상에 형성된 언더 범프 메탈(Under Bump Metal : UBM)막;
    상기 UBM막 상에 형성된 필라 범프(pillar bump); 및
    상기 UBM막 상에 형성되어 상기 필라 범프의 외측면을 둘러싸고, 상기 UBM막으로부터의 상기 필라 범프의 높이의 0.5 내지 0.7배의 높이를 가져서 상기 필라 범프의 상부 부위를 노출시키는 캡핑막을 포함하는 반도체 패키지의 범프 구조물.
  2. 제 1 항에 있어서, 상기 필라 범프의 외측면으로부터의 상기 캡핑막의 두께는 상기 필라 범프의 폭의 0.04 내지 0.5배인 반도체 패키지의 범프 구조물.
  3. 반도체 칩의 패드 상에 UBM막을 형성하고;
    상기 UBM막 상에 필라 범프를 형성하고;
    상기 필라 범프의 외측면과 상기 UBM막의 일부를 노출시키는 개구부를 포함하는 포토레지스트 패턴을 상기 UBM막 상에 형성하고; 그리고
    상기 포토레지스트 패턴의 상기 개구부 내에 캡핑막을 형성하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.
  4. 제 3 항에 있어서, 상기 포토레지스트 패턴을 상기 UBM막 상에 형성하는 것은
    상기 UBM막 상에 포토레지스트 필름을 형성하고; 그리고
    상기 포토레지스트 필름을 노광하여, 상기 개구부를 형성하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.
  5. 제 4 항에 있어서, 상기 UBM막 상에 상기 포토레지스트 필름을 형성하는 것은 상기 포토레지스트 필름의 높이를 상기 필라 범프의 높이보다 낮게 형성하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.
  6. 제 5 항에 있어서, 상기 포토레지스트 필름의 높이는 상기 UBM막으로부터의 상기 필라 범프의 높이의 0.5 내지 0.7배인 반도체 패키지의 범프 구조물 형성 방법.
  7. 제 4 항에 있어서, 상기 개구부는 상기 필라 범프의 폭의 0.04 내지 0.5배의 두께로 형성하는 반도체 패키지의 범프 구조물 형성 방법.
  8. 제 3 항에 있어서, 상기 캡핑막을 형성하는 것은 상기 UBM막에 대한 도금 공정을 수행하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.
  9. 제 3 항에 있어서, 상기 필라 범프를 형성하는 것은
    상기 UBM막 상에 포토레지스트 필름을 형성하고;
    상기 포토레지스트 필름을 노광하여, 상기 패드의 상부에 위치한 상기 UBM막 부위를 노출시키는 개구부를 갖는 포토레지스트 패턴을 형성하고; 그리고
    상기 포토레지스트 패턴의 상기 개구부 내에 상기 필라 범프를 형성하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.
  10. 제 9 항에 있어서, 상기 개구부 내에 상기 필라 범프를 형성하는 것은 상기 UBM막에 대해서 도금 공정을 수행하는 것을 포함하는 반도체 패키지의 범프 구조물 형성 방법.

KR1020170126083A 2017-09-28 2017-09-28 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법 KR20190036776A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170126083A KR20190036776A (ko) 2017-09-28 2017-09-28 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법
US15/937,586 US20190096836A1 (en) 2017-09-28 2018-03-27 Bump structure, semiconductor package including the bump structure, and method of forming the bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170126083A KR20190036776A (ko) 2017-09-28 2017-09-28 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법

Publications (1)

Publication Number Publication Date
KR20190036776A true KR20190036776A (ko) 2019-04-05

Family

ID=65806733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126083A KR20190036776A (ko) 2017-09-28 2017-09-28 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법

Country Status (2)

Country Link
US (1) US20190096836A1 (ko)
KR (1) KR20190036776A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same

Also Published As

Publication number Publication date
US20190096836A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
US8093721B2 (en) Flip chip semiconductor package and fabrication method thereof
US9159678B2 (en) Semiconductor device and manufacturing method thereof
JP2017022408A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US11894330B2 (en) Methods of manufacturing a semiconductor device including a joint adjacent to a post
CN109390306A (zh) 电子封装件
TWI413210B (zh) 電子裝置封裝及製造方法
TW201624579A (zh) 半導體結構及其製法
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
JP2007048931A (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2003258009A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201721826A (zh) 半導體裝置及其製造方法
TWI500129B (zh) 半導體覆晶接合結構及方法
KR20130116643A (ko) 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법
KR20190036776A (ko) 범프 구조물, 범프 구조물을 포함하는 반도체 패키지, 및 범프 구조물의 형성 방법
CN111199924A (zh) 半导体封装结构及其制作方法
US9929115B2 (en) Device with optimized thermal characteristics
KR101742806B1 (ko) 보호 코팅막을 형성하는 반도체 제조방법 및 구조
US20220210911A1 (en) Stress relief for flip-chip packaged devices
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US9735132B1 (en) Semiconductor package
US20200211990A1 (en) Packaged semiconductor device with electroplated pillars
KR20170021712A (ko) 반도체 디바이스 및 그 제조 방법
KR100502471B1 (ko) 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법