KR100502471B1 - 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 - Google Patents
크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 Download PDFInfo
- Publication number
- KR100502471B1 KR100502471B1 KR10-1998-0043307A KR19980043307A KR100502471B1 KR 100502471 B1 KR100502471 B1 KR 100502471B1 KR 19980043307 A KR19980043307 A KR 19980043307A KR 100502471 B1 KR100502471 B1 KR 100502471B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- base layer
- metal base
- chromium
- layer
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 63
- 239000002184 metal Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000011651 chromium Substances 0.000 title claims abstract description 38
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910052804 chromium Inorganic materials 0.000 title claims abstract description 35
- 230000004888 barrier function Effects 0.000 title abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 73
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 플립 칩(Flip chip) 방식의 반도체 소자의 접속단자인 범프를 형성하는 방법에 관한 것으로, 더욱 구체적으로는 크롬(Chromium)계 금속기저층(Under Barrier Metal)을 포함하는 솔더 범프(Solder bump)를 형성하는 과정에서 솔더가 손상되는 것을 방지할 수 있는 솔더 범프를 형성하는 방법에 관한 것이며, 이를 위하여 금속기저층 위에 전기도금된 솔더(Solder) 위로 솔더를 포함하는 일정부분을 둘러싸는 감광막을 형성한 후 감광막을 마스크로 하여 크롬계 금속기저층을 식각하여 제거하는 방법을 특징으로 하는 솔더 범프 형성 방법을 개시하며, 이러한 방법을 통하여 솔더가 크롬 식각성분에 의해 용해되는 것을 방지할 수 있으며, 솔더의 바로 밑에서 금속기저층이 언더컷을 이루는 것을 방지할 수 있고, 나아가 솔더와 금속기저층의 결합력을 증대함으로써 솔더 범프의 신뢰도를 향상시킬 수 있다.
Description
본 발명은 플립 칩(Flip chip) 방식의 반도체 소자의 접속단자인 범프를 형성하는 방법에 관한 것이며, 더욱 구체적으로는 크롬계 금속기저층(Cr UBM ; Chromium Under Barrier Metal)을 포함하는 솔더 범프(Solder bump)를 형성하는 과정에서 솔더가 손상되는 것을 방지할 수 있는 솔더 범프를 형성하는 방법에 관한 것이다.
플립 칩 방식은 반도체 칩의 전극패드와 리드프레임의 내부리드를 금선 와이어를 통해 전기적으로 연결시키는 와이어 본딩 방식과는 달리, 반도체 칩 위에 형성된 범프가 반도체 칩과 인쇄회로기판의 접속단자와 같은 금속패턴을 연결시키는 방식이다.
범프를 반도체 칩의 전극패드 위에 형성하는 방법은 여러 가지가 있으며, 그 중에서 납(Pb)과 주석(Sn)을 주성분으로 하는 솔더(Solder)를 알루미늄(Al)과 같은 금속성의 전극패드 위로 전기도금한 후 이를 리플로우(Reflow) 하여 솔더 범프를 형성하는 방법이 일반적이다.
솔더를 리플로우하는 과정에서, 전극패드와 솔더 사이에 발생되는 확산을 방지하기 위하여 소위 금속기저층(UBM ; Under Barrier Metal)이라 불리는 중간물질이 개재될 수 있다.
금속기저층은 솔더를 리플로우하는 과정에서 전극패드와 솔더 사이의 확산을 방지할 수 있는 크롬(Chromium) 또는 티타늄(Titanium) 등과 같은 금속으로 형성되는 1차 박막과 솔더와의 접착력(Solderbility)을 향상하기 위하여 구리(Copper)의 2차 박막을 포함하는 것이 일반적이다. 또한, 1차 박막과 2차 박막 사이에 크롬/구리(Cr/Cu)층 또는 티타늄/구리(Ti/Cu)층이 포함될 수 있다.
이와 같은 구성에서, 특히 1차 박막의 재질에 따라 크롬으로 구성되는 금속기저층을 크롬계 금속기저층이라 하며, 티타늄으로 구성되는 금속기저층을 티타늄계 금속기저층이라 하여 구분한다.
도 1은 종래의 솔더 범프 형성 방법을 도시한 순서도이며, 도 2는 도 1에 따라 형성된 솔더 범프의 일 예를 도시한 단면도이다. 도 1 및 도 2를 참고로 하여 종래의 방법을 설명하면 다음과 같다.
종래의 방법에 따른 솔더 범프(80)는 전극패드(62)가 개방된 보호층(64 ; Passivation layer)을 갖는 웨이퍼(60)를 제공하는 단계(10)와, 웨이퍼 위로 크롬층(72 ; Cr layer)과 구리층(74 ; Cu layer)으로 구성되는 금속기저층(70 ; UBM)을 형성하는 단계(20)와, 금속기저층(70) 위로 전극패드(62)에 대응하여 솔더를 전기도금하는 단계(30)와, 솔더를 마스크로 이용하여 금속기저층(70)을 제거하는 단계(40) 및 솔더를 리플로우하여 솔더 범프(80)를 형성하는 단계(50)를 포함하는 방법에 의해 형성된다.
이때, 솔더를 마스크로 하여 금속기저층을 제거하는 과정은 습식 식각을 통하여 이루어지며, 습식식각은 솔더 등이 형성된 웨이퍼가 식각용액이 담긴 화학조(Chemical bath)에 담겨져 수행된다. 식각용액은 금속기저층을 식각할 수 있는 성분을 포함하고 있으며, 이때 크롬을 포함하는 크롬계 금속기저층을 식각하는 경우에 크롬을 식각하기 위한 식각성분을 포함하는 식각용액이 사용된다.
이와 같은 경우, 크롬을 식각하기 위한 식각성분은 크롬을 식각함과 동시에 솔더를 용해시킬 수 있으며, 결과적으로 솔더가 일부 손상되어 솔더와 금속기저층 사이에 틈새(Cleavage)가 형성될 수 있고, 이러한 틈새는 솔더와 금속기저층 사이의 결합력을 약화시켜 솔더 범프의 신뢰도를 저하시킬 수 있다.
또한, 습식식각의 특성인 등방성(Isotropic)에 따라 솔더의 하부에 남겨지는 금속기저층에 언더컷(A)이 형성될 수 있다. 이와 같은 언더컷은 반도체 소자가 솔더 범프를 통해 기판(PCB) 등에 실장되는 과정에서 집중응력을 받게 되어 솔더 범프의 파손 등을 가져올 수 있다.
본 발명의 목적은 크롬계 금속기저층(UBM)을 식각하는 과정에서 솔더가 용해되는 것을 방지할 수 있는 솔더 범프 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 솔더의 하부에서 금속기저층에 형성되는 언더컷을 방지하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은 전극패드가 개방된 보호층을 갖는 웨이퍼를 제공하는 단계와; 웨이퍼 위로 크롬계 금속기저층(UBM)을 형성하는 단계와; 금속기저층 위로 전극패드에 대응하여 솔더(Solder)를 전기도금하는 단계와; 솔더에 대응되는 부분을 제외한 금속기저층을 제거하는 단계; 및 솔더를 리플로우(Reflow)하여 솔더 범프를 형성하는 단계;를 포함하는 솔더 범프 형성 방법에 있어서, 금속기저층을 제거하는 단계는 솔더 위로 감광막을 형성하는 단계와; 감광막을 마스크로 이용하여 솔더에 대응되는 부분을 제외한 금속기저층을 제거하는 단계; 및 감광막을 제거하는 단계;를 통하여 수행되는 것을 특징으로 하는 크롬계 금속기저층을 포함하는 솔더 범프 형성 방법을 제공한다.
이에 더하여, 본 발명은 감광막이 솔더와 솔더를 중심으로 둘러싸는 금속기저층의 일부분 위로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.
도 3은 본 발명의 일 실시예에 따른 솔더 범프 형성 방법을 도시한 순서도이다. 도 3을 참고로 하여 본 발명에 따른 솔더 범프 형성 방법을 살펴보면 다음과 같다.
본 발명에 따른 솔더 범프 형성 방법은 전극패드가 개방된 보호층을 갖는 웨이퍼를 제공하는 단계(110)와, 웨이퍼 위로 크롬계 금속기저층을 형성하는 단계(120)와, 크롬계 금속기저층 위로 전극패드에 대응하여 솔더를 전기도금하는 단계(130)와, 크롬계 금속기저층을 제거하는 단계(140) 및 솔더를 리플로우하여 솔더 범프를 형성하는 단계(150)를 포함한다. 또한 크롬계 금속기저층을 제거하는 단계(140)는 다시 솔더 위로 감광막을 형성하는 단계(142)와, 감광막을 마스크로 이용하여 크롬계 금속기저층을 일부분 제거하는 단계(144) 및 감광막을 제거하는 단계(146)로 구성되는 것을 특징으로 한다.
이러한 방법을 통해 크롬계 금속기저층을 포함하는 솔더 범프가 형성되는 과정이 각 공정단계별로 단면도로 도 4a 내지 도 4g에 도시되어 있다. 도 4a 내지 도 4g는 편의상 한 개의 솔더 범프를 기준으로 하여 도시되어 있으며, 이를 구체적으로 설명하면 다음과 같다.
먼저, 알루미늄과 같은 금속물질로 형성된 전극패드(162)가 개방된 보호층(164)을 갖는 웨이퍼(160)가 제공된다(도 4a). 전극패드(162)를 포함하는 웨이퍼(160) 위로 크롬층(172)과 구리층(174)으로 구성되는 금속기저층(170)이 스퍼터링(Sputtering)과 같은 공정을 통하여 형성된 후(도 4b), 금속기저층(170) 위로 각 전극패드(162)에 대응하여 솔더(182)가 전기도금된다(도 4c).
본 발명의 특징에 따라 솔더(182) 위로 솔더(182)와 솔더를 중심으로 둘러싸는 금속기저층(170)의 일부분을 덮는 감광막(190)을 형성한다(도 4d). 감광막(190)은 일반적인 포토레지스트(Photo-resist)와 같은 물질이 사용될 수 있으며, 전기도금된 솔더(182)에 비하여 충분히 높게 형성되고 솔더(182)의 주위로 충분히 두껍게 형성되도록 한다.
솔더 위로 형성된 감광막을 마스크로 이용하여 금속기저층을 제거하며(도 4e), 이때 솔더를 둘러싼 감광막이 솔더를 보호하여 식각용액에 의해 용해되지 않도록 하며, 또한 감광막의 하부에서 언더컷(A')이 형성될 경우에 솔더를 둘러싼 감광막이 금속기저층의 일부를 두껍게 덮고 있기 때문에 언더컷(A')이 형성되어도 솔더의 바로 밑까지 형성되지 않도록 할 수 있다.
이후, 감광막(190)을 제거한 후(도 4f), 솔더를 리플로우하여 금속기저층(170) 위로 솔더 범프(180)를 형성한다(도 4g). 이와 같은 구조의 솔더 범프를 다시 설명하면, 전극패드(162) 위로 크롬층(172)과 구리층(174)으로 구성되는 금속기저층(170)이 형성되고, 그 위로 솔더 범프(180)가 형성된 구조를 갖는다.
따라서, 이와 같은 방법을 통하여 솔더 범프를 형성하는 경우, 종래 크롬 식각성분에 의해 솔더가 용해되거나 또는 솔더의 바로 밑으로 금속기저층이 언더컷 되는 등의 불리함을 방지할 수 있으며, 결과적으로 솔더 범프의 신뢰성을 향상할 수 있다.
본 발명에 따른 크롬계 금속기저층을 포함하는 솔더 범프 형성 방법은 솔더 위로 감광막을 형성한 후 감광막을 마스크로 하여 금속기저층을 일부분 제거하는 방법을 특징으로 하며, 이러한 방법에 따라 크롬을 식각하기 위한 식각용액에 의해 전기도금된 솔더가 용해되거나 솔더의 바로 밑에서 금속기저층이 언더컷 되는 것을 방지할 수 있으며, 이에 따라 솔더와 금속기저층 사이에 솔더가 용해됨으로 인한 틈새가 형성되는 것을 방지할 수 있다. 나아가, 크롬계 금속기저층을 포함하는 솔더 범프의 결합력을 증대시켜 신뢰도를 향상할 수 있다.
도 1은 종래의 솔더 범프 형성 방법을 도시한 순서도,
도 2는 도 1에 따라 형성된 솔더 범프를 도시한 단면도,
도 3은 본 발명의 일 실시예에 따른 솔더 범프 형성 방법을 도시한 순서도,
도 4a 내지 도 4g는 도 3에 따라 형성되는 솔더 범프를 각 단계별로 도시한 공정단면도이다.
<도면의 주요 부분에 대한 설명>
60, 160 : 웨이퍼 62, 162 : 전극패드
64, 164 : 보호층 70, 170 : 금속기저층(UBM)
72, 172 : 크롬층(Cr layer) 74, 174 : 구리층(Cu layer)
80, 180 : 솔더 범프(Solder bump) 182 : 솔더(Solder)
190 : 감광막
Claims (4)
- (a) 전극패드가 개방된 보호층을 갖는 웨이퍼를 제공하는 단계;(b) 상기 웨이퍼 위로 크롬계 금속기저층(UBM)을 형성하는 단계;(c) 상기 금속기저층 위로 상기 전극패드에 대응하여 솔더(Solder)를 전기도금하는 단계;(d) 상기 솔더에 대응되는 부분을 제외한 금속기저층을 제거하는 단계; 및(e) 상기 솔더를 리플로우(Reflow)하여 솔더 범프를 형성하는 단계;를 포함하는 솔더 범프 형성 방법에 있어서,상기 (d) 단계는(d-1) 상기 솔더 위로 감광막을 형성하는 단계;(d-2) 상기 감광막을 마스크로 이용하여 상기 솔더에 대응되는 부분을 제외한 금속기저층을 제거하는 단계; 및(d-3) 상기 감광막을 제거하는 단계;를 통하여 수행되는 것을 특징으로 하는 크롬계 금속기저층을 포함하는 솔더 범프 형성 방법.
- 제 1 항에 있어서, 상기 (d-1) 단계에서 상기 감광막은 상기 솔더와 솔더를 중심으로 둘러싸는 금속기저층의 일부분 위로 형성되는 것을 특징으로 하는 솔더 범프 형성 방법.
- 제 2 항에 있어서, 상기 (d-2) 단계에서 상기 금속기저층은 습식 식각을 통하여 식각되어 상기 감광막의 하부에서 언더컷(Undercut)이 형성되며, 상기 언더컷은 상기 금속기저층의 일부분 범위 내에서 형성되는 것을 특징으로 하는 솔더 범프 형성 방법.
- 제 1 항에 있어서, 상기 크롬계 금속기저층은 상기 전극패드 위로 형성되는 크롬층(Cr layer)과 상기 크롬층 위로 형성되는 구리층(Cu layer)을 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0043307A KR100502471B1 (ko) | 1998-10-16 | 1998-10-16 | 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0043307A KR100502471B1 (ko) | 1998-10-16 | 1998-10-16 | 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000025974A KR20000025974A (ko) | 2000-05-06 |
| KR100502471B1 true KR100502471B1 (ko) | 2005-09-26 |
Family
ID=19554240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0043307A KR100502471B1 (ko) | 1998-10-16 | 1998-10-16 | 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100502471B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7748116B2 (en) * | 2007-04-05 | 2010-07-06 | John Trezza | Mobile binding in an electronic connection |
| KR100871067B1 (ko) * | 2007-07-13 | 2008-11-27 | 성균관대학교산학협력단 | 구리 포스트 형성을 통한 고강도 솔더범프 제조방법 |
-
1998
- 1998-10-16 KR KR10-1998-0043307A patent/KR100502471B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000025974A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US6979592B2 (en) | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress | |
| US7816787B2 (en) | Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes | |
| US20080054461A1 (en) | Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device | |
| JP2008172232A (ja) | パッケージのバンプ下冶金（ｕｂｍ）構造及びそれを製造する方法 | |
| US20060164110A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100818902B1 (ko) | 상호 접속 구조체 제조 방법 및 장치 | |
| US20100117231A1 (en) | Reliable wafer-level chip-scale solder bump structure | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| KR100502471B1 (ko) | 크롬계 금속기저층(ubm)을 포함하는 솔더 범프 형성 방법 | |
| EP1925028B1 (en) | Protective barrier layer for semiconductor device electrodes | |
| US6956293B2 (en) | Semiconductor device | |
| US20020086512A1 (en) | Method of forming solder bumps | |
| KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
| US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
| US6821876B2 (en) | Fabrication method of strengthening flip-chip solder bumps | |
| US7015130B2 (en) | Method for making UBM pads and bumps on wafer | |
| KR20020060307A (ko) | 솔더 범프의 형성 방법 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| US20050275097A1 (en) | Method of forming a solder bump and the structure thereof | |
| KR100640576B1 (ko) | 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 | |
| US6802250B2 (en) | Stencil design for solder paste printing | |
| KR100597994B1 (ko) | 반도체 패키지의 솔더 범프 및 그 제조 방법 | |
| KR20060074090A (ko) | 플립 칩 패키지의 범프 형성방법 | |
| KR20000001009A (ko) | 범프가 형성된 반도체 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |