CN104332419A - 倒装形式的芯片封装方法 - Google Patents

倒装形式的芯片封装方法 Download PDF

Info

Publication number
CN104332419A
CN104332419A CN201410433425.1A CN201410433425A CN104332419A CN 104332419 A CN104332419 A CN 104332419A CN 201410433425 A CN201410433425 A CN 201410433425A CN 104332419 A CN104332419 A CN 104332419A
Authority
CN
China
Prior art keywords
chip
hole
flip
packaging method
chip packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410433425.1A
Other languages
English (en)
Inventor
林仲珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410433425.1A priority Critical patent/CN104332419A/zh
Publication of CN104332419A publication Critical patent/CN104332419A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种倒装形式的芯片封装方法，包括在引线框架的引脚位置形成孔；在孔内设置焊料；将芯片上形成的导电柱与孔对位连接；进行回流焊将所述导电柱焊接于所述孔内。本发明提高了倒装芯片封装的连接强度以及连接精度，提高电气性能，降低生产成本。

Description

倒装形式的芯片封装方法
技术领域
本发明涉及半导体器件封装领域，尤其涉及一种倒装形式的芯片封装方法。 
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。 
FC(Flip Chip，倒装芯片)是一种小尺寸、高密度的芯片封装技术，相比于传统封装技术，如引线键合，FC直接以有源区面对基板，通过芯片I/O区的凸点(焊球)直接与基板形成互联，大大减少了互联长度，提高了芯片的电性能，同时也减小了封装尺寸，具有更小、更薄的特点。参考图1所示，为一采用现有倒装形式的芯片封装结构示意图，其包括芯片11，基板12，芯片焊垫13，基板焊垫14和焊球15。其中，芯片焊垫位于芯片11的表面，以将芯片的电极性引出；焊球15位于芯片焊垫13和基板焊垫14之间，通过这样的连接关系，将芯片11上的电极性通过基板12引出。 
然而在实际应用中，芯片11的I/O区的凸点(焊球)与基板连接过程中，由于适于每个凸点连接的面积极小，影响连接精确性以及连接强度。此外，由于回流过程中焊料的溢流容易造成凸点间短路，影响芯片的电气性能。 
发明内容
本发明的目的是提供了一种倒装形式的芯片封装方法。 
本发明提供的一种倒装形式的芯片封装方法，包括以下步骤： 
在引线框架的引脚位置形成孔； 
在上述孔内设置焊料； 
将芯片上形成的导电柱与孔对位连接； 
进行回流焊将所述导电柱焊接于所述孔内。 
与现有技术相比，本发明的有益效果是，引线框架上指定位置形成的孔内印刷焊料，由于孔的存在，连接面积增大，提高凸点与引线框架的连接强度；回流过程中焊料的自对准效应更强，芯片位置更加准确，减少了焊料溢流造成凸点间的短路情况的发生，从而提高了电气性能，降低生产成本。 
附图说明
图1为现有倒装形式的芯片封装结构的封装示意图。 
图2为本发明实施例提供的倒装形式的芯片封装方法的流程图。 
图3为本发明实施例提供的引线框架的剖面图。 
图4为本发明实施例引线框架上开设通孔的结构示意图。 
图5为本发明实施例引线框架上开设盲孔的结构示意图。 
图6为本发明实施例引线框架的通孔内印刷焊料的结构示意图。 
图7为本发明实施例的倒装形式的芯片的截面图。 
图8为本发明实施例的倒装形式的芯片连接引线框架的截面图。 
图9为本发明实施例提供的底料填充后的截面图。 
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。 
图2为本发明实施例提供的倒装形式的芯片封装方法的流程图，如图2所示，本发明实施例提供的倒装形式的芯片封装方法包括以下步骤： 
S101,在引线框架的引脚位置形成孔； 
S102,在上述孔内设置焊料； 
S103,将芯片上的导电柱与孔对位连接； 
S104,进行回流焊将所述导电柱焊接于所述孔内。 
首先实施步骤S101，在引线框架的引脚位置形成孔。 
本发明提供的引线框架的剖面图如图3所示，引线框架10上引脚位置通过蚀刻、机械加工等方法形成特定大小的孔11，该孔可以为通孔，如图4所示引线框架上可形成盲孔，当然，也可以如图5所示引线框架上可形成通孔，所示通孔或者盲孔可以在制造框架时就形成也可以通过后续加工形成。 
然后实施步骤S102，在上述孔口内设有焊料。 
在本实施例中，如图6所示，焊料12通过印刷的方式涂布在通孔11内，焊料12优选为锡膏。 
然后提供如图7所示的带有导电柱21的芯片20，通孔11的大小稍大于导电柱21的直径，通孔11与导电柱21之间间隙配合。 
接着实施步骤S103，将芯片上的导电柱与孔对位连接。在这一实施步骤中,形成如图8所示的结构，将芯片20的导电柱21与引线框架10上的通孔11对位压合，使导电柱21远离芯片20的一端进入通孔11的焊料12中。在焊料12回流后，焊料将伸入孔内部分的导电柱紧紧包覆。导电柱21与引线框架10连接固定并形成电性导通。芯片20上的导电柱21与通孔11连接后，芯片20和引线框架10间留有间隙30。 
然后实施步骤S104，进行回流焊将所述导电柱焊接于所述孔内。 
本实施例中，形成如图9所示的倒装形式的芯片封装结构，芯片20与引线框架10间的间隙30形成填充底料层31，填充底料层31包覆导电柱21，填充底料层的填充材料为毛细底部填充胶(CUF)或者模塑底部填充胶(MUF)，底料填充芯片与引线框架以及各引线框架之间的间隙， 形成固定及保护作用。 
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。 

Claims (7)

1.一种倒装形式的芯片封装方法，其特征在于，包括步骤：
在引线框架的引脚位置形成孔；
在上述孔内设置焊料；
将芯片上形成的导电柱与孔对位连接；
进行回流焊将所述导电柱焊接于所述孔内。
2.根据权利要求1所述的倒装形式的芯片封装方法，其特征在于，所述孔为通孔或者盲孔。
3.根据权利要求1所述的倒装形式的芯片封装方法，其特征在于，所述焊料为锡膏。
4.根据权利要求1所述的倒装形式的芯片封装方法，其特征在于，所述焊料印刷在所述孔内。
5.根据权利要求1所述的倒装形式的芯片封装方法，其特征在于，所述导电柱为铜柱。
6.根据权利要求1至5任意一项所述的倒装形式的芯片封装方法，其特征在于，所述芯片和所述引线框架间留有间隙，在所述间隙内形成填充底料层，所述填充底料层包覆所述导电柱。
7.根据权利要求6所述的倒装形式的芯片封装方法，其特征在于，所述填充底料层的填充材料为毛细底部填充胶或者模塑底部填充胶。
CN201410433425.1A 2014-08-28 2014-08-28 倒装形式的芯片封装方法 Pending CN104332419A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410433425.1A CN104332419A (zh) 2014-08-28 2014-08-28 倒装形式的芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410433425.1A CN104332419A (zh) 2014-08-28 2014-08-28 倒装形式的芯片封装方法

Publications (1)

Publication Number Publication Date
CN104332419A true CN104332419A (zh) 2015-02-04

Family

ID=52407125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433425.1A Pending CN104332419A (zh) 2014-08-28 2014-08-28 倒装形式的芯片封装方法

Country Status (1)

Country Link
CN (1) CN104332419A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108112190A (zh) * 2018-01-17 2018-06-01 郑州云海信息技术有限公司 一种用于高层数超厚线路板多排连接器通孔焊接的方法
CN108735725A (zh) * 2017-04-18 2018-11-02 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN110752197A (zh) * 2019-09-30 2020-02-04 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN113725097A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725180A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725086A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725091A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735725A (zh) * 2017-04-18 2018-11-02 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN108735725B (zh) * 2017-04-18 2020-06-05 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN108112190A (zh) * 2018-01-17 2018-06-01 郑州云海信息技术有限公司 一种用于高层数超厚线路板多排连接器通孔焊接的方法
CN110752197A (zh) * 2019-09-30 2020-02-04 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
US11887918B2 (en) 2019-09-30 2024-01-30 Huawei Technologies Co., Ltd. Lead frame, packaged integrated circuit board, power chip, and circuit board packaging method
CN110752197B (zh) * 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
CN113725180A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725086A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725091A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN113725097A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN113725086B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725180B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN104332419A (zh) 倒装形式的芯片封装方法
TW201644024A (zh) 晶片封裝結構及其製造方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
TWI548042B (zh) 電子系統及其核心模組
KR101569577B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
US20210265247A1 (en) Flip chip self-alignment features for substrate and leadframe applications
CN104201120B (zh) 半导体倒装封装方法
US20150155258A1 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
WO2017071418A1 (zh) 半导体器件及其制造方法
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN104409434A (zh) 半导体器件封装结构
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
CN204167310U (zh) 倒装形式的芯片封装结构
US20020117994A1 (en) Lower the on-resistance in protection circuit of rechargeable battery by using flip-chip technology
CN105390471A (zh) 扇出晶圆级封装结构
CN104979224A (zh) 一种器件封装互联方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR101111428B1 (ko) 반도체패키지 및 이의 제조방법
CN105304507A (zh) 扇出晶圆级封装方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP2015090982A (ja) 外部リードピンを含まないチップスケールダイオードパッケージおよびその製造方法
CN203733774U (zh) 半导体叠层封装结构
CN104299955B (zh) 一种方形扁平无引脚封装
CN102637611A (zh) 一种aap功率模块的制造方法
CN107749748B (zh) 一种声表面波滤波芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150204

RJ01 Rejection of invention patent application after publication