KR101569577B1 - 패키지 온 패키지 구조물 및 이의 형성 방법 - Google Patents

패키지 온 패키지 구조물 및 이의 형성 방법 Download PDF

Info

Publication number
KR101569577B1
KR101569577B1 KR1020130129217A KR20130129217A KR101569577B1 KR 101569577 B1 KR101569577 B1 KR 101569577B1 KR 1020130129217 A KR1020130129217 A KR 1020130129217A KR 20130129217 A KR20130129217 A KR 20130129217A KR 101569577 B1 KR101569577 B1 KR 101569577B1
Authority
KR
South Korea
Prior art keywords
package
electrical connector
molding material
reflow
metal pad
Prior art date
Application number
KR1020130129217A
Other languages
English (en)
Other versions
KR20140113281A (ko
Inventor
귀웨이 황
지웨이 린
시우젠 린
웨이헝 린
밍다 쳉
청시 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140113281A publication Critical patent/KR20140113281A/ko
Application granted granted Critical
Publication of KR101569577B1 publication Critical patent/KR101569577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60045—Pre-treatment step of the bump connectors prior to bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60135—Applying energy, e.g. for the soldering or alloying process using convection, e.g. reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

패키지는 패키지 컴포너트를 포함하고, 패키지 컴포넌트는 상부 표면 및 패키지 컴포넌트의 상부 표면에 있는 금속 패드를 더 포함한다. 패키지는 금속 패드 위에서 금속 패드에 본딩되는 비-리플로우 전기 커넥터, 및 패키지 컴포넌트 위에 있는 몰딩재를 더 포함한다. 비-리플로우 전기 커넥터는 몰딩재로 몰딩되어 몰딩재와 접촉한다. 비-리플로우 전기 커넥터는 몰딩 컴파운드의 상부 표면보다 낮은 상부 표면을 갖는다.

Description

패키지 온 패키지 구조물 및 이의 형성 방법{PACKAGE-ON-PACKAGE STRUCTURES AND METHODS FOR FORMING THE SAME}
본 발명은 발명의 명칭이 "Package-on-Package Structures and Methods for Forming the Same"인 2013년 3월 14일자에 출원된 미국 가특허 출원 제61/783,050호의 우선권을 주장하고, 이 출원은 참조용으로 본 명세서에 포함된다.
종래의 패키지 온 패키지(package-on-package; PoP) 공정에서, 제 1 디바이스 다이가 본딩되는 상부 패키지는 솔더 볼을 통해 하부 패키지에 더욱 본딩된다. 하부 패키지는 또한 그 안에 본딩되는 제 2 디바이스 다이를 포함할 수 있다. 제 2 디바이스 다이는 솔더 볼과 하부 패키지의 같은 측면 상에 있을 수 있다.
하부 패키지로의 상부 패키지의 본딩 전에, 몰딩 컴파운드가 하부 패키지에 적용되고, 이 몰딩 컴파운드를 이용하여 제 2 디바이스 다이와 솔더 볼을 커버한다. 솔더 볼이 몰딩 컴파운드에 매립되기 때문에, 레이저 어블레이션(laser ablation) 또는 드릴링(drilling)이 몰딩 컴파운드에 구멍을 형성하기 위해서 수행되어, 솔더 볼이 노출되도록 한다. 그리고 나서, 상부 패키지 및 하부 패키지는 하부 패키지의 솔더 볼을 통해 본딩될 수 있다.
본 발명의 목적은 패키지 온 패키지 구조물 및 이의 형성 방법을 제공하는 것이다.
일부 실시예들에 따라, 패키지는 패키지 컴포넌트를 포함하고, 패키지 컴포넌트는 상부 표면 및 패키지 컴포넌트의 상부 표면에 있는 금속 패드를 더 포함한다. 패키지는 금속 패드 위에서 금속 패드에 본딩되는 비-리플로우(non-reflowable) 전기 커넥터, 및 패키지 컴포넌트 위에 있는 몰딩재를 더 포함한다. 비-리플로우 전기 커넥터는 몰딩재 내에 몰딩되고 몰딩재와 접촉한다. 비-리플로우 전기 커넥터는 몰딩 컴파운드의 상부 표면보다 낮은 상부 표면을 갖는다.
다른 실시예들에 따라, 패키지는 패키지 기판을 포함하고, 패키지 기판은 상부 표면, 및 패키지 기판의 상부 표면에 있는 금속 패드를 포함한다. 부분 금속 볼이 금속 패드 위에 배치되어 금속 패드에 본딩되고, 부분 금속 볼은 리플로우 불가능한 물질로 형성된다. 다이가 패키지 기판 위에서 패키지 기판에 본딩된다. 몰딩재가 패키지 기판 위에 배치되고, 부분 금속 볼 및 다이의 하위 부분이 몰딩재로 몰딩된다.
또 다른 실시예들에 따라, 방법은 하부 패키지를 형성하도록 패키지 기판 위에 몰딩재를 몰딩하는 단계를 포함하고, 하부 패키지의 전기 커넥터는 몰딩재의 상부 표면을 통해 노출된다. 그리고 나서, 전기 커넥터의 상부 부분은 전기적 아크를 이용하여 제거되고, 전기 커넥터의 하부 부분은 제거 단계 이후에 남아 있다.
본 발명을 따르면, 패키지 온 패키지 구조물 및 이의 형성 방법을 제공하는 것이 가능하다.
본 실시예들 및 본 실시예들의 장점의 보다 완벽한 이해를 위해, 이제부터 첨부된 도면들을 참조하면서 이하의 상세한 설명에 대해 설명을 한다.
도 1 내지 도 6b는 일부 예시적인 실시예들에 따른 패키지 온 패키지 구조물의 제조에 있어서 중간 단계들의 횡단면도이다.
이하에서는 본 발명개시의 실시예들의 제조 및 이용을 자세하게 설명한다. 하지만, 실시예들은 폭넓은 다양한 특정 환경에서 구현될 수 있는 수많은 적용 가능한 발명의 개념을 제공한다는 점을 이해해야 한다. 설명하는 특정한 실시예들은 예시적인 것으로, 본 개시발명의 범위를 한정시키려는 것은 아니다.
패키지 온 패키지(PoP) 구조물 및 이를 형성하는 방법이 다양한 실시예들에 따라 제공된다. PoP 구조물을 형성하는 중간 단계들이 일부 실시예들에 따라 나타난다. 본 실시예들의 변형이 기술된다. 다양한 도면들 및 예시적인 실시예들에 걸쳐서, 동일한 참조 번호는 동일한 요소를 나타내는데 이용된다.
도 1을 참조하면, 패키지 컴포넌트(10)가 제공된다. 일부 실시예들에서, 패키지 컴포넌트(10)는 패키지 기판이므로, 설명에 걸쳐서, 패키지 컴포넌트(10)는 패키지 기판(10)으로 언급되지만, 이것은 다른 유형을 가질 수 있다. 대안적인 실시예들에서, 패키지 컴포넌트(10)는 인터포저를 포함한다. 패키지 컴포넌트(10)는 복수의 동일한 패키지 컴포넌트들(10)을 포함하는 패키지 컴포넌트의 일부분일 수 있다. 예를 들어, 패키지 컴포넌트(10)는 패키지 기판일 수 있고, 어레이로 형성된 복수의 패키지 기판들을 포함하는 비절단 패키지 기판 스트립에 위치한다.
패키지 기판(10)은 유전체 물질로 형성된 기판(18)을 포함할 수 있다. 대안적으로, 기판(18)은 반도체 물질(예를 들어, 실리콘)과 같은 다른 물질들로 형성될 수 있다. 일부 예시적인 실시예들에서, 기판(18)은 도 1에 도시된 바와 같이 코어 상에 구축된 빌드업 기판이다. 대안적으로, 기판(18)은 라미네이트 기판일 수 있고, 이것은 라미네이션을 통해 서로 부착된 라미네이트 유전체 막들을 포함한다. 기판(18)이 유전체 물질로 형성될 때, 그 유전체 물질은 유리 섬유 및/또는 수지(resine)와 혼합된 복합 물질을 포함할 수 있다.
패키지 기판(10)은 제 1 표면(10A) 상의 전기 커넥터(12)를 제 2 표면(10B) 상의 전도성 피처(16)에 전기적으로 결합시키도록 구성되고, 제 1 표면(10A) 및 제 2 표면(10B)은 패키지 기판(10)의 대향 표면들이다. 전기 커넥터(12) 및 전도성 피처(16)는 예를 들어 금속 패드일 수 있으므로, 각각 금속 패드(12) 및 금속 패드(16)로 언급된다. 패키지 기판(10)은 금속 라인/비아(14)와 같은 전도성 접속부를 포함할 수 있고, 이들은 기판(18)을 관통하는 관통 비아를 더 포함할 수 있다.
일부 실시예들에서, 솔더 페이스트(22)는 일부 또는 전체의 금속 패드(12) 상에 코팅된다. 다음으로, 도 2에 도시된 바와 같이, 전기 커넥터(24)가 금속 패드(12) 상에 본딩된다. 본딩은 솔더 페이스트(22) 상에 전기 커넥터(24)를 배치하는 단계, 및 전기 커넥터(24)가 금속 패드(12) 상에 고정되도록 패키지 기판(10)을 가열하는 단계를 포함할 수 있다. 전기 커넥터(24)는 금속 패드(12)에 전기적으로 접속되고, 여기서 솔더 페이스트(22)는 전기 커넥터(24)를 고정시키기 위해 고정하는 힘(securing force)을 제공한다. 게다가, 솔더 페이스트(22)는 밑에 놓여 있는 금속 패드(12)에 대한 전기 커넥터(24)의 전기 접속을 제공하는데 도움을 준다.
일부 실시예들에서, 전기 커넥터(24)는 리플로우 불가능한(non-reflowable) 금속 볼이다. 전기 커넥터(24)는 솔더를 녹이기 위해 통상적으로 이용되는 온도 아래서 녹지 않고, 그 온도는 예를 들어 온도가 대략 200 ℃ 내지 대략 280 ℃의 범위에 있을 수 있다. 일부 실시예들에 따라, 전기 커넥터(24)는 구리 볼, 알루미늄 볼 등이다. 전기 커넥터(24)는 또한 구리, 알루미늄, 니켈, 백금, 주석, 텅스텐, 및 이들의 합금으로 근본적으로 구성된 그룹으로부터 선택된 금속을 포함할 수 있다. 일부 실시예들에서 전기 커넥터(24)의 모양은 볼의 형성이 공정 변화를 가질 수 있다는 것을 제외하면, 거의 완벽한 볼 모양일 수 있다. 전기 커넥터(24)의 본딩 이후에, 전기 커넥터(24)는 각각의 볼(24)의 하부 끝이 접점을 통해 각각 밑에 놓여 있는 금속 패드(12)에 접촉하면서 볼 모양을 갖도록 유지될 수 있지만, 이 볼은 또한 얇은 층의 솔더 페이스트(22)에 의해 밑에 놓여 있는 금속 패드(12)로부터 이격될 수도 있다. 각각의 전기 커넥터(24)의 하부 표면(볼의 거의 완벽한 표면의 일부임)은 또한 솔더 페이스트(22)를 통해 각각 밑에 놓여 있는 금속 패드(12)에 전기적으로 접속되고, 또한 접촉점을 통해 전기적으로 접속되는 것도 가능하다.
대안적인 실시예들에서, 전기 커넥터(24)는 솔더 볼이고, 이 솔더 볼은 공정 솔더(eutectic solder) 또는 비공정 솔더(non-eutectic solder) 중 어느 하나를 포함할 수 있다. 솔더로 형성될 때, 전기 커넥터(24)의 본딩은 리플로우 공정을 포함하고, 여기서 솔더 함유 전기 커넥터(24)가 리플로우된다. 이러한 실시예들에서, 솔더 페이스트(22)는 이용되지 않을 수 있다. 대신에, 플럭스(도시되지 않음)가 리플로우를 향상시키기 위해 적용될 수 있다.
도 3을 참조하면, 패키지 컴포넌트(20)가 금속 패드(12)를 통해 패키지 기판(10)에 본딩된다. 따라서, 패키지 기판(10) 및 다이(20)을 포함하는 하부 패키지(100)가 형성된다. 패키지 컴포넌트(20)는 디바이스 다이일 수 있으므로, 이하에 대안적으로 다이(20)로 언급되지만, 이것은 또한 패키지와 같은 다른 유형의 패키지 컴포넌트일 수도 있다. 다이(20)는 트랜지스터, 커패시터, 인덕터, 저항 등과 같은 집적 회로 디바이스(도시되지 않음)를 포함하는 회로 다이일 수 있다. 더욱이, 다이(20)는 중앙 계산 유닛(Central Computing Unit; CPU) 다이와 같은 로직 회로 다이일 수 있다. 금속 패드(12)로의 다이(20)의 본딩은 솔더 본딩 또는 직접적인 금속 대 금속 본딩(예컨대, 구리 대 구리 본딩)을 통해 달성될 수 있다.
도 4를 참조하면, 몰딩재(28)가 다이(20) 및 패키지 기판(10) 상에 몰딩된다. 몰딩재(28)가 적용된 이후에 경화 공정이 수행된다. 일부 실시예들에 따라, 몰딩재(28)는 필러, 폴리머, 및 경화제를 포함할 수 있다. 예시적인 실시예에서, 폴리머는 몰딩 컴파운드, 언더필, 몰딩 언더필(Molding Underfill; MUF), 에폭시 등일 수 있다. 일부 실시예들에서, 몰딩재(28)는 다이(20)의 상부 표면(20A)과 같은 레벨의 상부 표면(28A)을 갖으므로, 다이(20)는 몰딩재(28)를 통해 노출된다. 대안적인 실시예들에서, 몰딩재(28)는 그 안에 다이(20)를 완전히 캡슐화할 수 있고, 몰딩재(28)의 일부는 다이(20)를 오버랩한다. 다른 대안적인 실시예들에서, 몰딩재(28)는 다이(20)의 하위 부분을 둘러싸고 다이(20)의 하위 부분과 접촉할 수 있지만, 다이(20)의 상위 부분은 몰딩재(28)의 상부 표면(28A) 위에 있다.
전기 커넥터(24)의 상부 부분은 몰딩재(28)의 상부 표면(28A) 위에 있다. 일부 예시적인 실시예들에서, 상부 표면(28A) 위에 있는 전기 커넥터(24)의 상위 부분의 높이(H1)는 전기 커넥터(24)의 높이(H2)의 대략 1/4보다 크거나, 또는 대략 1/3보다 크다. 일부 실시예들에서, H1/H2 비는 또한 0.5에 가까울 수 있다.
도 5를 참조하면, 전기 커넥터(24)의 상부 부분이 제거된다. 전기 커넥터(24)의 하부 부분은 제거되지 않고 남아 있으므로, 전기 커넥터(24)는 부분 볼이 된다. 일부 실시예들에서, 전기 커넥터(24)의 제거는 전기 커넥터(24)와 전극(32) 사이에 전기적 아크(30)를 발생시킴으로써 수행된다. 전기적 아크(30)의 온도는 전기 커넥터(24)의 노출된 표면 부분이 예를 들어 대략 8,000 ℃와 대략 12,000 ℃ 사이의 매우 높은 온도로 상승하도록 야기할 수 있으므로, 전기 커넥터(24)의 표면 부분은 사라진다. 일부 실시예들에 따라, 전기적 아크(30)를 발생시키기 위해, 금속으로 형성된 복수의 전극들(32)이 전기 커넥터(24) 위에 배치되어 전기 커넥터(24)에 정렬된다. 상부 부분이 제거되도록 의도되는 각각의 전기 커넥터(24)는 전극들(32) 중 하나의 전극에 정렬된다. 전압(Varc)이 전기적 아크(30)를 발생시키기 위해 전극(32)과 전기 커넥터(24) 사이에 인가되고, 전압원(36)은 전극(32) 및 전기 커넥터(24)에 전기적으로 결합되어 이들 간에 전압(Varc)을 제공한다. 전압(Varc)은 예를 들어 대략 50 V 내지 대략 500 V의 범위에 이를 수 있지만, 상이한 전압이 이용될 수 있다.
일부 실시예들에서, 전기 커넥터(24)는 예를 들어 하부 금속 패드(16) 및 하부 전극(34)을 통해 전기적으로 그라운딩되고, 이들은 금속 패드(16)를 전압원(36)에 전기적으로 접속한다. 금속 패드(16)가 전기 커넥터(24)에 전기적으로 접속되기 때문에, 전기 커넥터(24)는 전압원(36)에 전기적으로 결합된다. 전기적 아크(30)의 발생 동안에, 전극(32)은 전기 커넥터(24)에 다가가도록 제어될 수 있다. 이에 따라, 전기 커넥터(24) 및 전극(32) 간의 전기장이 상승하고, 전극(32)과 전기 커넥터(24) 사이의 거리가 충분히 짧아질 때 결국 전기적 아크(30)가 발생한다. 전기 커넥터(24)의 상부 부분이 제거된 이후에, 전극들(32, 34) 및 전압원(36)은 제거된다.
일부 실시예들에서, 전기 커넥터(24)의 상부 부분이 제거된 이후에, 전기 커넥터(24)의 결과적인 상부 표면(24A)은 비평면이다. 예를 들어, 상부 표면(24A)은 둥글게 되어, 각각의 상부 표면(24A)의 중심 가까이에 가장 낮은 점을 가질 수 있다. 더욱이, 상부 표면(24A)의 적어도 일부는 몰딩재(28)의 상부 표면(28A)보다 낮을 수 있다. 일부 실시예들에서, 전기 커넥터(24) 전체는 몰딩재(28)의 상부 표면(28A)과 같은 레벨이거나 몰딩재(28)의 상부 표면(28A)보다 낮고, 이는 상부 표면(28A) 전체가 몰딩재(28)의 상부 표면(28A)과 같은 레벨이거나 몰딩재(28A)의 상부 표면(28A)보다 낮다는 것을 의미한다.
도 6a 및 도 6b는 하부 패키지(100)로의 상부 패키지(50)의 본딩을 나타낸다. 그러므로, 결과적 구조물은 PoP 구조물이다. 예를 들어, 도 6a를 참조하면, 상부 패키지(50)가 먼저 패키지 기판(10) 위에 배치된다. 상부 패키지(50)는 디바이스 다이(52) 및 패키지 기판(54)을 포함하는 패키지일 수 있고, 여기서 디바이스 다이(52)는 패키지 기판(54)에 본딩된다. 일부 예시적인 실시예들에서, 디바이스 다이(52)는 스태틱 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 다이, 다이나믹 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 다이 등과 같은 메모리 다이이다. 더욱이, 패키지 기판(10)으로의 상부 패키지(50)의 본딩 이전에, 몰딩재(56)가 다바이스 다이(52) 및 패키지 기판(54) 상에 프리몰딩(pre-mold)될 수 있다.
일부 실시예들에서, 상부 패키지(50)는 상부 패키지(50)의 하부 표면에 전기 커넥터(58)를 포함한다. 전기 커넥터(58)의 위치는 전기 커넥터(24)의 위치에 정렬된다. 전기 커넥터(24)가 몰딩재(28)의 상부 표면(28A) 밑에 리세스되기 때문에, 전기 커넥터(58)는 리세스에 용이하게 정착되므로, 상부 패키지(50)는 하부 패키지(100)에 관해 미끄러지지 않는다. 더욱이, 전기 커넥터(24)가 리세스되기 때문에, 결과적 PoP 구조물의 전체 두께는 감소된다. 일부 실시예들에서, 전기 커넥터(58)는 솔더를 포함하여, 솔더 볼일 수 있다. 대안적인 실시예들에서, 전기 커넥터(58)는 금속 필러 또는 금속 패드와 같은 리플로우 불가능한 부분들을 포함할 수 있다. 전기 커넥터(58)의 리플로우 불가능한 부분들은 비-리플로우 전기 커넥터(24)의 동일한 후보 물질들로부터 선택된 물질로 형성될 수 있다. 더욱이, 전기 커넥터(58)는 리플로우 불가능한 부분의 표면 상에 솔더 캡을 포함할 수 있다.
도 6a를 참조하면, 전기 커넥터(24)가 리플로우 불가능한 실시예에서, 전기 커넥터(58)의 솔더는 리플로우되고, 그 시간 동안 전기 커넥터(24)는 리플로우되지 않는다. 결과적인 전기 커넥터(58)는 전기 커넥터(24)를 상부 패키지(50)에 본딩한다. 리플로우 이후에, 전기 커넥터(58)는 전기 커넥터(24)의 상부 표면의 모양 및 프로파일에 맞는 하부 표면을 갖는다.
도 6b를 참조하면, 전기 커넥터(24)가 솔더를 포함하는 실시예에서, 리플로우 공정 이후에, 솔더 볼(58)의 솔더는 전기 커넥터(24)의 솔더와 병합하여 솔더 영역(60)을 형성하고, 이 솔더 영역은 상부 패키지(50)을 패키지 기판(10)에 연결한다.
본 발명개시의 실시예들에서, 하부 패키지의 전기 커넥터의 상부 부분을 제거함으로써, PoP 구조물의 전체 높이가 감소된다. 더욱이, 리플로우 불가능한 금속 볼이 하부 패키지에 이용된다. 그 결과, 리플로우 불가능한 금속 볼의 크기 및 모양은 제어하기가 용이하기 때문에 하부 패키지에 상부 패키지를 본딩하는 전기 커넥터의 피치는 감소될 수 있다.
일부 실시예들에 따라, 패키지는 패키지 컴포너트를 포함하고, 패키지 컴포넌트는 상부 표면 및 패키지 컴포넌트의 상부 표면에 있는 금속 패드를 더 포함한다. 패키지는 금속 패드 위에서 금속 패드에 본딩되는 비-리플로우 전기 커넥터, 및 패키지 컴포넌트 위에 있는 몰딩재를 더 포함한다. 비-리플로우 전기 커넥터는 몰딩재로 몰딩되고 몰딩재와 접촉한다. 비-리플로우 전기 커넥터는 몰딩 컴파운드의 상부 표면보다 낮은 상부 표면을 갖는다.
다른 실시예들에 따라, 패키지는 패키지 기판을 포함하고, 패키지 기판은 상부 표면, 및 패키지 기판의 상부 표면에 있는 금속 패드를 포함한다. 부분 금속 볼이 금속 패드 위에 배치되어 금속 패드에 본딩되고, 부분 금속 볼은 리플로우 불가능한 물질로 형성된다. 다이가 패키지 기판 위에서 패키지 기판에 본딩된다. 몰딩재가 패키지 기판 위에 배치되고, 부분 금속 볼 및 다이의 하위 부분이 몰딩재로 몰딩된다.
또 다른 실시예들에 따라, 방법은 하부 패키지를 형성하도록 패키지 기판 위에 몰딩재를 몰딩하는 단계를 포함하고, 하부 패키지의 전기 커넥터는 몰딩재의 상부 표면을 통해 노출된다. 그리고 나서, 전기 커넥터의 상부 부분은 전기적 아크를 이용하여 제거되고, 전기 커넥터의 하부 부분은 제거 단계 이후에 남아 있다.
본 발명개시의 실시예들 및 이들의 장점들을 자세하게 설명하였지만, 본 발명에 대한 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 실시예의 범위 및 사상으로부터 일탈하지 않고서 행해질 수 있다는 것을 이해해야 한다. 더욱이, 본 출원의 범위는 상세한 설명에서 설명된 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 발명분야의 당업자라면 본 발명개시에 따라 이용될 수 있는 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 본 발명개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 청구항의 범위 내에 포함하는 것으로 한다. 게다가, 각각의 청구항들은 개별 실시예들을 구성하고, 다양한 청구항 및 실시예들의 조합은 본 개시의 범위 내에 있다.

Claims (10)

  1. 하부 패키지;
    상기 하부 패키지 위에 있는 상부 패키지; 및
    솔더 영역을 포함하는 패키지로서,
    상기 하부 패키지는,
    제 1 패키지 컴포넌트 - 상기 제 1 패키지 컴포넌트는
    상부 표면; 및
    상기 제 1 패키지 컴포넌트의 상기 상부 표면에 있는 금속 패드를 포함함 - ;
    상기 금속 패드 위에서 상기 금속 패드에 본딩되는 비-리플로우(non-reflowable) 전기 커넥터; 및
    상기 제 1 패키지 컴포넌트 위에 있는 몰딩재를 포함하고, 상기 비-리플로우 전기 커넥터는 상기 몰딩재 내에 부분적으로 몰딩되어 상기 몰딩재와 접촉하며, 상기 비-리플로우 전기 커넥터는 상기 몰딩재의 상부 표면보다 낮은 상부 표면을 갖고,
    상기 솔더 영역은 상기 비-리플로우 전기 커넥터를 상기 상부 패키지에 본딩시키고, 상기 솔더 영역 및 상기 비-리플로우 전기 커넥터는 상이한 물질을 포함하며,
    상기 비-리플로우 전기 커넥터의 상부 표면은 둥근 부분을 포함하고, 상기 둥근 부분의 중심 부분은 상기 비-리플로우 전기 커넥터의 상부 표면의 나머지 부분보다 낮은 것인 패키지.
  2. 삭제
  3. 제 1 항에 있어서, 상기 비-리플로우 전기 커넥터는 둥근 하부 표면을 갖고, 상기 하부 표면은 볼(ball)의 일부분의 형상을 갖는 것인 패키지.
  4. 제 3 항에 있어서,
    상기 비-리플로우 전기 커넥터의 상기 둥근 하부 표면 사이에 배치되어 상기 둥근 하부 표면과 접촉하는 솔더 페이스트를 더 포함하는 것인 패키지.
  5. 제 1 항에 있어서, 상기 비-리플로우 전기 커넥터는 상기 솔더 영역과 물리적으로 접촉하는 것인 패키지.
  6. 제 1 항에 있어서, 상기 비-리플로우 전기 커넥터는 구리를 포함하는 것인 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 패키지 컴포넌트의 상기 상부 표면에 본딩되는 제 2 패키지 컴포넌트를 더 포함하고,
    상기 몰딩재는 그 내부에 상기 제 2 패키지 컴포넌트의 적어도 하위 부분을 몰딩하는 것인 패키지.
  8. 하부 패키지;
    상기 하부 패키지 위에 있는 상부 패키지; 및
    전기 커넥터를 포함하는 패키지로서,
    상기 하부 패키지는,
    패키지 기판 - 상기 패키지 기판은
    상부 표면; 및
    상기 패키지 기판의 상기 상부 표면에 있는 금속 패드를 포함함 - ;
    상기 금속 패드 위에서 상기 금속 패드에 본딩되는 부분 금속 볼 - 상기 부분 금속 볼은 비-리플로우 물질로 형성됨 - ;
    상기 패키지 기판 위에서 상기 패키지 기판에 본딩되는 다이; 및
    상기 패키지 기판 위에 있는 몰딩재 - 상기 부분 금속 볼 및 상기 다이의 하위 부분은 상기 몰딩재 내에 몰딩됨 - 를 포함하고,
    상기 전기 커넥터는 상기 부분 금속 볼을 상기 상부 패키지에 본딩하며, 상기 전기 커넥터 및 상기 부분 금속 볼은 동일한 전도성 물질을 포함하고,
    상기 부분 금속 볼의 상부 표면은 둥근 부분을 포함하고, 상기 둥근 부분의 중심 부분은 상기 부분 금속 볼의 상부 표면의 나머지 부분보다 낮은 것인 패키지.
  9. 하부 패키지를 형성하도록 패키지 기판 위에 몰딩재를 몰딩하는 단계 - 상기 하부 패키지의 전기 커넥터는 상기 몰딩재의 상부 표면을 통해 노출됨 - ; 및
    상기 전기 커넥터의 상부 부분을 전기적 아크를 이용하여 제거하는 단계 - 상기 전기 커넥터의 하부 부분은 상기 제거 단계 이후에 남아 있음 -
    를 포함하는 방법.
  10. 제 9 항에 있어서,
    상부 패키지 컴포넌트를 상기 패키지 기판에 본딩하는 단계를 더 포함하고,
    상기 상부 패키지 컴포넌트는 상기 전기 커넥터를 통해 상기 패키지 기판에 본딩되는 것인 방법.
KR1020130129217A 2013-03-14 2013-10-29 패키지 온 패키지 구조물 및 이의 형성 방법 KR101569577B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361783050P 2013-03-14 2013-03-14
US61/783,050 2013-03-14
US13/922,117 US9412723B2 (en) 2013-03-14 2013-06-19 Package on-package structures and methods for forming the same
US13/922,117 2013-06-19

Publications (2)

Publication Number Publication Date
KR20140113281A KR20140113281A (ko) 2014-09-24
KR101569577B1 true KR101569577B1 (ko) 2015-11-16

Family

ID=51523896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129217A KR101569577B1 (ko) 2013-03-14 2013-10-29 패키지 온 패키지 구조물 및 이의 형성 방법

Country Status (2)

Country Link
US (4) US9412723B2 (ko)
KR (1) KR101569577B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US9412723B2 (en) * 2013-03-14 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structures and methods for forming the same
US9633869B2 (en) 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
KR102457119B1 (ko) * 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
US10177131B2 (en) 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US20190287931A1 (en) * 2018-03-15 2019-09-19 Novatek Microelectronics Corp. Chip on film package
US20210005524A1 (en) * 2019-07-02 2021-01-07 Siliconware Precision Industries Co., Ltd. Electronic structure and method for fabricating the same
KR20220049975A (ko) 2020-10-15 2022-04-22 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109032A (ja) 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR20100009941A (ko) 2008-07-21 2010-01-29 삼성전자주식회사 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US8704350B2 (en) 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
KR100990396B1 (ko) 2008-11-13 2010-10-29 삼성전기주식회사 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI474414B (zh) 2009-08-25 2015-02-21 Advanced Semiconductor Eng 可堆疊式半導體封裝結構及半導體製程
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8421203B2 (en) * 2010-11-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with foldable substrate and method of manufacture thereof
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same
US9412723B2 (en) * 2013-03-14 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structures and methods for forming the same
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109032A (ja) 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180197847A1 (en) 2018-07-12
US10373941B2 (en) 2019-08-06
KR20140113281A (ko) 2014-09-24
US20160351554A1 (en) 2016-12-01
US11101261B2 (en) 2021-08-24
US9935091B2 (en) 2018-04-03
US9412723B2 (en) 2016-08-09
US20190355710A1 (en) 2019-11-21
US20140264856A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
KR101569577B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
US9349663B2 (en) Package-on-package structure having polymer-based material for warpage control
US8779599B2 (en) Packages including active dies and dummy dies and methods for forming the same
KR101548426B1 (ko) 집적 회로의 패키징에서의 정렬
TWI545715B (zh) 三維積體電路封裝體
CN107799482A (zh) 半导体封装结构及制造其之方法
TWI614848B (zh) 電子封裝結構及其製法
US11139281B2 (en) Molded underfilling for package on package devices
TWI666739B (zh) 製造半導體裝置的方法
CN103762187A (zh) 芯片封装方法及结构
TWI736072B (zh) 封裝結構與其形成方法
US10586764B2 (en) Semiconductor package with programmable signal routing
US10431564B2 (en) Structure and formation method of chip package structure
TW202243151A (zh) 封裝結構及其形成方法
TW201611213A (zh) 封裝結構及其製法
US9123700B2 (en) Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
US20140061932A1 (en) Methods and Apparatus for Package on Package Structures
CN204348708U (zh) 一种扇出型圆片级芯片倒装封装结构
CN102956547A (zh) 半导体封装结构及其制作方法
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
TWI528518B (zh) 基板結構與半導體封裝件
CN203746826U (zh) 芯片封装结构
JP5934057B2 (ja) プリント回路基板
CN110233142A (zh) 叠层封装结构及其形成方法
JP2006310536A (ja) 半導体装置の製造装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 5