KR100713898B1 - 적층 패키지 - Google Patents
적층 패키지 Download PDFInfo
- Publication number
- KR100713898B1 KR100713898B1 KR1020000058893A KR20000058893A KR100713898B1 KR 100713898 B1 KR100713898 B1 KR 100713898B1 KR 1020000058893 A KR1020000058893 A KR 1020000058893A KR 20000058893 A KR20000058893 A KR 20000058893A KR 100713898 B1 KR100713898 B1 KR 100713898B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- flexible board
- pins
- leads
- bottom package
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 제조 공정을 단순화시킬 수 있고, 그리고, 제조 비용을 감소시킬 수 있는 적층 패키지를 개시한다. 개시된 본 발명의 적층 패키지는 바텀 패키지와 탑 패키지가 양측 가장자리 부분 각각에 일렬로 배열되게 도금 홀들이 구비된 플렉시블 보드를 사이에 두고 적층되고, 봉지제의 외측으로 인출된 바텀 및 탑 패키지의 리드들은 동축 선상에 배치되면서 동일 기능을 행하는 리드들끼리, 상기 바텀 패키지의 하부면에 배치되는 도금판의 양측 가장자리 부분 각각에 일렬로 배열되면서 플렉시블 보드의 도금 홀에 삽입되는 연결봉을 통해 상호 연결되고, 여기서, 전기적 접속은 상기 연결봉의 일측면에 도포되는 솔더 페이스트에 의해 달성된다.
Description
도 1은 종래의 적층 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 적층 패키지의 분해사시도.
도 3은 본 발명의 적층 패키지를 도시한 사시도.
도 4는 본 발명의 다른 실시예에 따른 적층 패키지를 도시한 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 핀 32,33 : 구분 핀
40a : 바텀 패키지 40b : 탑 패키지
41 : 도금 홀 50 : 플렉시블 보드
51 : 알루미늄 도금판 52 : 연결봉
60 : 프레임 100,100a,100b,100c : 적층 패키지
본 발명은 적층 패키지에 관한 것으로서, 보다 상세하게는, 제조 공정을 단순화시킬 수 있고, 아울러, 제조 비용을 절감시킬 수 있는 적층 패키지에 관한 것이다.
전기·전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 그 기본으로 하는 바, 이러한 패키지로는 소망하는 용량을 얻는데 한계가 있고, 그래서, 대용량 시스템에 적용할 경우에는 용량 부족이라는 문제점이 존재한다.
따라서, 용량 부족이라는 문제를 보완하기 위해 적층 패키지(Stack Package)가 제안되었으며, 이러한 적층 패키지는 하나의 패키지에 두 개 이상의 반도체 칩을 탑재시키는 방식, 또는, 두 개 이상의 패키지들을 적층시키는 방식을 통해 제조되고 있다.
도 1은 패키지들간의 적층을 통해 제조된 종래의 적층 패키지를 도시한 단면도이다. 도시된 바와 같이, 개별 공정을 통해 제작된 제1패키지(10 : 이하, 바텀 패키지라 칭함)와 제2패키지(20 : 이하, 탑 패키지라 칭함)가 적층되어 있고, 각 패키지(10, 20)의 외부로 인출된 아웃 리드들(4, 14 : 이하, 핀이라 칭함)은 동축 선상에 배치되어 동일 기능을 하는 것들끼리 바텀 패키지(10)의 측부로부터 탑 패키지(20)의 상부면 중심부까지 연장·배치된 각각의 금속 리드(metal lead)에 의해 상호 연결되어 있다.
여기서, 바텀 패키지(10) 및 탑 패키지(20)는, 주지된 바와 같이, 반도체 칩(1, 11)의 본드패드들(2, 12)이 인너 리드(3, 13)와 각각 전기적으로 접속되고, 상기 반도체 칩(1, 11)과 이에 본딩된 인너 리드들(3, 13)을 포함한 일정 공간 영역이 에폭시 몰딩 컴파운드와 같은 봉지제(5, 15)로 봉지되어 있는 구조이다.
그러나, 전술한 종래의 적층 패키지는 동축 선상에 배치되어 동일 기능을 하는 핀들끼리 각각의 금속 리드에 의해 상호 연결되는 구조이므로, 이러한 연결 공정이 복잡할 뿐만 아니라, 제조 비용도 많이 소요되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 제조 공정을 단순화시킬 수 있고, 그리고, 제조 비용을 절감할 수 있는 적층 패키지를 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 적층 패키지는, 반도체 칩과 그의 본드패드들과 각각 접속된 리드들의 일단 부분을 포함한 공간적 영역이 봉지제에 의해 봉지되고, 봉지제의 외측으로 인출된 리드들의 타단 부분은 아래쪽으로 절곡된 형상을 갖는 바텀 패키지 및 탑 패키지; 상기 바텀 패키지와 탑 패키지 사이에 개재되며, 양측 가장자리 부분 각각에 일렬로 배열되게 도금 홀들이 구비된 플렉시블 보드; 및 상기 바텀 패키지의 하부에 배치되는 도금판과, 상기 도금판의 양측 가장자리 부분 각각에 일렬로 배열되어 상기 플렉시블 보드의 홀에 삽입되면서, 솔더 페이스트에 의해 동축 선상에 배치되어 동일 기능을 행하는 바텀 패키지와 탑 패키지의 리드들간을 상호 접속시키는 연결봉을 구성되는 프레임을 포함하여 이루어진다.
본 발명에 따르면, 프레임에 구비된 연결봉을 이용해서 바텀 패키지와 탑 패키지의 핀들간을 연결시키기 때문에 그 공정이 단순하며, 아울러, 비용도 낮다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 적층 패키지를 도시한 분해 사시도로서, 도시된 바와 같이, 본 발명의 적층 패키지는 바텀 패키지(40a) 및 탑 패키지(40b)와, 이들 사이에 배치되는 플렉시블 보드(Flexible Board : 50), 및 패키지(40a, 40b)의 핀들(31)간을 전기적으로 상호 접속시키면서 방열판(heat spreader)으로서 기능하는 프레임(60)으로 구성된다.
여기서, 바텀 패키지(40a) 및 탑 패키지(40b)는 반도체 칩(도시안됨)과 그의 본드패드들과 각각 접속된 리드들의 일단 부분을 포함한 공간적 영역이 봉지제에 의해 봉지되고, 봉지제의 외측으로 인출된 리드들의 타단 부분, 즉, 핀(31)은 아래쪽으로 절곡된 형상을 갖는다. 여기서, 주지된 바와 같이, 상기 핀들(31)은 그 기능에 따라 RAS핀, CAS핀, WE핀, 어드레스핀, 데이터 인/아웃핀, Vcc핀, Vss핀, /CS핀 및 /NC핀 등으로 명명되며, 특히, 이 핀들(31) 중에서 칩 선택을 위한 구분 핀들(32, 33), 예컨데, 바텀 패키지(40a)의 /CS핀과 탑 패키지(40b)의 /NC핀, 또는, 바텀 패키지(40a)의 /NC핀과 탑 패키지(40b)의 /CS핀은 다른 핀들(31)에 비해 상대적으로 짧은 길이, 예컨데, 1/2만큼 짧은 길이를 갖도록 구비된다.
플렉시블 보드(50)는 사각판 형상이며, 핀들(31)의 배열 방향에 대응하는 양측 가장자리 부분 각각에 도금 홀들(41)이 일렬로 배열된 구조를 갖는다. 이때, 상기 도금 홀들(41) 중에서, 어느 특정 도금 홀, 즉, 바텀 패키지(40a)의 /CS핀과 탑 패키지(40b)의 /NC핀, 또는, 바텀 패키지(40a)의 /NC핀과 탑 패키지(40b)의 /CS핀에 대응하는 도금 홀들은 도전패턴(42)에 의해 전기적으로 상호 연결된다.
여기서, 구분 핀들(32, 33)의 길이를 줄이고, 아울러, 도전패턴(42)으로 도금홀들(42)간을 연결하는 것은, 최종적으로 얻어진 적층 패키지의 동작시, 바텀 패키지(40a)와 탑 패키지(40b)간의 자유로운 선택이 이루어지도록 하기 위함이다.
계속해서, 플레임(60)은 사각 형상의 도금판(51)과, 상기 도금판(51)의 양측 가장자리 부분 각각에 일렬로 배열되면서 상기 플렉시블 보드(50)의 홀(41)에 삽입되도록 구비된 사각 기둥 형상의 연결봉(52)으로 구성된다. 상기 도금판(51)은, 예컨데, 알루미늄 도금판이며, 상기 연결봉(52)의 일측면에는 동축 선상에 배치되어 동일 기능을 행하는 바텀 패키지(40a)와 탑 패키지(40b)의 핀들(31)간을 전기적으로 상호 접속시키기 위한 솔더 페이스트(도시안됨)가 도포되어 있다.
도 3은 상기한 부재들이 상호 부착 및 삽입되어진 본 발명의 적층 패키지를 도시한 사시도로서, 도시된 바와 같이, 적층 패키지(100)는 바텀 패키지(40a)와 탑 패키지(40b)가 플렉시블 보드(50)의 개재하에 적층되고, 프레임(60)의 연결봉(52)은 상기 플렉시블 보드(50)의 도금 홀에 삽입되어져 상기 탑 패키지(40b)의 측면 상부면까지 배치되고, 동축 선상에 배치되어 동일 기능을 하는 바텀 패키지(40a)와 탑 패키지(40b)의 핀들(31)은 연결봉(52)의 일측면에 도포된 솔더 페이스트(도시안됨)를 리플로우시키는 것에 의해서 상기 연결봉(52)을 통해 전기적으로 상호 접속된다.
도 4는 본 발명의 다른 실시예에 따른 적층 패키지를 도시한 사시도로서, 도시된 바와 같이, 이 실시예에서는 이전 실시예에서 제조된 적층 패키지들(100a, 100b, 100c)을 적층시킴으로써, 보다 향상된 메모리 용량을 얻을 수 있다.
이상에서와 같이, 본 발명은 연결봉을 갖는 프레임을 이용해서 바텀 패키지와 탑 패키지의 동일 기능을 행하는 핀들간을 연결시키기 때문에, 그 제조 공정을 단순화시킬 수 있고, 이에 따른 제조 비용도 절감할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 반도체 칩과 그의 본드패드들과 각각 접속된 리드들의 일단 부분을 포함한 공간적 영역이 봉지제에 의해 봉지되고, 봉지제의 외측으로 인출된 리드들의 타단 부분은 아래쪽으로 절곡된 형상을 갖는 바텀 패키지 및 탑 패키지;상기 바텀 패키지와 탑 패키지 사이에 개재되며, 양측 가장자리 부분 각각에 일렬로 배열되게 도금 홀들이 구비된 플렉시블 보드; 및상기 바텀 패키지의 하부에 배치되는 도금판과, 상기 도금판의 양측 가장자리 부분 각각에 일렬로 배열되어 상기 플렉시블 보드의 홀에 삽입되면서, 솔더 페이스트에 의해 동축 선상에 배치되어 동일 기능을 행하는 바텀 패키지와 탑 패키지의 리드들간을 상호 접속시키는 연결봉을 구성되는 프레임을 포함하여 이루어지는 것을 특징으로 하는 적층 패키지.
- 제 1 항에 있어서, 상기 바텀 패키지와 탑 패키지에 구비된 핀들 중에서, 상기 바텀 패키지와 탑 패키지를 선택하기 위한 핀은 상대적으로 짧은 길이를 갖는 것을 특징으로 하는 적층 패키지.
- 제 2 항에 있어서, 상기 플렉시블 보드는, 상기 바텀 패키지와 탑 패키지의 구분핀들에 대응하는 도금 홀들을 연결하는 도전패턴이 구비된 것을 특징으로 하는 적층 패키지.
- 제 1 항에 있어서, 상기 도금판은 알루미늄 도금판인 것을 특징으로 하는 적층 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000058893A KR100713898B1 (ko) | 2000-10-06 | 2000-10-06 | 적층 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000058893A KR100713898B1 (ko) | 2000-10-06 | 2000-10-06 | 적층 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020028021A KR20020028021A (ko) | 2002-04-15 |
KR100713898B1 true KR100713898B1 (ko) | 2007-05-07 |
Family
ID=19692258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000058893A KR100713898B1 (ko) | 2000-10-06 | 2000-10-06 | 적층 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100713898B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393102B1 (ko) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 스택형 반도체패키지 |
KR20010086476A (ko) * | 2001-07-13 | 2001-09-13 | 신이술 | 인쇄회로기판 및 그것을 이용한 반도체 칩의 적층 패키지방법 |
KR100543900B1 (ko) * | 2002-04-08 | 2006-01-20 | 주식회사에스.엠.이. | 적층형 반도체 패키지 및 그 제조방법 |
KR20040007883A (ko) * | 2002-07-11 | 2004-01-28 | 주식회사 썬더스 | 반도체 패키지 적층용 리드 프레임, 이를 이용한 적층반도체 패키지 및 그 제조방법 |
KR100848612B1 (ko) | 2007-06-04 | 2008-07-28 | 조현귀 | 메모리피씨비를 포함한 다층메모리, 다층메모리용메모리피씨비 및 다층메모리용 메모리피씨비의 제조방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000019729A (ko) * | 1998-09-15 | 2000-04-15 | 강경석 | 적층을 위한 반도체칩과 반도체칩의 적층패키지 및 적층방법 |
-
2000
- 2000-10-06 KR KR1020000058893A patent/KR100713898B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000019729A (ko) * | 1998-09-15 | 2000-04-15 | 강경석 | 적층을 위한 반도체칩과 반도체칩의 적층패키지 및 적층방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020028021A (ko) | 2002-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753415B1 (ko) | 스택 패키지 | |
US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
US7321164B2 (en) | Stack structure with semiconductor chip embedded in carrier | |
US4763188A (en) | Packaging system for multiple semiconductor devices | |
EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
KR100713898B1 (ko) | 적층 패키지 | |
JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
US5706172A (en) | Stacked semiconductor package having supporting bars and a socket therefor | |
KR20010073345A (ko) | 적층 패키지 | |
US7777324B2 (en) | Interposer and semiconductor package with reduced contact area | |
US20040159925A1 (en) | Semiconductor device and method for manufacture thereof | |
KR100376884B1 (ko) | 스택 패키지 | |
KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100891538B1 (ko) | 칩 스택 패키지 | |
KR20080029273A (ko) | 스택 패키지 및 이를 이용한 고밀도 멀티 패키지 | |
KR100800140B1 (ko) | 패키지 스택 | |
KR100643016B1 (ko) | 패키지 몸체에 접속 구멍을 갖는 적층형 멀티 칩 패키지및 이에 사용되는 리드프레임 | |
KR100480908B1 (ko) | 적층 칩 패키지의 제조 방법 | |
US6256189B1 (en) | Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package | |
KR200292413Y1 (ko) | 적층형 반도체 패키지 | |
KR100818077B1 (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 | |
KR20030047403A (ko) | 볼 그리드 어레이형 적층 패키지 | |
US20080179721A1 (en) | Stacking of transfer carriers with aperture arrays as interconnection joints |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |