CN106449421A - 引线框、半导体装置以及引线框的制造方法 - Google Patents

引线框、半导体装置以及引线框的制造方法 Download PDF

Info

Publication number
CN106449421A
CN106449421A CN201610625745.6A CN201610625745A CN106449421A CN 106449421 A CN106449421 A CN 106449421A CN 201610625745 A CN201610625745 A CN 201610625745A CN 106449421 A CN106449421 A CN 106449421A
Authority
CN
China
Prior art keywords
lead
top ends
coating
opening portion
base end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610625745.6A
Other languages
English (en)
Other versions
CN106449421B (zh
Inventor
坂井直也
浴本进
稻继达也
佐藤光春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN106449421A publication Critical patent/CN106449421A/zh
Application granted granted Critical
Publication of CN106449421B publication Critical patent/CN106449421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种能够提高焊接性的引线框、半导体装置以及引线框的制造方法。引线框包括密封条(15)以及通过密封条相互连接的多个引线(16)。各引线包括：内引线(17)，其位于密封条的一侧；以及外引线(18)，其位于密封条的另一侧。各内引线(17)包括：基端部(17B)，其靠近密封条；顶端部(17A)，其位于与基端部相反的一侧；以及中间部(20)，其连接顶端部和基端部，具有与顶端部不同的宽度。引线框进一步包括镀层(31)，该镀层覆盖顶端部的上表面以及侧面和中间部的侧面中的至少一部分。基端部的侧面全面以及密封条的侧面全面从镀层露出。

Description

引线框、半导体装置以及引线框的制造方法
技术领域
本发明涉及引线框、半导体装置以及引线框的制造方法。
背景技术
用于半导体装置的引线框在将半导体装置安装到基板等上时使用。半导体元件安装到引线框上，利用树脂材料与引线框一起密封。日本专利第2648353号公报以及日本特公平1-35503号公报记载了现有的引线框。例如，引线框包括：焊垫，其安装有半导体元件；内引线，其与半导体元件电连接；外引线，其与内引线一体形成，作为在将半导体装置安装到基板等上时的外部连接端子使用。在这种引线框中，在焊垫以及内引线的表面形成有镀层，以提高半导体元件的搭载性或与金属线(接合线)的连接性。这种引线框例如通过以下的制造方法而形成。
首先，如图13A所示，在平板状的金属板100上形成掩模110。该掩模110将例如作为外引线使用的一部分的金属板100覆盖。接着，在图13B示出的工序中，通过将掩模110作为电镀掩模使用，将金属板100作为供电层使用而实施电解电镀，从而在从掩模110露出的金属板100的上表面上形成镀层101。接着，在图13C示出的工序中，通过冲压加工(stamping)而在金属板100形成开口部100X。通过该开口部100X，划定焊垫102、内引线103以及外引线104。此时，镀层101形成在焊垫102的上表面和内引线103的顶端部103A的上表面。
发明内容
发明所要解决的课题
在上述制造方法中，在形成镀层101后，对内引线103的顶端部103A实施压印加工处理。因为该压印加工处理，可能会使镀层101(例如，镀银层)的表面中的结晶结构发生变化。例如，如果因为结晶结构的变化而使镀层101的硬度变高的话，则会产生金属线的连接不良或接合强度降低。另外，压印加工处理是指使用冲压模对被加工物的表面进行按压，对其表面进行平坦化的处理。
用于解决课题的手段
在一观点中，引线框包括：密封条；以及多个引线，其通过所述密封条而相互连接。各引线包括：内引线，位于所述密封条的一侧；以及外引线，其位于所述密封条的另一侧，与所述内引线一体形成。引线框进一步包括第1镀层，该第1镀层形成在各个所述内引线上。各个所述内引线包括：所述密封条侧的基端部；与所述基端部相反的一侧的顶端部；以及中间部，其连接所述顶端部和所述基端部，具有与所述顶端部不同的宽度。所述第1镀层覆盖所述顶端部的上表面以及侧面，并覆盖所述中间部的侧面中的至少一部分。所述基端部的侧面全面以及所述密封条的侧面全面从所述第1镀层露出。
在另一观点中，引线框，其特征在于，具备：焊垫；密封条；多个引线，其通过所述密封条相互连接，所述多个引线分别包括内引线和外引线，所述内引线位于所述密封条的一侧并朝向所述焊垫延伸，所述外引线位于所述密封条的另一侧，在从所述焊垫分开的方向上延伸，与所述内引线形成为一体；第1镀层，其形成于各个所述内引线；以及第2镀层，其覆盖所述焊垫的上表面以及侧面，各个所述内引线包括：所述密封条侧的基端部；与所述基端部相反的一侧的顶端部；以及中间部，其将所述顶端部和所述基端部连接，具有与所述顶端部不同的宽度，所述第1镀层覆盖所述顶端部的上表面以及侧面，并覆盖所述中间部的侧面的至少一部分，所述基端部的侧面全面以及所述密封条的侧面全面从所述第1镀层露出。
在另一观点中，半导体装置，其特征在于，具备：引线框，其包括多个引线；第1镀层，其覆盖各个所述引线的一部分；半导体元件，其与各个所述引线电连接，安装于所述引线框；以及封固树脂，其密封所述半导体元件，各个所述引线包括：内引线，其通过所述封固树脂而被密封，外引线，其与所述内引线一体形成，从所述封固树脂露出，所述内引线包括：所述外引线侧的基端部；与所述基端部相反的一侧的顶端部；以及中间部，其将所述顶端部和所述基端部连接，具有与所述顶端部不同的宽度，所述第1镀层覆盖所述顶端部的上表面以及侧面，覆盖所述中间部的侧面的至少一部分，并且仅形成于通过所述封固树脂而密封的区域内，所述基端部的侧面全面从所述第1镀层露出。
在另一观点中，引线框的制造方法，其特征在于，包括如下步骤：准备金属板；对所述金属板进行冲压加工，而形成第1开口部，该第1开口部划定密封条、与所述密封条的一侧连接的内引线的顶端部以及与所述密封条的另一侧连接的外引线；形成第1镀层，该第1镀层覆盖所述金属板的上表面以及侧面，所述金属板位于由封固树脂密封的区域内；以及对所述金属板进行冲压加工，而形成第2开口部，该第2开口部与所述第1开口部连通，划定所述内引线的基端部，形成所述第1镀层的步骤包括用所述第1镀层覆盖所述顶端部的上表面以及侧面的步骤。
发明效果
根据一观点的引线框，能提高焊接性。
附图说明
图1A是表示一实施方式的引线框的概要俯视图。
图1B是图1A中示出的引线框的局部放大俯视图。
图2A是沿图1A的2a-2a线的剖视图。
图2B是沿图1A的2b-2b线的剖视图。
图3是图1B中示出的引线框的概要立体图。
图4是表示一实施方式的半导体装置的概要俯视图。
图5是沿图4的5-5线的剖视图。
图6A以及6B是表示图1A的引线框的制造方法的概要俯视图。
图7A是示出图1A的引线框的制造方法的放大俯视图。
图7B是示出图1A的引线框的制造方法的概要剖视图。
图8A、8B、9A、9B、以及10A是示出图1A的引线框的制造方法的放大俯视图。
图10B是示出图4的半导体装置的制造方法的概要俯视图。
图10C是示出图4的半导体装置的制造方法的概要剖视图。
图11A-11C是示出变形例中的引线框的制造方法的放大俯视图。
图12A-12C是示出其他变形例中的引线框的制造方法的放大俯视图。
图13A-13C是示出相关技术中的引线框的制造方法的概要俯视图。
附图标记说明
10 引线框
11 框架基材
12 焊垫
16 引线
17 内引线
17A 顶端部
17B 基端部
18 外引线
20 缩颈部(中间部)
20X 凹部
23 宽宽度部(中间部)
31 镀层(第1镀层)
32 镀层(第2镀层)
40 半导体装置
50 半导体元件
60 封固树脂
70 金属板
70X 开口部(第1开口部)
70Y、70Z 开口部(第2开口部)
71 扩开部
81 冲头(第1冲头)
86、87 冲头(第2冲头)
具体实施方式
以下，参照附图对一个实施方式进行说明。另外，附图中有时为了便于理解特征而将特征部分放大示出，不限于各构成元件的尺寸比例等与实际相同。另外，在剖视图中，一部分的部件的剖面线代替为梨皮花纹而示出，并省略了一部分部件的剖面线，以便于易于理解各部件的截面结构。
如图1A所示，引线框10包括框架基材11，作为SOP(Small Outline Package：小外形封装)的基板而使用。框架基材11的材料可以使用例如铜(Cu)、将Cu作为基础的合金、铁-镍(Fe-Ni)、将Fe-Ni作为基础的合金等。该框架基材11可以通过对金属板进行例如冲压加工来获得。
框架基材11在俯视时为大致矩形。框架基材11包括焊垫12，在该焊垫12上搭载有半导体元件50。焊垫12在俯视时为大致矩形。在框架基材11的沿着长边方向(图1A中为左右方向)的两侧缘部形成有一对轨道部13。焊垫12被多个(在此，例如为2个)支撑条14支承，支撑条14与一对轨道部13连结。焊垫12包括：与轨道部13平行的第1端面以及第2端面；以及第3端面以及第4端面，其在俯视时与轨道部13延伸的方向正交的方向(图1A中为上下方向)上延伸，将第1端面以及第2端面连结。各支撑条14与焊垫12的第1端面或第2端面连结。在与焊垫12的第3端面相邻位置上配置有多个引线16，该引线16通过密封条15而相互连接。另外，在与焊垫12的第4端面相邻的位置上也配置有多个引线16，该引线16通过密封条15而相互连接。例如，各密封条15朝向在俯视时与轨道部13延伸的方向正交的方向延伸，以将多个引线16与一对轨道部13连结。
各引线16包括内引线17和外引线18。内引线17位于对应的密封条15的一侧，朝向焊垫12延伸，外引线18位于对应的密封条15的另一侧，在从焊垫12离开的方向上延伸。换句话来讲，内引线17的基端以及外引线18的基端与对应的密封条15连接。各外引线18的顶端(也就是说，与密封条15相反的一侧的端部)例如与一对内框架19中的一方连接。一对内框架19与密封条15同样，向在俯视时与轨道部13延伸的方向正交的方向延伸，以将引线16与一对轨道部13连结。焊垫12、支撑条14、密封条15以及引线16(内引线17以及外引线18)由在厚度方向上贯穿框架基材11的开口部(多个)11划定。
在图1A中，将内引线17的基端部以及支撑条14的基端部包围的单点划线的矩形框表示树脂密封区域A1，该树脂密封区域A1通过封固树脂60(参照图5)进行树脂密封。也就是说，焊垫12以及内引线17被封固树脂60密封，外引线18从封固树脂60露出。另外，在图1A中，将外引线18的顶端部以及支撑条14的基端部包围的虚线的矩形框表示在引线框10搭载半导体元件50而形成封固树脂60后，将其分别切割(trimming)为单独的半导体装置时的切断位置。也就是说，位于比虚线的矩形框靠外侧的位置的框架基材11(内框架19等)在制造半导体装置的过程中废弃。
如图1B所示，各内引线17在俯视时形成为大致矩形。在各内引线17的长边方向上的中途部分形成有缩颈部20。在本例中，各内引线17包括：位于接近焊垫12的一侧的顶端部17A；位于接近密封条15的一侧的基端部17B；以及中间部，其连接顶端部17A和基端部17B，具有与顶端部17A不同的宽度，该中间部作为缩颈部20而形成。缩颈部20例如比内引线17的其他部分(也就是说、顶端部17A以及基端部17B)形成得更窄。缩颈部20的宽度W1设定为比顶端部17A的宽度W2小(窄)。宽度W1、W2为在俯视时与内引线17延伸的方向正交的方向上的尺寸。在本例中，在内引线17的两侧面形成有朝向内引线17的内部凹陷的凹部20X，通过该2个凹部20X之间的窄宽部划定有缩颈部20。因此，在相邻的内引线17的缩颈部20之间的分开距离D1比相邻的顶端部17A之间的分开距离D2长。在本例中，在俯视时各凹部20X的内侧面(也就是说、缩颈部20的各侧面)弯曲。例如，各凹部20X在俯视时为大致半圆状。
另外，虽然省略了图示，但是缩颈部20和基端部17B的连接部分(角部)形成为比缩颈部20和顶端部17A的连接部分(角部)锐利(有尖)。另外，缩颈部20位于树脂密封区域A1的内侧。
如图2A所示，内引线17的顶端部17A的上表面被镀层31覆盖。镀层31例如覆盖内引线17的顶端部17A的上表面全面以及侧面全面。
如图1B以及3所示，在本例中，镀层31(参照图3中的梨皮花纹的区域)覆盖缩颈部20的上表面全面以及侧面全面。也就是说，镀层31覆盖凹部20X的内侧面全面。另外，在本例中，镀层31在树脂密封区域A1的内侧覆盖内引线17的基端部17B的局部的上表面。另一方面，在基端部17B的其他部分的上表面和基端部17B的侧面全面上没有形成镀层31。也就是说，基端部17B的侧面全面从镀层31露出，露出于外部。另外，镀层31也没有在密封条15的侧面全面上形成。如此，镀层31仅在树脂密封区域A1的内侧的区域形成。但是，在内引线17的下表面没有形成镀层31。也就是说，内引线17的下表面从镀层31露出。
如图1A所示，镀层31的上表面例如作为与搭载于焊垫12上的半导体元件50电连接的引线接合部而发挥作用。另外，作为镀层31，例如可以使用镀银(Ag)层。另外，作为镀层31，也可以采用例如在内引线17的表面上以镀镍(Ni)层、镀钯(Pd)层以及镀金(Au)层的顺序层积的多层镀层。
如图2A以及2B所示，焊垫12的上表面被镀层32覆盖。镀层32例如覆盖焊垫12的上表面全面以及侧面全面。另外，镀层32例如覆盖对焊垫12进行支承的支撑条14的一部分的上表面以及侧面。该镀层32例如在树脂密封区域A1的内侧形成于支撑条14的上表面以及侧面。但是，镀层32不形成在焊垫12的下表面以及支撑条14的下表面。也就是说，焊垫12的下表面以及支撑条14的下表面从镀层32露出。
镀层32的上表面作为搭载半导体元件50的芯片焊接部而发挥作用。另外，作为镀层32，例如可以采用与镀层31同样的镀层。也就是说，作为镀层32，也可以采用例如以Ag镀层、Ni镀层、Pd镀层、Au镀层的顺序层积的多层镀层。
如图2A以及2B所示，支撑条14例如以焊垫12位于比内引线17低的位置的方式折弯。由此，提高被搭载于焊垫12的半导体元件50的电极51和内引线17的连接性。
接着，根据图4以及5，对采用了引线框10的半导体装置40进行说明。
如图4所示，半导体装置40使用引线框10制造而成，具有例如SOP的封装体结构。
在形成于焊垫12的上表面的镀层32的上表面通过粘合剂(省略图示)粘接有半导体元件50的背面。作为粘合剂，例如可采用银糊剂。
半导体元件50的电极51通过金属线55而与形成在内引线17的顶端部17A的上表面上的镀层31连接。作为金属线55，例如可采用由金、铜、铝(Al)等形成的细线。
在半导体装置40的引线框10中，去除将相邻的引线16连结的密封条15(参照图1A)的部分。由此，引线16相互分离，成为各引线16电气独立的状态。
如图5所示，在半导体装置40中通过封固树脂60来密封包括半导体元件50、金属线55、焊垫12以及内引线17的顶端部17A的部分。封固树脂60将引线框10上的半导体元件50以及金属线55整体密封。另外，封固树脂60覆盖形成于焊垫12上以及支撑条14(参照图4)上的镀层32的表面全面、形成在内引线17上的镀层31的表面全面、从镀层31露出的内引线17的上表面以及侧面。另外，通过封固树脂60填充图1B所示的内引线17的凹部20X。也就是说，封固树脂60进入位于图1B所示的顶端部17A的外侧的凹部20X内，卡止引线16。由此，适当地抑制引线16从封固树脂60脱落。此外，封固树脂60覆盖焊垫12的下表面全面、内引线17的部分下表面以及支撑条14的下表面。
另一方面，在半导体装置40中，内引线17的基端部和外引线18从封固树脂60露出。但是，镀层31、32不从封固树脂60露出。也就是说，镀层31、32仅形成于封固树脂区域A1的内侧。
在此，半导体元件50例如为LSI芯片。在图5的例子中，虽然在引线框10上搭载有1个半导体元件50，但是根据需要，也可以在引线框10上搭载2个或者是其以上的半导体元件50。另外，也可以代替半导体元件50或者与半导体元件50进行组合，搭载任意的能动元件或受动元件。作为封固树脂60的材料，例如可使用环氧树脂、聚酰亚胺树脂、酚树脂、丙烯酸树脂树脂等绝缘性树脂。
半导体装置40中的各外引线18包括折弯部21、22。外引线18通过折弯部21，22形成为所谓的鸥翼状。折弯部21设于特定的位置、例如密封条15(参照图1A)的位置。另外，从折弯部22到外引线18的顶端的外引线18的下表面成为焊接到印刷电路板等的安装用基板的垫片上的安装面。
接着，对引线框10的制造方法进行说明。
如图6A所示，准备金属板70。金属板70例如形成为俯视时大致矩形。在金属板70上连续设有多个(在图6A的例子中为3个)独立区域A2，各个独立区域A2分别形成有引线框10(参照图1A)。另外，作为金属板70的材料，可采用例如Cu、将Cu作为基础的合金、将Fe-Ni、Fe-Ni作为基础的合金等。例如，作为金属板70，可以采用细长带状的卷材。
另外，在6A中示出的例子中，金属板70包括3个独立区域A2，但是独立区域A2的数量不作特别的限定。在以下中，为了简化说明，着眼于1个独立区域A2进行说明。
在图6B示出的工序中，通过冲压加工，在金属板70形成开口部70X(第1开口部)，该开口部70X划定焊垫12、一对轨道部13、支撑条14、密封条15、内引线17的端部17A、外引线18以及内框架19。在该工序中，在形成开口部70X的同时、或者形成开口部70X后，对内引线17的顶端部17A实施压印加工处理。此时，由于在实施了压印加工处理的顶端部17A上没有形成镀层(例如，Ag镀层)，所以不会发生因压印加工处理而导致镀层的结晶结构产生变化的情况。
另外，在该工序中，只划定包括图1B示出的内引线17中的实施了压印加工处理的顶端部17A的一部分。换句话来讲，在该工序中，不划定内引线17的基端部17B(参照图1B)，与没有划定上述内引线17的基端部17B相对应地，密封条15的宽度形成得比图1B示出的密封条15的宽度宽。
如图7A所示，开口部70X划定焊垫12与内引线17的顶端部17A之间的分开距离(宽度)。另外，该开口部70X大致划定相邻的顶端部17A之间的分开距离D2。在该开口部70X的靠密封条15的端部形成有扩开部71。该扩开部71比开口部70X的其他部分(例如，划定顶端部17A的部分)扩开。该扩开部71以从顶端部17A朝向密封条15凹陷的方式形成。在扩开部71的位置上相邻的内引线17之间的分开距离D1设定为大于分开距离D2。在本例中，扩开部71在俯视时弯曲。例如，扩开部71在俯视时为大致椭圆状。该扩开部71划定缩颈部20，缩颈部20具有比顶端部17A的宽度W2小的宽度W1。另外，扩开部71形成于树脂密封区域A1(参照单点划线)的内侧。
上述开口部70X例如由如下方式形成。
首先，如图7B所示，准备模具80。模具80大致包括冲头81、按压部82以及拉模83。并且，在按压部82与拉模83之间插入图6A示出的金属板70，通过冲头81按压该金属板70的特定的部分对其进行冲裁，从而形成开口部70X。另外，图7B表示由冲头81对金属板70的特定部分进行冲裁后的状态。
接着，在图8A所示的工序中，在金属板70的上表面形成掩模85。掩模85使包括内引线17的顶端部17A的一部分、焊垫12以及支撑条14的一部分露出。在本例中，掩模85在树脂密封区域A1(参照单点划线)的内侧使内引线17的一部分、支撑条14的一部分以及焊垫12的表面全面露出。换句话来讲，掩模85在树脂密封区域A1的外侧覆盖金属板70的上表面。另外，作为掩模85的材料，例如只要是相对于下一个工序的电镀处理具有耐电镀性的材料，不做特别的限定。
接着，在图8B示出的工序中，将掩模85作为电镀掩模而使用，将金属板70作为电镀供电层而使用，从而对金属板70的上表面实施电解电镀。由此，从掩模85露出的金属板70的上表面被电镀。在本例中，在焊垫12的上表面形成镀层32，并且在内引线17的顶端部17A的上表面形成镀层31。例如，镀层31、32为Ag镀层的情况下，通过对金属板70的上表面喷射Ag电镀液，从而形成镀层31、32。此时，在金属板70(例如，焊垫12、支撑条14以及内引线17)的侧面也附着Ag电镀液。因此，镀层32不仅覆盖焊垫12的上表面，还覆盖焊垫12的侧面。另外，镀层31不仅覆盖内引线17的顶端部17A的上表面，还覆盖顶端部17A的侧面。此外，镀层31还覆盖扩开部71的内侧面。另外，在本例中，将掩模85的缘部设于扩开部71的外侧。因此，镀层31还覆盖位于扩开部71的外侧的金属板70的一部分的上表面。但是，掩模85的缘部设于树脂密封区域A1的内侧，因此镀层31、32仅形成于树脂密封区域A1内。另外，在该电镀工序中，虽然省略了图示，但是在金属板70的下表面全面被掩模覆盖的状态下，实施上述的电解电镀。因此，在金属板70的下表面不形成镀层。在如此形成镀层31、32后，去除掩模85。
接着，在图9A以及9B所示的工序中，通过冲压加工，形成划定内引线17的基端部17B的开口部70Y(第2开口部)。在本例中，如图9A所示，首先准备模具，该模具具备冲头86。该模具虽然省略了图示，但是与图7B示出的模具80同样地，包括冲头86、按压部以及拉模。接着，将形成有开口部70X的金属板70插入到模具的按压部与拉模之间，通过冲头86对金属板70的特定的部分进行按压而对其进行冲裁。由此，如图9B所示，形成开口部70Y，该开口部70Y与开口部70X的扩开部71连通，划定密封条15和内引线17的基端部17B。开口部70Y划定相邻的基端部17B之间的分开距离D3。另外，分开距离D3也可以是与相邻的顶端部17A之间的分开距离D2相同的距离，也可以是比分开距离D2长的距离。但是，分开距离D3设定为比缩颈部20之间的分开距离D1短的距离。
通过形成开口部70Y，扩开部71的内侧面的一部分被去除，扩开部71的残留的内侧面的部分成为凹部20X。由此，通过由凹部20X划定的缩颈部20，基端部17B与顶端部17A连接。然后，通过形成基端部17B而形成内引线17，从而形成引线16，该引线16包括内引线17和外引线18。换句话来讲，在图9A以及9B所示的工序中，形成开口部11X，形成框架基材11，该框架基材11包括相互连通的开口部70Y和开口部70X。
在此，如图9A所示，冲头86配置为在俯视时与扩开部71的内侧面的一部分重叠。在本例中，冲头86在俯视时为大致矩形。并且，冲头86在俯视时以划定基端部17B的长边方向的长度的端面86A(图9A中为在左右方向上延伸的端面)与扩开部71的弯曲的内侧面交叉的方式配置。此时，与端面86A正交的端面86B的宽度根据图9B示出的分开距离D3而设定，并设定为小于扩开部71的开口宽度(参照分开距离D1)。因此，即使冲头86从设计位置偏离的情况下，也能适当地抑制在开口部70X的内侧面和开口部70Y的内侧面的边界部分产生毛刺等。
如图9A以及9B所示的工序中，通过上述冲头86冲裁金属板70的一部分，从而形成图9B示出的开口部70Y，金属板70包括形成有镀层31的扩开部71的内侧面的一部分。因此，在开口部70Y的内侧面、即内引线17的基端部17B的侧面以及密封条15的侧面不形成镀层31。另一方面，在基端部17B的一部分的上表面形成有镀层31。因此，在本例中，形成于内引线17的上表面上的镀层31的端部的位置与形成于内引线17的侧面上的镀层31的端部的位置不同。形成于内引线17的侧面上的镀层31的端部位于开口部70X的内侧面和开口部70Y的内侧面的边界部分、即凹部20X的靠近基端部17B的端部。也就是说，在相当于开口部70X的内侧面的顶端部17A的侧面、缩颈部20的侧面形成有镀层31，但是在相当于开口部70Y的内侧面的基端部17B的侧面没有形成镀层31。
缩颈部20的侧面和基端部17B的侧面的连接部(角部)由在俯视时直线状地延伸的冲头86的端面86A形成。因此，如图10A所示，缩颈部20的侧面与基端部17B的侧面的连接部(角部)C1形成为锐利的角部、即有尖的角部。相对于此，缩颈部20的侧面与顶端部17A的侧面的连接部(角部)C2对应于冲头81(参照图7B)的角部的形状而形成。此时，冲头81的角部在制造上不容易形成为尖角，而形成为R形状。因此，通过缩颈部20的侧面和顶端部17A的侧面的连接部(角部)C2形成为R形状。也就是说，通过使用冲头86进行的第2次的冲压加工而形成的连接部(角部)C1比通过使用冲头81进行的第1次的冲压加工形成的连接部(角部)C2更尖。如此，当缩颈部20的侧面和基端部17B的侧面的连接部C1冲裁为有尖的角部时，在使用冲头86进行第2次冲裁时，能抑制镀层31从基端部17B的上表面剥离。
接着，通过冲压加工将支撑条14折弯，以使图9B示出的焊垫12的位置配置在比内引线17靠下方的位置。
通过以上说明的工序，能制造图1示出的引线框10。
接着，对半导体装置40的制造方法进行说明。
首先，在图10B所示的工序中，在覆盖焊垫12的上表面的镀层32的上表面上通过粘合剂(省略图示)粘合半导体元件50的背面。接着，通过金属线55，将半导体元件50的电极51和覆盖内引线17的顶端部17A的上表面的镀层31的上表面电连接。由此，在引线框10上安装半导体元件50。接着，形成封固树脂60(参照单点划线)，该封固树脂60对半导体元件50、金属线55、焊垫12、内引线17以及镀层31、32进行密封。封固树脂60例如通过传递模塑法、压缩模塑法、注射模塑法等形成。
接着，通过冲压加工等去除(切断)将相邻的引线16相互连结的密封条15的部分。接着，通过冲压加工等，沿着用虚线示出的切断位置B1，将外引线18的顶端以及支撑条14的端部从内框架19以及轨道部13切离。接着，在图10C所示的工序中，通过对外引线18进行折弯加工，从而在外引线18形成折弯部21、22。
根据以上的制造工序，能制造如图4以及5所示的独立的半导体装置40。
本实施方式具有以下的优点。
(1)通过冲压加工形成开口部70X，该开口部70X划定内引线17的顶端部17A。接着，在对顶端部17A实施压印加工处理后，形成镀层31，该镀层31覆盖顶端部17A的上表面以及侧面。在该方法中，在形成镀层31后不实施压印加工处理，所以能适当地抑制镀层31的结晶结构产生变化。因此，适当地抑制如下的情况：产生金属线55的连接不良或接合强度不足。换句话来讲，与现有技术相比，能提高引线接合性。
如图13A-13C所示的相关技术那样，在形成内引线103之前在平板状的金属板100上形成镀层101的情况下，不容易管理镀层101的形成区域。与此相对，在本实施方式中，在形成内引线17的一部分、即需要形成镀层31的顶端部17A后，在相对于该顶端部17A形成镀层31，所以能比现有的技术更容易管理镀层31的形成区域。
(2)在形成镀层31后，通过冲压加工形成开口部70Y，该开口部70Y划定内引线17的基端部17B。由此，能适当地抑制在内引线17的基端部17B的侧面形成镀层31。
例如，当镀层31露出于树脂密封区域A1的外侧时，使用包含该镀层31的引线框制造半导体装置的情况下，镀层31会从封固树脂60露出。在该情况下，可能有诱发移动，而使相邻的引线16电气短路。这个问题在镀层31为Ag镀层的情况下更显著。
与此相对，在本实施方式中，在将作为引线接合部发挥作用的镀层31形成于内引线17的顶端部17A后，形成内引线17的基端部17B，因此在基端部17B的侧面不形成镀层31。由此，适当地抑制镀层31形成到树脂密封区域A1的外侧。进而，适当地抑制因移动而造成的相邻的引线16短路。
(3)通过使用冲头81的第1次冲压加工而与扩开部71一起形成开口部70X。然后，通过使用宽度比扩开部71窄的冲头86的第2次冲压加工形成与开口部70X连通的开口部70Y。由此，即使在冲头86发生错位的情况下，也能适当地抑制在开口部70X的内侧面和开口部70Y的内侧面的边界部分产生毛刺。
(4)内引线17包括缩颈部20，缩颈部20将该内引线17的顶端部17A和基端部17B连接，比顶端部17A细。在该构成中，封固树脂60进入缩颈部20，所以能适当地抑制引线16从封固树脂60脱落。
(其他实施方式)
上述实施方式也能以如下的方式进行变更。
·在上述实施方式中的内引线17的形状不特别限定。
例如也可以通过图11A-11C所示的制造工序形成内引线17。另外，在此，除内引线17以外的部分的制造方法与上述实施方式相同，所以仅着眼于内引线17进行说明。
在图11A所示的工序中，通过冲压加工，在金属板70上形成开口部70X(第1开口部)，该开口部70X划定内引线17的顶端部17A。此时，在开口部70X上的接近密封条15的端部还形成扩开部71。该扩开部71比划定顶端部17A的开口部70X的部分更扩开。在本例中，扩开部71在俯视时为大致矩形。通过该扩开部71划定缩颈部20。
接着，与图8A以及8B示出的工序同样地，形成镀层31，该镀层31将包括内引线17的顶端部17A的金属板70的一部分的上表面以及侧面覆盖。在本例中，镀层31覆盖顶端部17A的上表面全面以及侧面全面、扩开部71的内侧面全面、扩开部71周围的金属板70的上表面。即使在本例中，镀层31也仅形成在树脂密封区域A1内。
接着，在图11B以及11C所示的工序中，通过使用了冲头87的冲压加工，形成开口部70Z(第2开口部)，该开口部70Z划定内引线17的基端部17B。如图11B所示，冲头87在俯视时以与扩开部71的内侧面的一部分重叠的方式配置。在本例中，冲头87包括在俯视时为大致矩形的主体部87A以及从主体部87A突出的突出部87B。突出部87B的宽度设定为比主体部87A的宽度小。通过主体部87A和突出部87B，冲头87形成为俯视时呈阶梯状。并且，冲头87以在俯视时突出部87B的端面(图11B中为在上下方向上延伸的端面)与扩开部71的内侧面(图11B中为在左右方向上延伸的内侧面)交叉的方式配置。此时，突出部87B的宽度设定为比扩开部71的开口宽度小，因此即使在发生冲头87从设计位置偏离的情况下，也能适当地抑制在开口部70X的内侧面和开口部70Z的内侧面的边界部分产生毛刺等。
然后，通过使用冲头87对金属板70的特定部分进行按压并对其进行冲裁，如图11C所示，形成开口部70Z，该开口部70Z与开口部70X的扩开部71连通，划定内引线17的基端部17B。通过形成该开口部70Z，扩开部71的内侧面的一部分被去除，扩开部71的残留的内侧面的部分作为凹部20X而形成。在本例中，凹部20X在俯视时为U字状，各角部形成为直角。另外，通过形成该开口部70X，在缩颈部20与基端部17B之间形成宽宽度部23，该宽宽度部23具有比基端部17B的宽度大的宽度。该宽宽度部23与冲头87的阶梯形状(参照图11B)对应地形成。如此，在图11C所示的内引线17中，在将顶端部17A和基端部17B连接的中间部形成缩颈部20和宽宽度部23。缩颈部20与顶端部17A连接，形成为比顶端部17A更细。另外，在本例中，缩颈部20形成得比基端部17B更细。宽宽度部23将缩颈部20和基端部17B连接，形成得比基端部17B更粗。另外，在本例中，宽宽度部23形成得比顶端部17A更细。如此，在图11B以及11C所示的工序中，通过冲头87对包括扩开部71的内侧面的一部分的金属板70的特定的部分进行冲裁，从而形成开口部70Z，以使顶端部17A和基端部17B通过缩颈部20和宽宽度部23连接，缩颈部20具有比顶端部17A的宽度小的宽度(在本例中，比基端部17B的宽度小的宽度)，宽宽度部23具有比基端部17B的宽度大的宽度(在本例中，比顶端部17A的宽度小的宽度)。
在此，在本例中，凹部20X的内侧面由缩颈部20的侧面、顶端部17A的侧面的一部分(与缩颈部20的侧面抵接，从缩颈部20的侧面朝向相邻的内引线17延伸的部分)以及宽宽度部23的侧面的一部分(与缩颈部20的侧面抵接，从缩颈部20的侧面朝向相邻的内引线17延伸的部分形成。并且，该凹部20X的内侧面全面被镀层31覆盖。因此，形成凹部20X的内侧面的宽宽度部23的侧面部分的全面被镀层31覆盖。
另一方面，在通过冲头87划定的宽宽度部23的侧面部分、即连接凹部20X的内侧面和基端部17B的侧面的宽宽度部23的侧面部分没有形成镀层31。此外，在基端部17B的侧面以及密封条15的侧面也没有形成镀层31。也就是说，在通过冲头87划定的开口部70Z的内侧面没有形成镀层31。另外，在图11C示出的例子中，在宽宽度部23的上表面以及基端部17B的一部分的上表面没有形成镀层31。
包括具有在图11C中示出的结构的内引线17的引线框也具有与上述实施方式同样的优点。另外，在该内引线17中，除了凹部20X，形成有宽宽度部23，宽宽度部23具有比基端部17B的宽度大的宽度。该宽宽度部23作为两端部进入封固树脂60内的锚发挥作用。由此，能适当地抑制包括内引线17的引线从封固树脂60脱落。
·另外，也可以通过图12A-12C所示的制造工序形成内引线17。另外，在此，除内引线17以外的部分的制造方法与上述实施方式相同，因此只着眼于内引线17进行说明。
在图12A所示的工序中，通过冲压加工，在金属板70形成开口部70X(第1开口部)，该开口部70X划定内引线17的顶端部17A。此时，在开口部70X的靠近密封条15的端部没有形成扩开部71。在本例中，划定相邻的顶端部17A之间的宽度的开口部70X形成为俯视时呈大致矩形。在该工序中，只划定内引线17的顶端部17A。
接着，如图8A以及8B示出的工序同样地，形成镀层31，该镀层31覆盖金属板70的一部分的上表面以及侧面，金属板70包括内引线17的顶端部17A。在本例中，镀层31覆盖顶端部17A的上表面全面以及侧面全面、开口部70X的内侧面全面、以及开口部70X周围的金属板70的上表面。在本例中，镀层31仅形成在树脂密封区域A1内。
接着，在图12B以及12C所示的工序中，通过使用了冲头87的冲压加工，形成开口部70Z(第2开口部)，该开口部70Z划定内引线17的基端部17B。如图12B所示，冲头87以俯视时突出部87B的端面(图12B中为在上下方向上延伸的端面)与开口部70X的内侧面(图12B中为在左右方向上延伸的内侧面)交叉的方式配置。此时，突出部87B的宽度设定为小于开口部70X的开口宽度，因此即使在冲头87从设计位置偏离的情况下，也能抑制在开口部70X的内侧面和开口部70Z的内侧面的边界部分产生产生毛刺等。
然后，通过冲头87按压金属板70的特定的部分并对其进行冲裁，如图12C所示，形成开口部70Z，该开口部70Z与开口部70X连通，划定内引线17的基端部17B。通过形成该开口部70Z，从而形成中间部，该中间部将顶端部17A和基端部17B连接，具有与顶端部17A不同的宽度。在本例中，该中间部作为具有比顶端部17A的宽度以及基端部17B的宽度大的宽度的宽宽度部23而形成，该宽宽度部23与冲头87的阶梯形状(参照图12B)对应地形成。如此，在图12B以及12C所示的工序中，通过冲头87对包括开口部70X的内侧面的一部分的金属板70的特定部分进行冲裁，从而形成开口部70Z，以使顶端部17A和基端部17B通过宽宽度部23连接，宽宽度部23具有比顶端部17A的宽度以及基端部17B的宽度大的宽度。
在此，在本例中，宽宽度部23的第1侧面部分(与顶端部17A的侧面抵接，从顶端部17A的侧面朝向相邻的内引线17延伸的侧面部分)的全面被镀层31覆盖，宽宽度部23的第1侧面部分形成开口部70X的内侧面。另一方面，在宽宽度部23的第2侧面部分没有形成镀层31，宽宽度部23的第2侧面部分通过冲头87划定，将凹部70X的内侧面(宽宽度部23的第1侧面部分)和基端部17B的侧面连接。此外，在基端部17B的侧面以及密封条15的侧面也没有形成镀层31。也就是说，在通过冲头87划定的开口部70Z的内侧面没有形成镀层31。另外，在图12C中示出的例子中，在宽宽度部23的上表面以及基端部17B的一部分的上表面形成有镀层31。
包括具有图12C所示出的结构的内引线17的引线框，也具有与上述实施方式同样的优点。另外，在该内引线17的中间部形成有宽宽度部23，宽宽度部23具有比基端部17B的宽度大的宽度。该宽宽度部23作为两端部进入到封固树脂60内的锚发挥作用。由此，能适当地抑制包括内引线17的引线从封固树脂60脱落。
·在上述实施方式以及各变形例中，作为引线接合部发挥作用的镀层31的形成区域不做特别地限定。只要覆盖顶端部17A的上表面、且仅形成在树脂密封区域A1内，则镀层31的形成区域不做特别地限定。例如，在上述实施方式中，以覆盖从顶端部17A的上表面到基端部17B的一部分的上表面的方式形成镀层31，但是也可以以覆盖从顶端部17A的上表面到缩颈部20的一部分的上表面的方式形成镀层31。另外，也可以将仅覆盖顶端部17A的上表面的镀层31作为引线接合部而采用。另外，在上述实施方式中，由镀层31覆盖顶端部17A的侧面全面和缩颈部20的侧面全面(也就是说，凹部20X的内侧面全面)，但是也可以由镀层31覆盖顶端部17A的侧面的一部分和缩颈部20的侧面的一部分。
·在上述实施方式以及上述各变形例中，对使用SOP的引线框10以及具有SOP的封装体结构的半导体装置40进行了说明，但是上述引线框结构不仅限于适用到SOP。上述引线框结构也可以适用于例如在QFP(Quad Flat Package：方型扁平式封装)使用的引线框以及具有QFP的封装体结构的半导体装置。另外，上述引线框结构也可以适用于例如在DIP(DualInline Package：双列直插式封装)使用的引线框以及具有DIP的封装体结构的半导体装置。
·也可以省略上述实施方式以及上述各变形例中的焊垫12。
·在上述实施方式以及上述变形例中的安装于引线框10上的半导体元件50的数量、该半导体元件50的安装方式(例如，引线接合安装、倒装片安装、或者这些的组合)等能变形·变更为各种方式。

Claims (10)

1.一种引线框，其特征在于，具备：
密封条；
多个引线，其通过所述密封条相互连接，所述多个引线分别包括内引线和外引线，所述内引线位于所述密封条的一侧，所述外引线位于所述密封条的另一侧，与所述内引线形成为一体；以及
第1镀层，其形成于各个所述内引线，
各个所述内引线包括：
所述密封条侧的基端部；
与所述基端部相反的一侧的顶端部；以及
中间部，其将所述顶端部和所述基端部连接，具有与所述顶端部不同的宽度，
所述第1镀层覆盖所述顶端部的上表面以及侧面，并覆盖所述中间部的侧面的至少一部分，
所述基端部的侧面全面以及所述密封条的侧面全面从所述第1镀层露出。
2.一种引线框，其特征在于，具备：
焊垫；
密封条；
多个引线，其通过所述密封条相互连接，所述多个引线分别包括内引线和外引线，所述内引线位于所述密封条的一侧并朝向所述焊垫延伸，所述外引线位于所述密封条的另一侧，在从所述焊垫分开的方向上延伸，与所述内引线形成为一体；
第1镀层，其形成于各个所述内引线；以及
第2镀层，其覆盖所述焊垫的上表面以及侧面，
各个所述内引线包括：
所述密封条侧的基端部；
与所述基端部相反的一侧的顶端部；以及
中间部，其将所述顶端部和所述基端部连接，具有与所述顶端部不同的宽度，
所述第1镀层覆盖所述顶端部的上表面以及侧面，并覆盖所述中间部的侧面的至少一部分，
所述基端部的侧面全面以及所述密封条的侧面全面从所述第1镀层露出。
3.根据权利要求1或2所述的引线框，其特征在于，
所述中间部包括具有比所述顶端部小的宽度的缩颈部，
所述第1镀层覆盖所述缩颈部的侧面全面。
4.根据权利要求3所述的引线框，其特征在于，
所述中间部进一步包括宽宽度部，该宽宽度部将所述缩颈部和所述基端部连接，具有比所述基端部大的宽度，
所述第1镀层由所述顶端部的侧面的一部分、所述缩颈部的侧面以及所述宽宽度部的侧面的一部分形成，将划定所述缩颈部的凹部的内侧面全面覆盖，
将所述凹部的内侧面和所述基端部的侧面连接的所述宽宽度部的侧面的其他部分从所述第1镀层露出。
5.根据权利要求1或2所述的引线框，其特征在于，
所述中间部包括宽宽度部，该宽宽度部具有比所述顶端部大的宽度，
所述第1镀层覆盖所述宽宽度部的第1侧面部分的全面，所述宽宽度部的第1侧面部分与所述顶端部的侧面抵接，从所述顶端部的侧面朝向外侧延伸，
将所述宽宽度部的所述第1侧面部分和所述基端部的侧面连接的所述宽宽度部的第2侧面部分从所述第1镀层露出。
6.一种半导体装置，其特征在于，具备：
引线框，其包括多个引线；
第1镀层，其覆盖各个所述引线的一部分；
半导体元件，其与各个所述引线电连接，安装于所述引线框；以及
封固树脂，其密封所述半导体元件，
各个所述引线包括：
内引线，其通过所述封固树脂而被密封，
外引线，其与所述内引线一体形成，从所述封固树脂露出，
所述内引线包括：
所述外引线侧的基端部；
与所述基端部相反的一侧的顶端部；以及
中间部，其将所述顶端部和所述基端部连接，具有与所述顶端部不同的宽度，
所述第1镀层覆盖所述顶端部的上表面以及侧面，覆盖所述中间部的侧面的至少一部分，并且仅形成于通过所述封固树脂而密封的区域内，
所述基端部的侧面全面从所述第1镀层露出。
7.一种引线框的制造方法，其特征在于，包括如下步骤：
准备金属板；
对所述金属板进行冲压加工，而形成第1开口部，该第1开口部划定密封条、与所述密封条的一侧连接的内引线的顶端部以及与所述密封条的另一侧连接的外引线；
形成第1镀层，该第1镀层覆盖所述金属板的上表面以及侧面，所述金属板位于由封固树脂密封的区域内；以及
对所述金属板进行冲压加工，而形成第2开口部，该第2开口部与所述第1开口部连通，划定所述内引线的基端部，
形成所述第1镀层的步骤包括用所述第1镀层覆盖所述顶端部的上表面以及侧面的步骤。
8.根据权利要求7所述的引线框的制造方法，其特征在于，
形成所述第1开口部的步骤包括在所述第1开口部的所述密封条侧的端部形成比划定所述顶端部的部分扩开的扩开部的步骤，
形成所述第2开口部的步骤包括以与所述扩开部连通的部分的宽度小于所述扩开部的开口宽度的方式形成所述第2开口部的步骤。
9.根据权利要求8所述的引线框的制造方法，其特征在于，
形成所述第1开口部的步骤包括通过第1冲头对所述金属板的特定的部分进行冲裁而形成包括所述扩开部的所述第1开口部的步骤，包括所述扩开部的所述第1开口部划定所述顶端部和缩颈部，该缩颈部与所述顶端部连接，具有比所述顶端部小的宽度，
形成所述第2开口部的步骤包括以将所述顶端部和所述基端部通过所述缩颈部连接的方式通过第2冲头对包括所述扩开部的内侧面的一部分的所述金属板的特定的部分进行冲裁而形成所述第2开口部的步骤。
10.根据权利要求8所述的引线框的制造方法，其特征在于，
形成所述第1开口部的步骤包括通过第1冲头对所述金属板的特定的部分进行冲裁而形成包括所述扩开部的所述第1开口部的步骤，包括所述扩开部的所述第1开口部划定所述顶端部和缩颈部，该缩颈部与所述顶端部连接，具有比所述顶端部小的宽度，
形成所述第2开口部的步骤包括以将所述缩颈部和所述基端部通过宽宽度部连接的方式通过第2冲头对包括所述扩开部的内侧面的一部分的所述金属板的特定的部分进行冲裁而形成所述第2开口部的步骤，该宽宽度部具有比所述基端部大的宽度。
CN201610625745.6A 2015-08-07 2016-08-02 引线框、半导体装置以及引线框的制造方法 Active CN106449421B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-156796 2015-08-07
JP2015156796A JP6518547B2 (ja) 2015-08-07 2015-08-07 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
CN106449421A true CN106449421A (zh) 2017-02-22
CN106449421B CN106449421B (zh) 2021-03-02

Family

ID=58049284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610625745.6A Active CN106449421B (zh) 2015-08-07 2016-08-02 引线框、半导体装置以及引线框的制造方法

Country Status (3)

Country Link
US (1) US9779966B2 (zh)
JP (1) JP6518547B2 (zh)
CN (1) CN106449421B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559997A (zh) * 2017-09-27 2019-04-02 安世有限公司 表面安装半导体器件及其制造方法
CN110783211A (zh) * 2018-07-27 2020-02-11 英飞凌科技股份有限公司 芯片组件及其制造方法
CN112151488A (zh) * 2020-08-27 2020-12-29 长电科技（宿迁）有限公司 一种封边镀层的引线框架及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018022456A1 (en) 2016-07-26 2018-02-01 Cree, Inc. Light emitting diodes, components and related methods
US11121298B2 (en) 2018-05-25 2021-09-14 Creeled, Inc. Light-emitting diode packages with individually controllable light-emitting diode chips
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
WO2023100754A1 (ja) * 2021-12-03 2023-06-08 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144661A (ja) * 1987-11-30 1989-06-06 Mitsui High Tec Inc リードフレームの製造方法
JPH0730033A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp リードフレーム、リードフレームの製造方法およびリードフレームを用いた半導体装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
US20030071344A1 (en) * 2001-10-16 2003-04-17 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same
CN103378802A (zh) * 2012-04-27 2013-10-30 拉碧斯半导体株式会社 半导体装置以及测量设备
CN104078438A (zh) * 2013-03-28 2014-10-01 英飞凌科技股份有限公司 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50123258U (zh) * 1974-03-20 1975-10-08
JPS59188952A (ja) 1983-04-11 1984-10-26 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
JP2648353B2 (ja) * 1988-12-06 1997-08-27 新光電気工業株式会社 リードフレームの製造方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144661A (ja) * 1987-11-30 1989-06-06 Mitsui High Tec Inc リードフレームの製造方法
JPH0730033A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp リードフレーム、リードフレームの製造方法およびリードフレームを用いた半導体装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
US20030071344A1 (en) * 2001-10-16 2003-04-17 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same
CN103378802A (zh) * 2012-04-27 2013-10-30 拉碧斯半导体株式会社 半导体装置以及测量设备
CN104078438A (zh) * 2013-03-28 2014-10-01 英飞凌科技股份有限公司 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559997A (zh) * 2017-09-27 2019-04-02 安世有限公司 表面安装半导体器件及其制造方法
CN110783211A (zh) * 2018-07-27 2020-02-11 英飞凌科技股份有限公司 芯片组件及其制造方法
CN110783211B (zh) * 2018-07-27 2023-06-02 英飞凌科技股份有限公司 芯片组件及其制造方法
CN112151488A (zh) * 2020-08-27 2020-12-29 长电科技（宿迁）有限公司 一种封边镀层的引线框架及其制造方法

Also Published As

Publication number Publication date
US9779966B2 (en) 2017-10-03
CN106449421B (zh) 2021-03-02
JP2017037898A (ja) 2017-02-16
JP6518547B2 (ja) 2019-05-22
US20170040183A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN106449421A (zh) 引线框、半导体装置以及引线框的制造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6674154B2 (en) Lead frame with multiple rows of external terminals
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP4195804B2 (ja) デュアルダイパッケージ
US7173321B2 (en) Semiconductor package having multiple row of leads
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
US20030209815A1 (en) Semiconductor device and its manufacturing method
US20190326227A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
US7943424B1 (en) Encapsulation method for packaging semiconductor components with external leads
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
CN102487019B (zh) 制造芯片封装件的方法
JP2009141229A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2019075474A (ja) 半導体装置の製造方法
KR20010076670A (ko) 듀얼 다이 패키지의 제조 방법
JP2008283088A (ja) 半導体モジュールの製造方法、及び半導体モジュール
JP2012190956A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant