JP2648353B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2648353B2
JP2648353B2 JP63308361A JP30836188A JP2648353B2 JP 2648353 B2 JP2648353 B2 JP 2648353B2 JP 63308361 A JP63308361 A JP 63308361A JP 30836188 A JP30836188 A JP 30836188A JP 2648353 B2 JP2648353 B2 JP 2648353B2
Authority
JP
Japan
Prior art keywords
plating
lead
lead frame
dam bar
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63308361A
Other languages
English (en)
Other versions
JPH02154454A (ja
Inventor
満晴 清水
三宏 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63308361A priority Critical patent/JP2648353B2/ja
Priority to KR1019890017849A priority patent/KR930002816B1/ko
Publication of JPH02154454A publication Critical patent/JPH02154454A/ja
Application granted granted Critical
Publication of JP2648353B2 publication Critical patent/JP2648353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はダムバー近傍にまでリード側端部に部分めっ
き皮膜が被着形成されるのを防止できるリードフレーム
の製造方法に関する。
(従来の技術) 半導体装置用のリードフレームには、ワイヤボンディ
ング性を向上させるため、内部リード先端部に銀めっ
き、金めっき等の部分めっきが施されるものがある。
この部分めっきは、プレス加工やコイニング加工等に
よる悪影響を防止するため、先ず、回路パターンをプレ
ス加工、エッチング加工等によって形成し、さらに内部
リード先端にコイニング加工を行って後に、必要なめっ
き領域に施すのが望ましい。
しかるに上記のように先に回路パターンを形成すれ
ば、部分めっきの際、弾性のあるマスクを用いたとして
も、マスクによりリード間の間隙を完全には埋めること
ができず、めっき液がリード間に漏れ出し、めっき領域
外のリード側端面に不必要なめっき皮膜が形成されてし
まう。
特開昭60−260142号公報には、上記問題点を解消する
ため、めっき領域外縁にあたる部位に、隣接するリード
間の間隙を埋めるタイバーを設けたリードフレームが提
供されている。このタイバーは、プレス加工等により回
路パターンと一体に同時に形成するか、回路パターン形
成後に上記間隙を別途樹脂等で埋めて形成される。
(発明が解決しようとする課題) しかしながら上記従来のリードフレームではその加工
上次のような問題点がある。
すなわち、リードフレームをプレス加工で形成する場
合、ダムバーから内部リード先端までの加工で見てみれ
ば、ダムバーとタイバー間、タイバーと内部リード先端
までの間の抜き加工に加えて、部分めっき後にタイバー
を切断するための加工が必要となるので、抜き加工のた
めのポンチも多く必要となるなどの問題点がある。
またタイバーは内部リードの細い所に形成されるの
で、タイバー除去の際の切断線が内部リードの側端面と
一致しない、いわゆるミスマッチが生じ易く(第4
図)、また内部リードを変形させる原因ともなる。
タイバーを樹脂等の絶縁物で形成すれば、タイバーの
除去は不要となるが、樹脂等のタイバー形成固定が新た
に必要となり、やはり工数が多くなる問題点がある。
また、部分めっきが特に銀めっきの場合、半導体装置
本体(例えば樹脂モールド部)から外方に露出する外部
リード部の側端面に銀めっき皮膜が形成されていると、
マイグレーション等の問題が生じる。
本発明の目的とするところは、部分めっきが銀めっき
皮膜の場合でもマイグレーションの問題が生ずることが
なく、工数を減じることができ、コストの低減化が図れ
るリードフレームの製造方法を提供するにある。
(課題を解決するための手段) 上記目的による本発明では、外部リード間を接続する
ダムバーを有し、内部リードのめっき必要個所に所要の
部分めっきが施されるリードフレームの製造方法におい
て、前記ダムバーから前記内部リードのめっき必要個所
に至る間の部分を除いて、少なくとも前記めっき必要個
所となる内部リード部分を形成し、しかる後にめっき必
要個所に所要のめっきを行い、次に未加工部分の加工を
行ってリードフレームパターンに形成することを特徴と
している。
(実施例) 以下では本発明の好適な一実施例を添付図面に基づい
て詳細に説明する。
第1図は形成すべきリードフレームの一例を示す説明
図で、10は内部リード、12は外部リード、14はダムバ
ー、16はステージ部、18はステージサポートバー、20は
レール部、22はガイドホールである。また一点鎖線で示
した範囲内がめっき必要個所である。なおステージ部16
上にはめっきを施さないことがある。また二点鎖線の範
囲内が樹脂モールド領域である。
本発明ではまず、少なくとも内部リード10を含むめっ
き必要個所となる部位の回路パターンをプレス加工もし
くはエッチング加工によって形成する。
この場合、第2図に示すように、少なくともダムバー
14の内方であって、半導体装置(例えば樹脂モールド型
半導体装置)として組み立てた際、半導体装置本体(例
えば樹脂モールド部)から外方に露出することとなる部
位の回路パターンの形成は行わない。第2図の例では二
点鎖線で示すモールドラインAが前記樹脂モールド領域
の境界線であるが、このモールドラインAよりも外方で
ダムバー14との間、およびモールドラインAよりも内方
の所定範囲に亘っては回路パターンの形成も行わないの
である。そしてこの部分の回路パターンの形成は、めっ
き必要個所への部分めっき後に行う。
なお、めっき必要個所とは、厳密には内部リードにワ
イヤボンディング性を向上させるために部分めっきを施
す部位をいい、通常は安全性を見越して上記部位よりも
若干広い範囲に亘って部分めっきが施される。
ダムバー14よりも外方の外部リード12の回路パターン
は上記内側の回路パターンと同時に形成してもよいし、
あるいは部分めっき後に形成してもよい。
次に、必要に応じて内部リード12のワイヤボンディン
グエリアにコイニング加工を施す。
次に、めっき必要個所に通常のように所要の部分めっ
きを施す。この場合リードフレームの裏面側からは裏当
板(図示せず)を当てがい、表面側からは所要のマスク
板(図示せず)を当てがって部分めっきを施す。
この場合、前記工程で形成された回路パターンのリー
ド間の間隙にめっき液が漏出しても、めっき液は回路パ
ターンの未加工部端面とマスク板によって押えられるの
で、それ以上外方に漏出することはない。
上記のように部分めっきを施して後、上記の残りの未
加工部分の回路パターンをプレス加工あるいはエッチン
グ加工によって形成するのである。第2図の例でいえ
ば、ダムバー14の内側部分の未加工部分(破線部)のパ
ターン形成を行う。これにより、少なくともダムバー14
とモールドラインA間の、半導体装置本体よりも外方に
露出する外部リード12の側端面が新たに形成されるか
ら、側端面にめっき皮膜のない外部リード12が形成され
る。
モールドラインAより内方の回路パターン部はモール
ド樹脂によって覆われるから、例えリード側端面に銀め
っき皮膜が形成されたとしても、マイグレーション等の
問題は極めて生じにくい。
なお、部分めっき前の、前記の未加工の回路パターン
の範囲は、ダムバー14より内方でモールドラインAより
も若干内側程度にとどめておくのがベターである。すな
わち、モールドラインAよりも若干内方の内部リード10
はその幅も広く、したがって未加工部分を加工する際の
ミスマッチがあったとしてもその影響は小さく、リード
の変形等を招くおそれがないからである。
第3図は、上記の未加工部分をダムバー14より内方で
モールドラインAよりも若干内方にとどめ、部分めっき
後未加工部分を加工する際、直近内方のリード間の間隙
よりも幅広く抜き落として、リードのダムバー14への連
結部を外部リードと同じ幅になるように加工している。
これによりリードフレームをモールド樹脂で覆った際
に、リード突出部Bがモールド樹脂にくい込んでリード
フレーム抜け止めのアンカーとしての作用をする。この
ようにダムバー14直近内方を幅広く抜き落としてリード
突出部Bをアンカーとする場合には、プレス加工のミス
マッチは気にすることなく行えるので好適である。
(発明の効果) 以上のように本発明によれば、めっき液が例えリード
間に漏れ出してリード側端面にめっき皮膜が形成された
としても、めっき皮膜が形成される範囲は将来半導体装
置本体内に埋設する部分であり、半導体装置本体から外
方に露出する外部リードの側端面にはめっき皮膜が形成
されないから、マイグレーション等のおそれのないリー
ドフレームを提供しうる。
また、ダムバーと内部リード先端との間の加工でみれ
ば、2工程の抜き加工で済み、未加工部分をめっき必要
個所から遠去けることによって、後工程での未加工部分
の加工が幅広いリード部分の位置で行うことができるの
で、切断線不一致(ミスマッチ)によるリードの変形な
どをそれ程気にせずに行えるなどの利点を有する。
【図面の簡単な説明】
第1図は得るべきリードフレームの一例を示す説明図、
第2図はダムバー内方の未加工部分を示す説明図、第3
図はダムバーへの連結部を幅狭に形成した状態の説明
図、第4図は従来例におけるタイバー除去の際の切断線
の不一致の状態を示す説明図である。 10……内部リード、12……外部リード、14……ダムバ
ー、16……ステージ部、18……ステージサポートバー、
20……レール部、A……モールドライン。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】外部リード間を接続するダムバーを有し、
    内部リードのめっき必要個所に所要の部分めっきが施さ
    れるリードフレームの製造方法において、 前記ダムバーから前記内部リードのめっき必要個所に至
    る間の部分を除いて、少なくとも前記めっき必要個所と
    なる内部リード部分を形成し、 しかる後に前記めっき必要個所に所要のめっきを行い、 次に未加工部分の加工を行ってリードフレームパターン
    に形成することを特徴とするリードフレームの製造方
    法。
JP63308361A 1988-12-06 1988-12-06 リードフレームの製造方法 Expired - Fee Related JP2648353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63308361A JP2648353B2 (ja) 1988-12-06 1988-12-06 リードフレームの製造方法
KR1019890017849A KR930002816B1 (ko) 1988-12-06 1989-12-04 리드프레임의 가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308361A JP2648353B2 (ja) 1988-12-06 1988-12-06 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH02154454A JPH02154454A (ja) 1990-06-13
JP2648353B2 true JP2648353B2 (ja) 1997-08-27

Family

ID=17980140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308361A Expired - Fee Related JP2648353B2 (ja) 1988-12-06 1988-12-06 リードフレームの製造方法

Country Status (2)

Country Link
JP (1) JP2648353B2 (ja)
KR (1) KR930002816B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641512B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 패키지 공정에서의 리드 프레임 구조
US9779966B2 (en) 2015-08-07 2017-10-03 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789419B1 (ko) * 2006-11-27 2007-12-28 (주)원일사 리드프레임 모재 가공방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55151357A (en) * 1979-05-16 1980-11-25 Nec Corp Lead frame for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641512B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 패키지 공정에서의 리드 프레임 구조
US9779966B2 (en) 2015-08-07 2017-10-03 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Also Published As

Publication number Publication date
KR900010984A (ko) 1990-07-11
KR930002816B1 (ko) 1993-04-10
JPH02154454A (ja) 1990-06-13

Similar Documents

Publication Publication Date Title
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
JP2648353B2 (ja) リードフレームの製造方法
JPH08318328A (ja) リード切断用金型
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
JP2648354B2 (ja) リードフレームの製造方法
JP2532490B2 (ja) 樹脂封止形半導体装置の製造方法
JP2946775B2 (ja) 樹脂封止金型
JPH02205060A (ja) 半導体装置用リードフレーム
JP3111759B2 (ja) リードフレームおよびリードフレームの製造方法
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPH03152964A (ja) 樹脂封止型半導体装置用リードフレーム
KR100187718B1 (ko) 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법
JP2552139Y2 (ja) リードフレーム
JPH0766350A (ja) 半導体装置用リードフレーム
JPH08264702A (ja) 半導体装置のリードフレーム及びこれを用いた半導体装置
JPH05152487A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
JPH05190719A (ja) 多ピンリードフレームの製造方法
JPH01318257A (ja) 樹脂封止型電子部品用リードフレーム
JPH06196604A (ja) リードフレームの製造方法
JPH04211142A (ja) 半導体装置の製造方法
JPH04324668A (ja) リードフレーム
JPH01144661A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees