ITMI20120710A1 - Metodo per fabbricare dispositivi elettronici - Google Patents

Metodo per fabbricare dispositivi elettronici Download PDF

Info

Publication number
ITMI20120710A1
ITMI20120710A1 IT000710A ITMI20120710A ITMI20120710A1 IT MI20120710 A1 ITMI20120710 A1 IT MI20120710A1 IT 000710 A IT000710 A IT 000710A IT MI20120710 A ITMI20120710 A IT MI20120710A IT MI20120710 A1 ITMI20120710 A1 IT MI20120710A1
Authority
IT
Italy
Prior art keywords
pin block
pin
groove
block
blocks
Prior art date
Application number
IT000710A
Other languages
English (en)
Inventor
Francesco Salamone
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000710A priority Critical patent/ITMI20120710A1/it
Priority to US13/859,029 priority patent/US20130285223A1/en
Publication of ITMI20120710A1 publication Critical patent/ITMI20120710A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

DESCRIZIONE
La presente invenzione si riferisce al campo dell’elettronica. Più in dettaglio, la presente invenzione si riferisce ad un metodo per la fabbricazione di dispositivi elettronici per applicazioni di segnale e/o per applicazioni di potenza.
In generale, ogni dispositivo elettronico comprende una piastrina (o più) in materiale semiconduttore su cui sono integrati i componenti elettronici veri e propri. La piastrina è normalmente incapsulata in un contenitore (“package”) comprendente un corpo isolante, ad esempio in materiale plastico, per essere isolata e protetta dall’ambiente esterno. Il contenitore comprende piedini conduttivi esposti dal corpo isolante, i quali piedini sono accoppiati a corrispondenti terminali conduttivi (“pad”) della piastrina. I piedini fungono da elementi di interfacciamento elettrico tra piastrina e ambiente esterno.
Nella tecnica nota sono utilizzate svariate tipologie di contenitori, le quali sono selezionate secondo l’ambito di applicazione del dispositivo elettronico.
Ad esempio, il processo di miniaturizzazione (scaling) dei dispositivi elettronici ha portato ad una vasta diffusione di dispositivi elettronici in tecnologia a montaggio superficiale (SMT – Surface-Mounting Technology). In particolare, una tipologia di dispositivi elettronici SMT ha i piedini esposti su una superficie (inferiore) di montaggio del contenitore del dispositivo elettronico su una scheda a circuito stampato (PCB – Printed Circuit Board) – noti nella tecnica con il nome “No-Lead” o “Micro-Lead”.
In relazione alla utilizzazione finale del dispositivo si possono individuare due macro aree di applicazione: applicazioni di segnale (a bassa potenza) e applicazioni di potenza. Nel primo caso la piastrina è solitamente connessa ad un substrato di supporto per mezzo di colle/materiali non conduttivi, ed il substrato è interamente inglobato entro corpo isolante. Nei dispositivi di potenza la piastrina è connessa al substrato di supporto per mezzo di materiali conduttivi (ad esempio paste saldanti a base di stagno); in alcuni dispositivi di potenza, una porzione del substrato risulta essere esposta dalla faccia inferiore del corpo isolante, in modo da milgiorare la scambio termico tra dispositivo ed ambiente esterno.
Un tipico processo industriale per la fabbricazione di dispositivi elettronici prevede che un elevato numero di piastrine siano incapsulate contemporaneamente in corrispondenti contenitori mediante l’esecuzione della seguente sequenza di operazioni.
Facendo ad esempio riferimento ad un dispositivo elettronico SMT per applicazioni di segnale (considerazioni simili possono comunque applicarsi ai dispositivi per applicazioni di potenza), la prima operazione prevede l’utilizzo di una struttura di supporto comune (leadframe) in materiale conduttivo, ad esempio rame, comprendente per ciascun dispositivo elettronico che si vuole assemblare una corrispondente cella di supporto comprendente un substrato di supporto per la piastrina e porzioni sacrificali di giunzione che circondano il substrato di supporto. Blocchi di piedino (precursori dei piedini nei dispositivi elettronici) si estendono dalle porzioni sacrificali di giunzione verso il substrato di supporto. Nella struttura di supporto, i substrati di supporto, le porzioni sacrificali di giunzione ed i blocchi di piedino di tutti i dispositivi elettronici risultano essere connessi tra di loro a formare un corpo unico (leadframe).
L’operazione successiva prevede che a ciascun substrato di supporto della strut tura di supporto sia connessa una r ispet t iva piastrina in materiale semiconduttore. Tale operazione è denominata in gergo “die attach”. Ad esempio, nel caso di dispositivi elettronici per applicazioni di segnale, questa operazione prevede tipicamente l’utilizzo di colla epossidica.
I terminali conduttivi di ciascuna piastrina sono quindi accoppiati elettricamente ad estremità dei blocchi di piedino corrispondenti nella struttura di supporto, ad esempio mediante fili di sezione circolare o piattine di sezione rettangolare di interconnessione in materiale conduttivo. In gergo, questa operazione è denominata “wire bonding”.
L’operazione successiva prevede l’incapsulamento delle piastrine in contenitori isolanti; tale operazione può ad esempio essere eseguita mediante stampaggio ad iniezione di materiale plastico sulla struttura di supporto. Tale operazione è denominata in gergo operazione di “molding”.
A seguito dell’operazione di stampaggio, sulla struttura di supporto si accumula inevitabilmente del materiale plastico in eccesso, il quale è rimosso in un’operazione successiva, denominata in gergo “deflashing”.
La Figura 1 è una vista in pianta di una porzione della struttura di supporto in cui sono visibili quattro dispositivi elettronici 100(i) (i = 1, 2, 3, 4) al termine dell’operazione di deflashing. A questo punto del processo di fabbricazione, la piastrina (non visibile in figura) di ciascun dispositivo elettronico 100(i) è già stata incapsulata in un rispettivo corpo isolante 110, la faccia posteriore del quale è visibile in figura ed identificata con il riferimento 120. La struttura di supporto, identificata globalmente con il riferimento 130, comprende porzioni sacrificali di giunzione 140 che circondano ciascun dispositivo elettronico 100(i). Due dispositivi elettronici 100(i) adiacenti nella struttura di supporto 130, quali ad esempio i dispositivi 100(1) e 100(2), sono tra di loro connessi attraverso una rispettiva porzione sacrificale di giunzione 140. Blocchi di piedino 150 si estendono dai bordi delle porzioni sacrificali di giunzione 140 rivolti verso il generico dispositivo elettronico 100(i) fino a raggiungere l’interno del dispositivo elettronico 100(i) stesso attraverso il corpo isolante 110; in particolare, ciascun blocco di piedino 150 è un elemento di forma sostanzialmente a parallelepipedo, avente facce laterali 152, 154, inferiore 156 e superiore (non visibile in figura) che si estendono sostanzialmente lungo una direzione perpendicolare al bordo della porzione sacrificale di giunzione 140; la faccia superiore e la faccia inferiore 156 dei blocchi di piedino 150 sono sostanzialmente parallele alla faccia posteriore 120 del corpo isolante, mentre le facce laterali 152, 154 sono sostanzialmente perpendicolari alla faccia posteriore 120 del corpo isolante. Le estremità dei blocchi di piedino 150 localizzate entro il corpo isolante 110, e quindi non visibili in figura, sono state connesse elettricamente ai terminali conduttivi della piastrina incapsulata nel corpo isolante durante la precedente operazione di wire bonding.
L’operazione successiva alla operazione di deflashing, denominata in gergo operazione di “plating”, prevede la copertura delle facce esposte della struttura di supporto 130 - tra cui in particolare le facce dei blocchi di piedino 150 - con un materiale di saldatura (ad esempio stagno) tramite placcatura. Tipicamente, il materiale di saldatura è applicato mediante galvanostegia, immergendo la struttura di supporto 130 in un bagno galvanico contenente una soluzione acquosa del sale del materiale da depositare (ad esempio, un sale di stagno) ed imponendo una differenza di potenziale, ad esempio mediante un generatore di corrente, tra la struttura di supporto 130 (che funge da catodo) ed un altro elemento (che funge da anodo) anch’esso immerso nel bagno galvanico. In questo modo, alla fine dell’operazione, sulle superfici esposte della struttura di supporto 130 - comprendenti in particolare le facce esposte dei blocchi di piedino 150 - si forma un sottile strato del materiale di saldatura desiderato.
L’operazione successiva, denominata in gergo operazione di “cropping”, prevede la separazione dei dispositivi elettronici 100(i) dalla struttura di supporto 130. Tale operazione è effettuata sezionando i blocchi di piedino 150 lungo piani di sezione 160 perpendicolari alla faccia 156.
La Figura 2 è una vista prospettica di un dispositivo elettronico 100(i) ottenuto con un processo di fabbricazione noto nello stato della tecnica, quale il processo di fabbricazione appena descritto. Il dispositivo elettronico 100(i) presenta una pluralità di piedini 200 esposti dal corpo isolante 110 ottenuti a partire dai blocchi di piedino 150. In particolare, ciascun piedino 200 è una porzione di un rispettivo blocco di piedino 150 della struttura di supporto 130 (si veda la Figura 1) ottenuta a seguito del sezionamento effettuato durante il cropping. I piedini 200 di un dispositivo elettronico 100(i) realizzato con il processo di fabbricazione appena descritto presentano una (relativamente) grande porzione superficiale non coperta dal materiale di saldatura. Facendo riferimento in particolare alla Figura 2, le due facce laterali 205, 210, la faccia superiore 215 e la faccia inferiore 220 esposte del generico piedino 200 risultano essere rivestite dal materiale di saldatura (e.g., stagno) depositato durante l’operazione di plating. Nello specifico, la faccia superiore 215 e la faccia inferiore 220 risultano essere rivestite dal materiale di saldatura in maniera sostanzialmente uniforme, mentre le due facce laterali 205, 210 risultano essere rivestite in maniera non uniforme a causa della presenza di residui di materiale plastico depositato durante la fase di molding e non rimossi durante il processo di deflashing. Al contrario, la faccia frontale 225 esposta del piedino 200 risulta invece essere formata dal materiale conduttivo della struttura di supporto 130 (e.g., rame), in quanto lo strato del materiale di saldatura è stato depositato prima dell’operazione di cropping, ovvero con i blocchi di piedino 150 ancora integri.
Il dispositivo elettronico 100(i) è a questo punto pronto per essere montato su una scheda a circuito stampato (non illustrata). Nella tecnologia a montaggio superficiale (SMT) i piedini 200 sono connessi, mediante paste saldanti (ad esempio a base di stagno) applicate sulle facce inferiori 220, a corrispondenti piste conduttive della scheda a circuito stampato per mezzo di una leggera pressione, e sono quindi saldati sulle stesse facendo fondere la pasta saldante. Non essendoci sostanzialmente materiale di saldatura sulla faccia frontale 225 dei piedini 200, eccetto tutt’al più la (eventuale) presenza di piccole sbavature provenienti dalla faccia superiore 215 e/o inferiore 220 originatesi durante l’operazione di cropping, quando la pasta saldante a contatto con le facce inferiori 220 dei piedini 200 comincia a fondere, il materiale fuso rimane confinato al di sotto dei piedini 200 stessi, in quanto la faccia frontale 225 risulta essere formata da un materiale (rame) a basso grado di bagnabilità, conseguente alla sua ossidazione. Di conseguenza, per verificare se il dispositivo elettronico 100(i) è stato connesso correttamente alla scheda a circuito stampato, è necessario accedere la parte inferiore del dispositivo elettronico a contatto con la scheda a circuito stampato per ispezionare le facce inferiori dei piedini, operazione assai scomoda e difficoltosa.
In termini generali, la soluzione in accordo con una o più forme di realizzazione della presente invenzione si basa sull’idea di formare sui blocchi di piedino delle scanalature trasversali prima di depositare il materiale di saldatura, depositare quindi il materiale di saldatura sulle superfici interne delle scanalature e sezionare infine i blocchi di piedino in corrispondenza delle scanalature.
In particolare, un aspetto della presente invenzione si riferisce ad un metodo per fabbricare dispositivi elettronici, comprendente la fase di fornire una struttura di supporto in materiale conduttivo comprendente una cella di supporto per ciascun dispositivo elettronico da fabbricare. Ciascuna cella di supporto comprende un substrato di supporto, porzioni sacrificali di giunzione che circondano il substrato di supporto, e blocchi di piedino che si estendono dalle porzioni sacrificali di giunzione verso il substrato di supporto. Ciascun blocco di piedino ha una prima estremità connessa ad una porzione sacrificale di giunzione ed una seconda estremità opposta alla prima estremità. Il metodo comprende ulteriormente per ciascuna cella di supporto connettere una piastrina in materiale semiconduttore integrante almeno un componente elettronico al corrispondente substrato di supporto, connettere terminali della piastrina alle seconde estremità di rispettivi blocchi di piedino della cella di supporto, ed incapsulare la piastrina e le seconde estremità dei blocchi di piedino in un corrispondente corpo isolante. Il metodo comprende ulteriormente per ciascuna cella di supporto rimuovere una porzione di materiale conduttivo da ciascun blocco di piedino tra la prima e la seconda estremità per formare una corrispondente scanalatura trasversale al blocco di piedino stesso, ricoprire i blocchi di piedino e le superfici interne delle scanalature corrispondenti con un materiale di saldatura, e sezionare ciascun blocco di piedino in corrispondenza della scanalatura corrispondente per ottenere un corrispondente piedino avente una prima estremità corrispondente ad una porzione della superficie interna della scanalatura ed una seconda estremità corrispondente alla seconda estremità del blocco di piedino. Detto sezionare causa la separazione dell’assieme piastrina-corpo isolante-piedini dalle porzioni sacrificali di giunzione.
Una soluzione in accordo con una o più forme di real izzazione dell’invenzione, come pure ulteriori caratteristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate (in cui elementi corrispondenti sono indicati con riferimenti uguali o simili e la loro spiegazione non è ripetuta per brevità). A tale riguardo, è espressamente inteso che le figure non sono necessariamente in scala (con alcuni particolari che possono essere esagerati e/o semplificati) e che, a meno d’indicazione contraria, esse sono semplicemente utilizzate per illustrare concettualmente le strutture e le procedure descritte. In particolare:
la Figura 1 è una vista in pianta di una porzione di una struttura di supporto in cui sono visibili quattro dispositivi elettronici (non ancora separati);
la Figura 2 è una vista prospettica di un dispositivo elettronico ottenuto con un processo di fabbricazione noto nello stato della tecnica;
la Figura 3 è una vista in pianta di una porzione di una struttura di supporto in cui sono visibili quattro dispositivi elettronici durante la formazione di scanalature su blocchi di piedino in accordo con una forma di realizzazione della presente invenzione;
la Figura 4 è una vista in sezione della struttura di supporto e dei dispositivi elettronici di Figura 3 presa lungo la linea di sezione III-III;
la Figura 5 è una vista prospettica dal basso di un particolare della Figura 3, e
la Figura 6 è una vista prospettica di un dispositivo elettronico ottenuto con un processo di fabbricazione in accordo con una forma di realizzazione della presente invenzione.
Verrà ora descritto un processo industriale per la fabbricazione di dispositivi elettronici in accordo con forme di realizzazione della presente invenzione.
In accordo con una forma di realizzazione della presente invenzione, il processo di fabbricazione procede come quello descritto precedentemente fino alla fase di molding (ed eventualmente alla successiva fase di deflashing).
Prima di effettuare l’operazione di plating per la deposizione di uno strato di materiale di saldatura (ad esempio stagno) sulla struttura di supporto, ed in particolare sui blocchi di piedino, il processo di fabbricazione in accordo con una forma di realizzazione della presente invenzione prevede l’esecuzione di una operazione addizionale dedicata alla formazione di scanalature sui blocchi di piedino.
In particolare, come mostrato nella Figura 3, da ciascun blocco di piedino 150 della struttura di supporto 130 si asporta (ad esempio mediante fresatura o rettifica) una porzione di materiale 300 a partire dalla faccia inferiore 156, formando una scanalatura che attraversa trasversalmente il blocco di piedino stesso 150 da una faccia laterale 152 alla faccia laterale 154 opposta.
Considerazioni simili possono applicarsi anche nel caso in cui l’asportazione di materiale dei blocchi di piedino sia effettuata a partire dalla faccia superiore del blocco di piedino.
La Figura 4 è una vista in sezione della struttura di supporto e dei dispositivi elettronici illustrati in Figura 3 presa lungo la linea III-III, mentre la Figura 5 è una vista prospettica dal basso del particolare di Figura 3 identificato con il riferimento 310. Le scanalature ottenute mediante l’asportazione di porzioni di materiale dai blocchi di piedino 150 sono identificate in tale figura con il riferimento 400. Come visibile nelle Figure 4 e 5, ciascuna scanalatura 400 ha una superficie interna comprendente una porzione superficiale centrale 410 che si estende sostanzialmente parallela alla faccia inferiore 156 del corrispondente blocco di piedino 150 e due porzioni superficiali laterali affacciate 420 che si estendono sostanzialmente perpendicolarmente alla faccia 156.
Le porzioni dei blocchi di piedino 150 localizzate tra le scanalature 400 ed il corpo isolante 110 risultano comunque essere ancora connesse alle porzioni localizzate tra le scanalature 400 stesse e le porzioni sacrificali di giunzione 140 della struttura di supporto 130 attraverso porzioni di collegamento 450 (dei blocchi di piedino) localizzate tra la porzione superficiale centrale 410 delle scanalature 400 e la faccia superiore dei blocchi di pedino 150.
Preferibilmente, ma non necessariamente, la profondità della scanalatura 400 lungo la direzione perpendicolare alla faccia 156, corrispondente all’altezza delle porzioni superficiali laterali 420, è pari ad almeno il 70% dello spessore complessivo (lungo la direzione perpendicolare alla faccia 156) del blocco di piedino.
Sebbene le scanalature 400 siano state illustrate nelle Figure 4 e 5 con una porzione superficiale centrale 410 che risulta essere piana ed esattamente parallela alla faccia inferiore 156 del corrispondente blocco di piedino 150, e con le porzioni superficiali laterali 420 che risultano essere piane ed esattamente perpendicolari alla faccia inferiore 156 del corrispondente blocco di piedino 150, i concetti della presente invenzione possono applicarsi anche in caso le scanalature abbiano forme differenti, ad esempio, con le superfici laterali e/o centrale curve o inclinate.
Una volta che le scanalature 400 sono state formate potrebbe essere necessaria - in funzione delle caratteristiche meccaniche del materiale costituente il substrato 130 e della tecnologia utilizzata per realizzare le scanalature 400 - una fase di sbavatura (meccanica, laser o di altra tecnica nota ritenuta efficace) per rimuovere bave di lavorazione formatesi durante la realizzazione delle scanalature. Successivamente, i blocchi di piedino 150 sono coperti con materiale di saldatura (operazione di plating) mediante galvanostegia, immergendo la struttura di supporto 130 in un bagno galvanico ed imponendo una differenza di potenziale tra la struttura di supporto 130, che funge da catodo, ed un elemento che funge da anodo, ad esempio mediante un generatore di corrente. Si sottolinea che la presenza delle scanalature 400 non impedisce alle porzioni dei blocchi di piedino 150 localizzate tra le scanalature 400 stesse ed il corpo isolante 110 di assumere lo stesso potenziale elettrico delle porzioni localizzate tra le scanalature 400 e le porzioni sacrificali di giunzione 140 della struttura di supporto 130, in quanto le prime porzioni risultano essere elettricamente connesse con le seconde porzioni attraverso le corrispondenti porzioni di collegamento 450.
A seguito di tale operazione, lo strato di materiale di saldatura (e.g., stagno) va a depositarsi anche sulle superfici interne delle scanalature 400, ovvero le porzioni superficiali centrale 410 e laterali 420.
Facendo riferimento congiunto alle Figure 3-5, i dispositivi elettronici 100(i) sono quindi separati dalla struttura di supporto 130 (operazione di cropping) sezionando i blocchi di piedino 150 in corrispondenza delle scanalature 400. In accordo con una forma di realizzazione della presente invenzione, i dispositivi elettronici 100(i) sono separati dalla struttura di supporto 130 sezionando le porzioni di collegamento 450 dei blocchi di piedino 150 in corrispondenza della giunzione tra le porzioni di collegamento 450 stesse e le corrispondenti porzioni di blocco di piedino 150 tra scanalatura 400 e corpo isolante 110 lungo piani di sezione 320 sostanzialmente perpendicolari alla faccia 156 dei blocchi di piedino 150.
La Figura 6 è una vista prospettica di un dispositivo elettronico 100(i) ottenuto con il processo di fabbricazione in accordo con le forme di realizzazione dell’invenzione appena descritte. Il dispositivo elettronico 100(i) presenta una pluralità di piedini 200 esposti dal corpo isolante 110 ottenuti a partire dai blocchi di piedino 150 a seguito dell’operazione di cropping appena descritta. A differenza dei piedini del dispositivo elettronico illustrato in Figura 2 ottenuto mediante i processi di fabbricazione noti, le cui facce frontali non risultavano essere coperte dal materiale di saldatura, le facce frontali dei piedini del dispositivo elettronico di Figura 6 sono in gran parte coperte da materiale di saldatura. Infatti, in accordo con il procedimento proposto, una parte della faccia frontale 225 di ciascun piedino 200 del dispositivo elettronico 100(i) di Figura 6 risulta essere formata da una porzione superficiale laterale 420 (ricoperta da materiale di saldatura) della scanalatura che è stata formata sul blocco di piedino da cui ha avuto origine il piedino stesso.
Grazie alla presenza di materiale di saldatura sulla faccia frontale 225 dei piedini 200, durante le operazioni di montaggio del dispositivo elettronico 100(i) ad una scheda a circuito stampato, quando la pasta saldante a contatto con le facce inferiori 220 dei piedini 200 comincia a fondere, una parte del materiale fuso localizzato al di sotto delle facce inferiori 220 tende a risalire verso le facce frontali 225, poiché quest’ultime risultano essere formate da un materiale (stagno) ad alto grado di bagnabilità. Di conseguenza, per verificare se il dispositivo elettronico 100(i) realizzato in accordo con la presente invenzione è stato connesso correttamente alla scheda a circuito stampato, è sufficiente ispezionare le facce frontali dei piedini, diversamente dalle soluzioni note, che prevedono invece di accedere la parte inferiore del dispositivo elettronico a contatto con la scheda a circuito stampato per ispezionare le facce inferiori dei piedini.
Naturalmente alla soluzione sopra descritta un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti.
Ad esempio, il numero, la forma e/o la disposizione dei piedini dei dispositivi elettronici possono essere diversi da quelli utilizzati nella descrizione. Lo stesso discorso può applicarsi al corpo isolante, che può avere una forma differente da quella descritta.
Inoltre, sebbene nella descrizione si sia fatto esplicitamente riferimento ad una struttura di supporto (e quindi piedini) realizzata in rame, e allo stagno come materiale di saldatura, i concetti della presente invenzione possono applicarsi anche a materiali differenti.

Claims (7)

  1. RIVENDICAZIONI 1. Metodo per fabbricare dispositivi elettronici (100(i)), comprendente le seguenti fasi: a) fornire una s t rut tura di supporto (130) i n materiale conduttivo comprendente una cella di supporto per ciascun dispositivo elettronico da fabbricare, ciascuna cella di supporto comprendendo: - un substrato di supporto, - porzioni sacrificali di giunzione (140) che circondano il substrato di supporto, e - blocchi di piedino (150) che si estendono dalle porzioni sacrificali di giunzione verso il substrato di supporto, ciascun blocco di piedino avendo una prima estremità connessa ad una porzione sacrificale di giunzione ed una seconda estremità opposta alla prima estremità, in ciascuna cella di supporto: b) connettere una piastrina in materiale semiconduttore integrante almeno un componente elettronico al corrispondente substrato di supporto; c) connettere terminali della piastrina alle seconde estremità di rispettivi blocchi di piedino della cella di supporto; d) incapsulare la piastrina e le seconde estremità dei blocchi di piedino in un corrispondente corpo isolante (110); e) rimuovere una porzione di materiale (300) conduttivo da ciascun blocco di piedino tra la prima e la seconda estremità per formare una corrispondente scanalatura (400) trasversale al blocco di piedino stesso; f) ricoprire i blocchi di piedino e le superfici interne delle scanalature corrispondenti con un materiale di saldatura, e g) sezionare ciascun blocco di piedino in corrispondenza della scanalatura corrispondente per ottenere un corrispondente piedino avente una prima estremità corrispondente ad una porzione della superficie interna della scanalatura ed una seconda estremità corrispondente alla seconda estremità del blocco di piedino, detto sezionare causando la separazione dell’assieme piastrina-corpo isolante-piedini dalle porzioni sacrificali di giunzione. 2. Metodo in accordo con la rivendicazione 1, in cui ciascuno di detti blocchi di piedino ha una forma sostanzialmente a parallelepipedo comprendente una prima faccia laterale (152), una seconda faccia laterale (154), una faccia inferiore (156) ed una faccia superiore che si estendono lungo una direzione perpendicolare alla corrispondente porzione sacrificale di giunzione, detta faccia superiore e detta faccia inferiore essendo parallele ad una superficie posteriore (120) del corpo isolante, detta prima faccia laterale e detta seconda faccia laterale essendo perpendicolari a detta superficie posteriore, detto rimuovere una porzione di materiale conduttivo da ciascun blocco di piedino comprendendo rimuovere materiale conduttivo dalla faccia inferiore del blocco di piedino di modo che la scanalatura attraversi trasversalmente il blocco di piedino dalla prima faccia laterale alla seconda faccia laterale. 3. Metodo in accordo con la rivendicazione 2, in cui la superficie interna di ciascuna scanalatura comprende una porzione superficiale centrale (410) che si estende sostanzialmente parallela alla faccia inferiore del blocco di piedino e due porzioni superficiali laterali (420) che si estendono sostanzialmente perpendicolari alla faccia inferiore del blocco di piedino, detta prima estremità e detta seconda estremità del blocco di piedino risultando connessi tra di loro dopo la formazione della scanalatura per mezzo di una corrispondente porzione di collegamento (450) del blocco di piedino localizzata tra la faccia superiore del blocco di piedino e la porzione superficiale centrale della scanalatura, detto sezionare ciascun blocco di piedino in corrispondenza della scanalatura comprendendo sezionare il blocco di piedino in corrispondenza della porzione di collegamento corrispondente. 4. Metodo in accordo con la rivendicazione 3, in cui detto sezionare il blocco di piedino in corrispondenza della porzione di collegamento comprende sezionare il blocco di piedino su una giunzione tra la porzione di collegamento e la porzione del blocco di piedino che si estende dalla seconda estremità alla scanalatura corrispondente. 5. Metodo in accordo con una qualunque tra le rivendicazioni precedenti, in cui detto rimuovere una porzione di materiale conduttivo da ciascun blocco di piedino comprende rimuovere la porzione di materiale conduttivo mediante fresatura o rettifica e successivamente rimuovere bave di lavorazione eventualmente formatesi durante detta fresatura o rettifica. 6. Il Metodo in accordo con una qualunque tra le rivendicazioni precedenti, in cui detto ricoprire i blocchi di piedino e le superfici interne delle scanalature corrispondenti con un materiale di saldatura comprende placcare i blocchi di piedino e le superfici interne delle scanalature corrispondenti mediante un processo di galvanostegia. 7. Dispositivo elettronico (100(i)) fabbricato in accordo con il metodo di una qualunque delle rivendicazioni precedenti. * * * * * CLAIMS 1. Method for manufacturing electronic devices (100(i)), comprising the following phases: a) providing a support structure (130) in conductive material comprising a support cell for each electronic device to be manufactured, each support cell comprising: - a support substrate, - junction sacrificial portions (140) surrounding the substrate support, and - pin blocks (150) which extend from the junction sacrificial portions towards the substrate support, each pin block having a first end connected to a junction sacrificial portion and a second end opposite to the first end, in each support cell: b) connecting a semiconductor material chip integrating at least one electronic component to the corresponding support substrate; c) connecting terminals of the chip to the second ends of respective pin blocks of the support cell; d) encapsulating the chip and the second ends of the pin blocks into a corresponding insulating body (110); e) removing a portion (300) of conductive material from each pin block between the first and the second ends to form a corresponding groove (400) transversal to the pin block itself; f) covering the pin blocks and the inner surfaces of the corresponding grooves with a soldering material, and g) sectioning each pin block at the corresponding groove to obtain a corresponding pin having a first end corresponding to a portion of the inner surface of the groove and a second end corresponding to the second end of the pin block, said sectioning causing the separation of the chip-insulating body-pins assembly from the junction sacrificial portions.
  2. 2. Method according to claim 1, wherein each one of said pin blocks has a substantially parallelepiped shape comprising a first side face (152), a second side face (154), a bottom face (156) and a top face which extend along a direction perpendicular to the corresponding junction sacrificial portion, said top and bottom faces being parallel to a rear surface (120) of the insulating body, said first side face and said second side face being perpendicular to said rear surface, said removing a portion of conductive material from each pin block comprising removing conductive material from the bottom face of the pin block in such a way that the groove transversally crosses the pin block from the first side face to the second side face.
  3. 3. Method according to claim 2, wherein the internal surface of each groove comprises a central superficial portion (410) which extends substantially parallel to the bottom face of the pin block and two side superficial portions (420) which extends substantially perpendicular to the bottom face of the pin block, said first end and said second end of the pin block being connected one to another after the groove formation through a corresponding linking portion (450) of the pin block located between the top surface of the pin block and the central superficial portion of the groove, said sectioning each pin block at the groove comprising sectioning the pin block at the corresponding linking portion.
  4. 4. Method according to claim 3, wherein said sectioning the pin block at the linking portion comprises sectioning the pin block at a junction between the linking portion and the pin block portion which extends from the second end to the corresponding groove.
  5. 5. Method according to any one among the preceding claims, wherein said removing a portion of conductive material from each pin block comprises removing the portion of conductive material by means of milling or grinding and then removing working burrs which have been possibly formed during said milling or grinding.
  6. 6. Method according to any one among the preceding claims, wherein said covering the pin blocks and the internal surfaces of the corresponding grooves with a soldering material comprises plating the pin block and the internal surfaces of the corresponding grooves by means of an electroplating process.
  7. 7. Electronic device (100(i)) manufactured according to the method of any one among the preceding claims.
IT000710A 2012-04-27 2012-04-27 Metodo per fabbricare dispositivi elettronici ITMI20120710A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000710A ITMI20120710A1 (it) 2012-04-27 2012-04-27 Metodo per fabbricare dispositivi elettronici
US13/859,029 US20130285223A1 (en) 2012-04-27 2013-04-09 Method for manufacturing electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000710A ITMI20120710A1 (it) 2012-04-27 2012-04-27 Metodo per fabbricare dispositivi elettronici

Publications (1)

Publication Number Publication Date
ITMI20120710A1 true ITMI20120710A1 (it) 2013-10-28

Family

ID=46178647

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000710A ITMI20120710A1 (it) 2012-04-27 2012-04-27 Metodo per fabbricare dispositivi elettronici

Country Status (2)

Country Link
US (1) US20130285223A1 (it)
IT (1) ITMI20120710A1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244055A (zh) * 2014-12-05 2019-01-18 苏州日月新半导体有限公司 引线框架、半导体封装体及其制造方法
TWI569697B (zh) * 2015-07-30 2017-02-01 Bothhand Entpr Inc The electronic components of the ring structure
JP6324479B1 (ja) * 2016-12-16 2018-05-16 Ｊｘ金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139982A1 (en) * 2003-12-25 2005-06-30 Renesas Technology Corp. Method of manufacturing a semiconductor device
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6652360B2 (en) * 2001-05-24 2003-11-25 Cutsforth Products, Inc. Method and apparatus for creating a groove in a collector ring of an electrical device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139982A1 (en) * 2003-12-25 2005-06-30 Renesas Technology Corp. Method of manufacturing a semiconductor device
US20110244629A1 (en) * 2010-04-01 2011-10-06 Zhiwei Gong Packaging Process to Create Wettable Lead Flank During Board Assembly

Also Published As

Publication number Publication date
US20130285223A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
US10090229B2 (en) Semiconductor device and method for manufacturing the same
CN108463886A (zh) 具有改进接触引线的扁平无引线封装
ITMI20130473A1 (it) Metodo per fabbricare dispositivi elettronici
KR20150009668A (ko) 반도체 패키지 및 그 제조 방법
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
JP5278037B2 (ja) 樹脂封止型半導体装置
ITMI20120710A1 (it) Metodo per fabbricare dispositivi elettronici
US9972561B2 (en) QFN package with grooved leads
US20160284663A1 (en) Chip package assembly and manufacturing method thereof
CN109390237A (zh) 侧面可焊接无引线封装
CN105489580B (zh) 半导体衬底及半导体封装结构
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
US20150279757A1 (en) Semiconductor die package with multiple mounting configurations
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
US9318423B2 (en) Leadless package type power semiconductor module
CN104112811A (zh) 一种led的封装方法
CN104882386B (zh) 半导体器件格栅阵列封装
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2018006654A (ja) 電子装置
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
CN113851446A (zh) 内埋式封装结构