CN109244055A - 引线框架、半导体封装体及其制造方法 - Google Patents

引线框架、半导体封装体及其制造方法 Download PDF

Info

Publication number
CN109244055A
CN109244055A CN201810770204.1A CN201810770204A CN109244055A CN 109244055 A CN109244055 A CN 109244055A CN 201810770204 A CN201810770204 A CN 201810770204A CN 109244055 A CN109244055 A CN 109244055A
Authority
CN
China
Prior art keywords
support plate
independent blocks
lead frame
chip
connecting rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810770204.1A
Other languages
English (en)
Inventor
陈乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Suzhou ASEN Semiconductors Co Ltd
Original Assignee
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd filed Critical SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority to CN201810770204.1A priority Critical patent/CN109244055A/zh
Publication of CN109244055A publication Critical patent/CN109244055A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及引线框架、半导体封装体及其制造方法。一种引线框架：支撑盘，其经配置为承载晶片，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度；位于所述支撑盘周围的至少一个引脚阵列，其经配置为连接至承载于所述支撑盘的晶片。灌胶封装后，通过支撑盘及其承载的晶片的周边、晶片的上表面、以及所述多个区块之间的间隙中的固化胶体而将晶片和支撑盘牢固地包覆在一起。

Description

引线框架、半导体封装体及其制造方法
本申请是申请日为2014年12月5日，申请号为“201410734204.8”，而发明名称为“引线框架、半导体封装体及其制造方法”的申请的分案申请。
技术领域
本发明大体上涉及芯片封装，更具体地，涉及引线框架(Lead Frame)结构的封装。
背景技术
引线框架作为集成电路的芯片载体，是一种借助于键合材料(金丝、铜丝、铝丝)实现芯片内部电路引出端与外引线的电性连接，形成电性回路的关键结构件，它起到了和外部导线连接的桥梁作用。大部分的半导体集成块中都使用引线框架，它是电子信息产业中重要的基础材料。
发明内容
随着芯片封装密度的提高，电路晶片的尺寸与引线框架散热底座(支撑盘)的尺寸越来越接近。随着晶体尺寸越来越大，不同材料带来的应力问题、胶层脱胶等问题越来越突出，甚至导致产品达不到可靠性要求。现有的引线框架和半导体封装技术仍有待进一步改进。
在本发明的一个实施例中，揭示了一种引线框架，该引线框架包括：支撑盘，其经配置为承载晶片，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度；位于所述支撑盘周围的至少一个引脚阵列，其经配置为连接至承载于所述支撑盘的晶片。厚度较小的连接杆相比于所述多个独立区块而言具有沟槽。这样的沟槽还可以保证液态、半液态胶体的流通性，以防止封装过程中空洞、气泡的出现。
在上述引线框架的一个具体实施例中，所述多个独立区块中的至少一部分还通过连接条连接于所述引线框架的边框，因而提升了支撑盘的整体性和稳固性，使得各个独立区块能够保持在同一平面，避免封装过程中支撑盘的分层。
在上述引线框架的一个具体实施例中，所述多个独立区块的角呈平滑曲线形，以避免或减轻该位置可能出现的应力集中的问题。
在上述引线框架的一个具体实施例中，所述多个独立区块的面积均小于4平方毫米。
在本发明的另一个实施例中，揭示了一种半导体封装体，该半导体封装体包括：支撑盘，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度；晶片，其承载于所述支撑盘之上；位于所述支撑盘周围的至少一个引脚阵列，其经配置为电性连接至所述晶片；封装胶体，其包覆所述晶片、引脚阵列、连接杆，并包覆所述独立区块的部分，使所述独立区块的下表面外露于所述封装体。厚度较小的连接杆相比于所述多个独立区块而言具有沟槽。这样的沟槽还可以保证液态、半液态胶体的流通性，以防止封装过程中空洞、气泡的出现。
在上述半导体封装体的一个具体实施例中，所述多个独立区块的角呈平滑曲线形，以避免或减轻该位置可能出现的应力集中的问题。
在上述半导体封装体的一个具体实施例中，所述多个区块的面积均小于4平方毫米。
在本发明的又一个实施例中，揭示了一种制造半导体封装体的方法，其特征在于，该方法包括：提供一引线框架，所述引线框架包含:支撑盘，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度，至少一个引脚阵列，位于所述支撑盘周围；提供晶片，通过晶片粘接薄膜或晶圆背面覆膜的方式安装于所述支撑盘上，且将所述晶片与所述引脚阵列电性连接；提供封装胶体，包覆所述晶片、引脚阵列、连接杆，并包覆所述独立区块的部分，使所述独立区块的下表面外露于所述封装体；切单形成独立的半导体封装体。厚度较小的连接杆相比于所述多个独立区块而言具有沟槽。这样的沟槽还可以保证液态、半液态胶体的流通性，以防止封装过程中空洞、气泡的出现。
在上述方法的一个具体实施例中，所述多个独立区块的角被形成为平滑曲线形，以避免或减轻该位置可能出现的应力集中的问题。
在上述方法的一个具体实施例中，所述多个独立区块的面积均小于4平方毫米。
本发明中的至少部分技术方案克服了尺寸较大的支撑盘(散热底座)带来的可靠性问题，并通过对大底座的独立分区块设计减小了封装体内部的应力问题，且可以改善胶体分层问题。
附图说明
结合附图，以下关于本发明的优选实施例的详细说明将更易于理解。本发明以举例的方式予以说明，并非受限于附图，附图中类似的附图标记指示相似的元件。
图1是一个引线框架的平面布局示意图；
图2A示出了一个实施例的引线框架的局部200；
图2B示出了图2A中沿着箭头A-A方向的剖面示意图；
图3示出了另一个实施例的引线框架的局部300。
具体实施方式
附图的详细说明意在作为本发明的当前优选实施例的说明，而非意在代表本发明能够得以实现的仅有形式。应理解的是，相同或等同的功能可以由意在包含于本发明的精神和范围之内的不同实施例完成。
图1是一个引线框架10的平面布局示意图。引线框架10包括支撑盘102所组成的阵列。引脚104的阵列排布于支撑盘102的周围。引脚阵列通过连筋106连接在一起。连筋106互相连接形成网格型的框架，从而使引线框架10构成一个整体。支撑盘102通过支撑杆103连接到框架。应理解的是，图1仅意在示意性地表达支撑盘102、支撑杆103、引脚104的阵列、连筋106之间的相对位置关系，而非意在精确地显示各部件的尺寸比例。引线框架10适合作为整体与其他部件(如晶片等)封装，例如包括：将晶片安装于支撑盘102上，将晶片与引脚104进行电性连接，灌胶封装后切单(Singulation)去除连筋106可形成各个独立的半导体封装体。引线框架10例如但不限于是由金属、合金等导电性材料制成的。
图2A示出了一个实施例的引线框架的局部200。该引线框架包括网格型的框架，而局部200位于其中的一个网格。图中所示支撑盘大体上呈长方形，包括独立区块201、202和203及连接独立区块之间的连接杆，并经由四个角上的支撑杆211、212、213和214连接到网格的边框。独立区块201和202之间通过连接杆226连接，独立区块202和203之间通过连接杆227连接。独立区块202还通过连接条221、222、223连接于网格的边框，因而提升了支撑盘的整体性和稳固性，使得各个独立区块能够保持在同一平面，不会因为整块金属面积过大而造成翘曲严重，避免封装过程中支撑盘与晶片的分层。为了更好地减少或者避免支撑盘与晶片的分层状况，每个独立区块的面积可小于4平方毫米。在安装晶片过程中，可使用晶片粘接薄膜(Die Attach Film，DAF)技术，即将一层薄膜预先粘结在晶圆的背面，切割晶圆时，连同薄膜进行切割而成为独立的晶片，再用此薄膜作为粘结材料将晶片安装在支撑盘上)；或者可使用晶圆背面覆膜(Wafer Backside Coating，WBC)技术，即将液体胶材料通过晶圆高速旋转的方式覆在晶圆背面之后固化，再进行切割晶圆制程使之成为独立的晶片，安装晶片时再将其软化进行安装。如图所示，独立区块201、202和203的角部被形成为平滑曲线形，例如圆弧形，以避免或减轻该位置可能出现的应力集中的问题。多个引脚231、232、233和234的阵列环绕在支撑盘周围，其经配置为连接至承载于支撑盘的晶片(也叫芯片或电路核心)。在本实施例中，虽然各个独立区块大体上以四边形的形状呈现。在其他一些实施例中，支撑盘的独立区块的形状可以是三角形或者是除三角形，四边形以外的多边形或者其他不规则的形状。
图2B示出了图2A中沿着箭头A-A方向的剖面示意图。如图所示，该实施例中的至少连接杆226、227之一相比于独立区块201至203的厚度而言具有沟槽，其中，可以在连接杆226的下表面(非承载芯片的表面)设置沟槽，也可以在连接杆227的下表面设置沟槽，或者连接杆226,227的下表面均设置沟槽，即至少连接杆226和227的一部分的厚度小于独立区块201至203的厚度。这样的沟槽例如但不限于是利用蚀刻工艺制成。图中还示出了位于支撑盘之上的晶片250。在灌胶封装制程中，胶体流过连接杆226、227的沟槽，封装胶体包覆所述晶片250、引脚阵列231至234、连接杆226和227，并包覆独立区块的部分，即包覆独立区块上表面未被晶片覆盖的部分及独立区块的侧表面，从而使独立区块的下表面外露于封装体。当胶体固化后，通过晶片250和支撑盘的周边、晶片250的上表面、独立区块201至203之间的间隙、独立区块201至203上表面未被晶片覆盖的区域以及连接杆226和227的沟槽中的固化胶体而将晶片250和支撑盘牢固地包覆在一起。在连接条221、222、223上也可以形成这样的沟槽。这样的沟槽还可以保证液态、半液态胶体的流通性，以防止封装过程中空洞、气泡的出现，为更好的起到保证胶体的流通性，该沟槽的深度优选为该些独立区块的厚度的1/3至2/3，例如为1/2。
完成灌胶封装后，切单去除连筋并断开支撑杆211至214以及连接条221至223与网格边框的连接，从而形成独立的半导体封装体。根据封装的具体类型，可能还包括弯曲引脚在灌胶区域以外的部分的步骤。
图3示出了另一个实施例的引线框架的局部300。该引线框架包括网格型的框架，而局部300位于其中的一个网格。图中所示支撑盘大体上呈方形，包括独立区块301、302、303和304及连接于独立区块之间的连接杆，并经由四个角上的支撑杆311、312、313和314连接到网格的边框。独立区块301和302之间通过连接杆326连接，独立区块302和304之间通过连接杆327连接，独立区块303和304之间通过连接杆328连接，独立区块303和301之间通过连接杆329连接。如图所示，独立区块301至304的角部被形成为平滑曲线形，例如圆弧形，以避免或减轻该位置可能出现的应力集中的问题。多个引脚331、332、333和334的阵列环绕在支撑盘周围，其经配置为电性连接至承载于支撑盘的晶片(电路核心)。该实施例中的连接杆326至329中的至少一部分还可以利用例如但不限于蚀刻工艺而被形成为相比于独立区块301至304的厚度而言具有沟槽，即连接杆的厚度小于独立区块的厚度。这样的沟槽还可以保证液态、半液态胶体的流通性，以防止封装过程中空洞、气泡的出现。在灌胶封装制程中，胶体流过这些沟槽。当胶体固化后，通过支撑盘及其承载的晶片的周边、晶片的上表面、独立区块301至304之间的间隙、独立区块201至203上表面未被晶片覆盖的区域以及连接杆326至329的沟槽中的固化胶体而将晶片和支撑盘牢固地包覆在一起。
完成灌胶封装后，切单去除连筋并断开支撑杆311至314与网格边框的连接，从而形成独立的半导体封装体。根据封装的具体类型，可能还包括弯曲引脚在灌胶区域以外的部分的步骤。
尽管已经阐明和描述了本发明的不同实施例，本发明并不限于这些实施例。仅在某些权利要求或实施例中出现的技术特征并不意味着不能与其他权利要求或实施例中的其他特征相结合以实现有益的新的技术方案。在不背离如权利要求书所描述的本发明的精神和范围的情况下，许多修改、改变、变形、替代以及等同对于本领域技术人员而言是明显的。

Claims (10)

1.一种引线框架，其特征在于，该引线框架包括：
支撑盘，其经配置为承载晶片，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度；
位于所述支撑盘周围的至少一个引脚阵列，其经配置为连接至承载于所述支撑盘的晶片。
2.如权利要求1所述的引线框架，其特征在于，所述多个独立区块中的至少一部分还通过连接条连接于所述引线框架的边框。
3.如权利要求1所述的引线框架，其特征在于，所述多个独立区块的角呈平滑曲线形。
4.如权利要求1所述的引线框架，其特征在于，所述多个独立区块的面积均小于4平方毫米。
5.一种半导体封装体，其特征在于，该半导体封装体包括：
支撑盘，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度；
晶片，其承载于所述支撑盘之上；
位于所述支撑盘周围的至少一个引脚阵列，其经配置为电性连接至所述晶片；
封装胶体，其包覆所述晶片、引脚阵列、连接杆，并包覆所述独立区块的部分，使所述独立区块的下表面外露于所述封装体。
6.如权利要求5所述的半导体封装体，其特征在于，所述多个区块的角呈平滑曲线形。
7.如权利要求5所述的半导体封装体，其特征在于，所述多个区块的面积均小于4平方毫米。
8.一种制造半导体封装体的方法，其特征在于，该方法包括：
提供一引线框架，所述引线框架包含:支撑盘，所述支撑盘包括多个独立区块及连接于独立区块之间的连接杆，所述连接杆中的至少一部分的厚度小于所述独立区块的厚度，至少一个引脚阵列，位于所述支撑盘周围；
提供晶片，通过晶片粘接薄膜或晶圆背面覆膜的方式安装于所述支撑盘上，且将所述晶片与所述引脚阵列电性连接；
提供封装胶体，包覆所述晶片、引脚阵列、连接杆，并包覆所述独立区块的部分，使所述独立区块的下表面外露于所述封装体；
切单形成独立的半导体封装体。
9.如权利要求8所述的方法，其特征在于，所述多个独立区块的角被形成为平滑曲线形。
10.如权利要求8所述的方法，其特征在于，所述多个独立区块的面积均小于4平方毫米。
CN201810770204.1A 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法 Pending CN109244055A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810770204.1A CN109244055A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810770204.1A CN109244055A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法
CN201410734204.8A CN104465596A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410734204.8A Division CN104465596A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法

Publications (1)

Publication Number Publication Date
CN109244055A true CN109244055A (zh) 2019-01-18

Family

ID=52911403

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410734204.8A Pending CN104465596A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法
CN201810770204.1A Pending CN109244055A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410734204.8A Pending CN104465596A (zh) 2014-12-05 2014-12-05 引线框架、半导体封装体及其制造方法

Country Status (1)

Country Link
CN (2) CN104465596A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486451B (zh) * 2015-08-28 2019-04-16 苏州普福斯信息科技有限公司 Tsop封装引线框防分层结构
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN108615715A (zh) * 2018-07-11 2018-10-02 日月光半导体（昆山）有限公司 半导体封装件及其使用的导线框架条

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181243A (ja) * 1995-12-25 1997-07-11 Ricoh Co Ltd リードフレーム
JP2000150763A (ja) * 1998-11-16 2000-05-30 Matsushita Electronics Industry Corp リードフレームおよびリードフレームを用いた半導体装置
US20130285223A1 (en) * 2012-04-27 2013-10-31 Stmicroelectronics S.R.L. Method for manufacturing electronic devices
CN204216033U (zh) * 2014-12-05 2015-03-18 苏州日月新半导体有限公司 引线框架、半导体封装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236959A (ja) * 1993-02-10 1994-08-23 Ibiden Co Ltd リードフレーム及び電子部品搭載基板
CN101740541A (zh) * 2008-11-13 2010-06-16 宏茂微电子(上海)有限公司 导线架

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181243A (ja) * 1995-12-25 1997-07-11 Ricoh Co Ltd リードフレーム
JP2000150763A (ja) * 1998-11-16 2000-05-30 Matsushita Electronics Industry Corp リードフレームおよびリードフレームを用いた半導体装置
US20130285223A1 (en) * 2012-04-27 2013-10-31 Stmicroelectronics S.R.L. Method for manufacturing electronic devices
CN204216033U (zh) * 2014-12-05 2015-03-18 苏州日月新半导体有限公司 引线框架、半导体封装体

Also Published As

Publication number Publication date
CN104465596A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN206657808U (zh) 电子装置
KR101532443B1 (ko) Ｑｆｎ 패키지를 위한 방법 및 장치
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
CN104733402B (zh) 半导体封装结构及其制法
TWI717407B (zh) 包括高密度互連橋之封裝配置
TW200915525A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
CN103681374A (zh) 封装件的制法
US8970043B2 (en) Bonded stacked wafers and methods of electroplating bonded stacked wafers
US9365414B2 (en) Sensor package having stacked die
CN105742269B (zh) 半导体装置及半导体装置的制造方法
CN106548991A (zh) 半导体封装、半导体元件及其制造方法
JPS60182731A (ja) 半導体装置
CN109244055A (zh) 引线框架、半导体封装体及其制造方法
JP2018518827A (ja) プリント形成パッケージ部品と導電パス再配線構造体のリードキャリア
JP2912134B2 (ja) 半導体装置
JP5865220B2 (ja) 半導体装置
CN204216033U (zh) 引线框架、半导体封装体
CN104916599B (zh) 芯片封装方法和芯片封装结构
CN102867759A (zh) 半导体封装构造及其制造方法
CN209374429U (zh) 封装体
CN101494210A (zh) 导线架以及封装结构
TW201813011A (zh) 分離式預成形封裝導線架及其製作方法
CN220672581U (zh) 一种电子封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118

RJ01 Rejection of invention patent application after publication