CN102867759A - 半导体封装构造及其制造方法 - Google Patents

半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN102867759A
CN102867759A CN2012102944687A CN201210294468A CN102867759A CN 102867759 A CN102867759 A CN 102867759A CN 2012102944687 A CN2012102944687 A CN 2012102944687A CN 201210294468 A CN201210294468 A CN 201210294468A CN 102867759 A CN102867759 A CN 102867759A
Authority
CN
China
Prior art keywords
interposer
reroutes
slim
chip
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102944687A
Other languages
English (en)
Other versions
CN102867759B (zh
Inventor
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210294468.7A priority Critical patent/CN102867759B/zh
Publication of CN102867759A publication Critical patent/CN102867759A/zh
Application granted granted Critical
Publication of CN102867759B publication Critical patent/CN102867759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装构造及其制造方法，所述制造方法是先提供一薄型重布线转接层，其设于一半导体基材层上；再通过一粘着层将所述薄型重布线转接层固定在一临时性承载板上；接着，移除所述半导体基材层；并对所述薄型重布线转接层的上表面进行钻孔；随后，将一芯片电性连接在所述薄型重布线转接层上；然后，利用一封装胶体包覆所述芯片；再移除所述粘着层及临时性承载板；最后，将所述薄型重布线转接层电性连接至一电路基板上。所述薄型重布线转接层不具有硅基材，同时也不需进行穿硅导通孔工艺，可以取代现有硅间隔层，不但有利于封装构造的薄型化趋势，并可相对降低封装成本。

Description

半导体封装构造及其制造方法
技术领域
本发明是有关于一种半导体封装构造及其制造方法，特别是有关于一种具有薄型重布线转接层的半导体封装构造及其制造方法。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装构造，上述系统封装又可再分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。此外，也有为了缩小封装构造体积而产生的设计概念，例如晶圆级封装构造(wafer level package，WLP)、芯片尺寸封装构造(chip scale package，CSP)以及无外引脚封装构造(quad-flat no-lead package，QFN)等。
举例来说，一种现有晶圆级封装构造(WLP)可能包含一电路基板、一硅间隔层(silicon interposer)、一芯片、一封装胶材及一底部填充胶(underfill)，其中所述电路基板的上表面具有数个接垫，及其下表面具有数个锡球；所述硅间隔层的下表面具有一重布线层(re-distributed layer，RDL)，及所述硅间隔层的上表面具有数个焊垫，所述硅间隔层内部并具有数个穿硅导通孔(throughsilicon via，TSV)，及所述重布线层裸露有数个重分布焊垫分别结合有一凸块，所述重布线层通过所述凸块电性连接在所述电路基板的接垫上；所述芯片的一有源表面朝下并具有数个焊垫，各焊垫结合有一凸块，所述芯片通过所述凸块电性连接在所述硅间隔层的焊垫上；所述底部填充胶填充在所述硅间隔层的重布线层与所述电路基板的上表面之间，以及填充在所述硅间隔层的上表面与所述芯片的有源表面之间；所述封装胶材包覆保护所述硅间隔层、芯片及底部填充胶。
在上述现有晶圆级封装构造中，所述硅间隔层的重布线层用以提供所述重分布焊垫以重新安排所述芯片的输出/输入端子(I/O)的位置并扩大其间距，同时可以利用所述硅间隔层对所述芯片进行散热。然而，所述硅间隔层的硅基材部分实际上并不具有提供重新分布线路的功能，但所述硅基材部分的厚度(200至700微米)却是数十倍于所述重布线层的厚度。再者，所述硅间隔层的硅基材部分也必需利用成本较高的晶圆工艺来制作所述穿硅导通孔(TSV)。因此，所述硅间隔层的硅基材部分不利于所述现有晶圆级封装构造的薄型化趋势，同时也不利于降低此类封装产品的封装成本。
故，有必要提供一种半导体封装构造及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种半导体封装构造及其制造方法，以解决现有封装技术使用硅间隔层时所存在的薄型化及加工成本问题。
本发明的主要目的在于提供一种半导体封装构造及其制造方法，其是在制造过程中去除半导体基材层，以制作一不具有硅基材的薄型重布线转接层，所述薄型重布线转接层可直接用于转接在芯片与电路基板之间，以取代现有的硅间隔层，由于所述薄型重布线转接层在成品中并不具有硅基材，也不需进行穿硅导通孔(TSV)工艺，因此有利于封装构造的薄型化趋势，并可相对降低封装产品的封装成本。
为达成本发明的前述目的，本发明一实施例提供一种半导体封装构造的制造方法，其包含步骤：提供一薄型重布线转接层，所述薄型重布线转接层设于一半导体基材层上，所述薄型重布线转接层的内部具有至少一电路层，及所述薄型重布线转接层的一下表面具有数个转接凸块；通过一粘着层将所述薄型重布线转接层的下表面固定在一临时性承载板上；移除所述半导体基材层，以裸露所述薄型重布线转接层的一上表面；对所述薄型重布线转接层的上表面进行钻孔以形成数个通孔，所述通孔分别露出所述电路层的数个部分；将一芯片电性连接在所述薄型重布线转接层的所述电路层的所述数个露出部分；利用一封装胶体包覆所述芯片；以及移除所述粘着层及临时性承载板，以裸露所述薄型重布线转接层的下表面的转接凸块。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1是本发明一实施例半导体封装构造的剖视图。
图2A至2F是本发明一实施例半导体封装构造的制造方法的流程示意图。
图3是本发明图1实施例半导体封装构造与电路基板结合的剖视图。
图4是本发明另一实施例半导体封装构造的剖视图。
图5是本发明又一实施例半导体封装构造的剖视图。
图6是本发明再一实施例半导体封装构造的剖视图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，本发明一实施例的半导体封装构造主要包含：一薄型重布线转接层(thin re-distribution interconnection layer)11、至少一芯片(chip)12、一封装胶体(molding compound)13及一底部填充胶(underfill)14。
请参照图1所示，本发明一实施例的薄型重布线转接层11基本上是由至一介电材料层(dielectric layer，未标示)及至少一电路层111依增层工艺(build-up process)交替堆迭排列而成的，所述介电材料层的材料可选自二氧化硅、苯并环丁烯(BCB)、聚酰亚胺(polyimide)、其他绝缘氧化物或低介电常数(low-k)材料，所述低介电常数材料例如为掺氟的二氧化硅(SiOF)。所述至少一电路层111基本上位于所述薄型重布线转接层11的内部。所述薄型重布线转接层11的厚度是设计成介于10至30微米(μm)之间，例如为10、12、15、18、20、22、25、28、30微米等。
再者，所述薄型重布线转接层11的一下表面具有数个重分布焊垫112及数个转接凸块113，及所述薄型重布线转接层11的一上表面具有数个通孔114及数个转接垫115。所述电路层111的层数是依照欲重新安排所述芯片12的输出/输入端子(I/O)的位置并扩大其间距的需求来加以设定的，所述电路层111的层数例如可为1层、2层、3层或以上。所述重分布焊垫112位于所述薄型重布线转接层11的下表面，并与内部的所述电路层111电性连接。所述转接凸块113则对应结合在所述重分布焊垫112上，所述转接凸块113可选自焊锡凸块(solder bumps)、金凸块或铜柱凸块(Cu pillar bumps)等。所述通孔114用以裸露最接近所述上表面的电路层111，以便通过电镀等工艺在所述通孔114内形成所述转接垫115。
请参照图1所示，本发明一实施例的至少一芯片12的数量是按照产品需求加以设定，其数量可为单颗、2颗或以上，当数量为2颗或以上时，可以构成一以多芯片模块(multi-chip module，MCM)架构为基础的系统封装薄型化封装方案。所述芯片12是设置在所述薄型重布线转接层11的上表面，并电性连接至所述转接垫115。在本实施例中，所述芯片12是属于倒装芯片(flipchip)，其具有一有源表面(即下表面)朝向所述薄型重布线转接层11，所述有源表面具有数个焊垫121，所述焊垫121上预先对应结合有数个凸块122。所述凸块122可选自锡凸块、金凸块或铜柱凸块等。所述芯片12可通过所述凸块122电性连接在所述薄型重布线转接层11的上表面的转接垫115上。
请参照图1所示，本发明一实施例的封装胶体13的材料一般是掺杂有固态填充物的环氧树脂(epoxy)基材，所述固态填充物可以是二氧化硅颗粒或氧化铝颗粒等。所述封装胶体13例如是通过移转注模成型(transfer molding)工艺形成在所述芯片12及所述薄型重布线转接层11的上表面，以包覆所述芯片12及所述薄型重布线转接层11的上表面。必要时，所述封装胶体13可以裸露所述芯片12的背面(即上表面)，以增加所述芯片12的散热效率。再者，在本实施例中，在制作所述封装胶体13之前，会预先在所述芯片12及所述薄型重布线转接层11的上表面之间填入所述底部填充胶14，所述底部填充胶14例如为液体环氧树脂，其可在受热后固化，以避免所述芯片12及所述薄型重布线转接层11的上表面之间的间隙内存在气泡。
请参照图1及2A至2F所示，本发明一实施例的半导体封装构造可以通过下述制造方法加以制作，所述制造方法包含下述主要步骤：
首先，如图2A所示，本发明是先提供一薄型重布线转接层11，所述薄型重布线转接层11设于一半导体基材层10上，所述薄型重布线转接层11的内部具有至少一电路层111，及所述薄型重布线转接层11的一下表面具有数个重分布焊垫112及数个转接凸块113。在本步骤中，所述半导体基材层10可以是一半导体晶圆，例如一硅晶圆。此时，所述薄型重布线转接层11的一上表面为一介电材料层，也就是所述上表面尚未形成通孔114及转接垫115。
接着，再如图2A所示，本发明通过一粘着层201将所述薄型重布线转接层11的下表面固定在一临时性承载板20上。在本步骤中，所述临时性承载板20可以是玻璃板、金属板或半导体晶圆。所述粘着层201的材料可以是溶于特定有机溶剂(例如十二碳烯类溶剂)的粘着剂。
随后，如图2B所示，本发明再移除所述半导体基材层10，以裸露所述薄型重布线转接层11的一上表面(介电材料层)。在本步骤中，移除所述半导体基材层10的方式有3种，例如：可以利用等离子体(plasma)进行干式蚀刻，直到完全去除所述半导体基材层10为止；或利用蚀刻液进行湿式蚀刻，直到完全去除所述半导体基材层10为止；或先利用研磨液及研磨工具机械研磨去除大部份的半导体基材层10，最后再以上述湿式或干式蚀刻方式去除剩余极薄的半导体基材层10。上述的蚀刻方式需选择等离子体、蚀刻液的种类，以确保只去除所述半导体基材层10的基材(如硅基材)，但不蚀刻损坏最后裸露出的所述薄型重布线转接层11的上表面(介电材料层)。
然后，如图2C及2D所示，本发明在裸露所述薄型重布线转接层11的上表面的步骤之后，另包含：对所述薄型重布线转接层11的上表面进行钻孔形成数个通孔114，所述通孔114分别露出所述电路层111的数个部分；以及对所述通孔114进行电镀以形成所述数个转接垫115。在此两步骤中，可以选用机械钻孔或激光钻孔；或者是先制作光刻胶(photoresist)层，再进行光刻胶图案化，并以等离子体进行干式蚀刻成孔，最后再去除光刻胶层。所述通孔114进行电镀的金属材料例如可以主要是铜(Cu)，并在镀铜后再依序于表面镀上镍(Ni)层及金(Au)层，以便提高所述转接垫115后续焊接结合的性质。
之后，如图2E所示，本发明提供至少一芯片12，并将所述芯片12电性连接在所述薄型重布线转接层11的上表面的数个转接垫115。在本步骤中，所述芯片12是属于倒装芯片(flip chip)，其具有一有源表面(即下表面)朝向所述薄型重布线转接层11，所述有源表面具有数个焊垫121，所述焊垫121上预先对应结合有数个凸块122。所述凸块122可选自锡凸块、金凸块或铜柱凸块等。所述芯片12可通过所述凸块122电性连接在所述薄型重布线转接层11的上表面的转接垫115上。
接着，再如图2E所示，本发明利用一封装胶体13包覆所述芯片12及所述薄型重布线转接层11的上表面。在本步骤之前，另可依产品需求选择包含：利用一底部填充胶14填充在所述芯片12及所述薄型重布线转接层11的上表面之间。所述底部填充胶14例如为液体环氧树脂。再者，所述封装胶体13的材料一般是掺杂有固态填充物的环氧树脂(epoxy)基材，所述固态填充物可以是二氧化硅颗粒或氧化铝颗粒等。所述封装胶体13例如是通过移转注模成型(transfer molding)工艺形成在所述芯片12及所述薄型重布线转接层11的上表面。必要时，所述封装胶体13可以裸露所述芯片12的背面(即上表面)。
值得注意的是，在另一实施方式中，本发明也可选择不进行图2D的电镀步骤(亦即不形成所述数个转接垫115)，而直接进行图2E的步骤，亦即可将所述芯片12电性连接在所述电路层111之露出于所述通孔111之部分(请参见下图6)。
随后，如图2F所示，本发明移除所述粘着层201及临时性承载板20，以裸露所述薄型重布线转接层11的下表面的转接凸块113。在本步骤中，可以使用特定有机溶剂(例如十二碳烯类溶剂)溶解去除所述粘着层201，并因此取下所述临时性承载板20。
然后，本发明可对所述薄型重布线转接层11及封装胶体13进行切割，以分离成为如图1所示的半导体封装构造。在本步骤中，按总厚度大小，可以选择使用刀具或激光进行切割作业。当每一切割后的单元体包含的芯片12的数量为2颗或以上时，将可以构成一多芯片模块(MCM)封装构造。
在本发明图1实施例中，由于在制造过程中去除所述半导体基材层10，因此本发明可以制作一不具有硅基材的薄型重布线转接层11，所述薄型重布线转接层11可直接用于转接在所述芯片12与电路基板15之间，以取代现有的硅间隔层，由于所述薄型重布线转接层11在成品中并不具有硅基材，也不需进行穿硅导通孔(TSV)工艺，因此有利于封装构造的薄型化趋势，并可相对降低封装产品的封装成本。
如图3所示，在本实施例中，图1所示的半导体封装构造可进一步安装于一电路基板15上，而制得一薄型化系统封装(SIP)构造。更详细来说，本发明可将所述薄型重布线转接层11的转接凸块113连接至一电路基板15上，且在所述薄型重布线转接层11的下表面与电路基板15之间填入所述底部填充胶17。所述电路基板15具有一承载面(即上表面)及一底表面，所述承载面的表面电路裸露有数个接垫151，所述接垫151用以结合所述转接凸块113。所述底表面的表面电路也裸露有数个焊垫(未标示)，并由这些下表面的焊垫预先焊接结合有数个金属球152，以做为所述电路基板15导入电源、接地或输入/输出信号用的电性端子。如此，即可得到一薄型化系统封装(SIP)构造。
在本实施例中，所述电路基板15可选自各种封装等级(package-level)的电路基板，其例如选自有核心层或无核芯层(coreless)的有机印刷电路基板或者是可挠性薄膜基板(flexible tape substrate)，但并不限于此。若所述电路基板15不具核芯层将有利于相对减少其基板厚度，但本发明并不限制所述电路基板15的厚度值。
请参照图4所示，本发明另一实施例的半导体封装构造及其制造方法相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：本实施例的半导体封装构造省略使用图1的底部填充胶14，并且直接利用所述封装胶体13包覆所述芯片12及所述薄型重布线转接层11的上表面，以及填充在所述芯片12及所述薄型重布线转接层11的上表面之间。在本实施例中，所述封装胶体13的材料是掺杂有固态填充物的环氧树脂(epoxy)基材，所述固态填充物可以是二氧化硅颗粒或氧化铝颗粒等，且所述固态填充物的粒径例如为所述芯片12及所述薄型重布线转接层11的上表面之间的间隙的1/3或以下。所述封装胶体13例如是通过移转注模成型(transfermolding)工艺形成在所述芯片12及所述薄型重布线转接层11的上表面。必要时，所述封装胶体13可以裸露所述芯片12的背面(即上表面)。因此，本实施例的半导体封装构造除了有利于封装构造的薄型化趋势及省略穿硅导通孔(TSV)工艺之外，并可通过省略使用底部填充胶14再进一步的降低封装产品的材料成本。
请参照图5所示，本发明又一实施例的半导体封装构造及其制造方法相似于本发明图1及图2实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：本实施例的半导体封装构造使用打线型(wire bonding)芯片，所述芯片12的一有源表面(即上表面)是背对所述薄型重布线转接层11并具有数个焊垫121，所述芯片12的焊垫121通过数条导线16进行打线工艺而电性连接在所述薄型重布线转接层11的上表面的转接垫115上。所述导线16可选自导电性良好的金属线材，例如金线、铜线、铝线或镀钯铜线等。在另一实施方式中，若包含2颗或以上的芯片12时，亦可能同时使用倒装芯片型(flip chip)及打线型(wire bonding)的芯片，以构成一多芯片模块(MCM)架构的薄型化系统封装(SIP)构造。因此，本实施例的半导体封装构造同样有利于封装构造的薄型化趋势，并可省略穿硅导通孔(TSV)工艺，以相对降低封装产品的封装成本。
请参照图6所示，本发明再一实施例的半导体封装构造及其制造方法相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：本实施例的半导体封装构造省略使用图1的转接垫115，而将所述芯片12的凸块122直接电性连接在所述薄型重布线转接层11的电路层111露出于所述通孔111的部分。因此，本实施例的半导体封装构造在制作过程中可以省略图2D的步骤，以简化制造过程。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：
提供一薄型重布线转接层，所述薄型重布线转接层设于一半导体基材层上，所述薄型重布线转接层的内部具有至少一电路层，及所述薄型重布线转接层的一下表面具有数个转接凸块；
通过一粘着层将所述薄型重布线转接层的下表面固定在一临时性承载板上；
移除所述半导体基材层，以裸露所述薄型重布线转接层的一上表面；
对所述薄型重布线转接层的上表面进行钻孔以形成数个通孔，所述通孔分别露出所述电路层的数个部分；
将一芯片电性连接在所述薄型重布线转接层的所述电路层的所述数个露出部分；
利用一封装胶体包覆所述芯片；以及
移除所述粘着层及临时性承载板，以裸露所述薄型重布线转接层的下表面的转接凸块。
2.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在形成所述通孔的步骤之后，另包含：对所述通孔进行电镀以形成数个转接垫，以电性连接所述芯片。
3.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在裸露所述薄型重布线转接层的下表面的转接凸块的步骤之后，另包含：将所述薄型重布线转接层的转接凸块电性连接至一电路基板上。
4.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在所述芯片电性连接所述薄型重布线转接层的步骤中，所述芯片的一有源表面朝向所述薄型重布线转接层并具有数个凸块，所述芯片通过所述凸块电性连接在所述薄型重布线转接层的上表面的转接垫。
5.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在所述芯片电性连接所述薄型重布线转接层的步骤中，所述芯片的一有源表面背对所述薄型重布线转接层并具有数个焊垫，所述芯片的焊垫通过数条导线电性连接在所述薄型重布线转接层的上表面的转接垫。
6.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在利用所述封装胶体包覆所述芯片及所述薄型重布线转接层的步骤之前，另包含：利用一底部填充胶填充在所述芯片及所述薄型重布线转接层的上表面之间。
7.如权利要求1所述的半导体封装构造的制造方法，其特征在于：在将所述薄型重布线转接层的转接凸块电性连接至所述电路基板上的步骤之前，另包含：切割所述薄型重布线转接层及封装胶体。
8.如权利要求1所述的半导体封装构造的制造方法，其特征在于：所述薄型重布线转接层的厚度介于10至30微米之间。
9.如权利要求1所述的半导体封装构造的制造方法，其特征在于：所述薄型重布线转接层包含至少一介电材料层，所述介电材料层的材料选自二氧化硅、苯并环丁烯、聚酰亚胺或低介电常数材料。
10.如权利要求1所述的半导体封装构造的制造方法，其特征在于：所述半导体基材层是一半导体晶圆。
CN201210294468.7A 2012-08-17 2012-08-17 半导体封装构造及其制造方法 Active CN102867759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210294468.7A CN102867759B (zh) 2012-08-17 2012-08-17 半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210294468.7A CN102867759B (zh) 2012-08-17 2012-08-17 半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN102867759A true CN102867759A (zh) 2013-01-09
CN102867759B CN102867759B (zh) 2015-04-29

Family

ID=47446538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210294468.7A Active CN102867759B (zh) 2012-08-17 2012-08-17 半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN102867759B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN109786262A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 互连芯片
TWI762058B (zh) * 2020-12-02 2022-04-21 恆勁科技股份有限公司 半導體封裝件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2612071Y (zh) * 2003-02-27 2004-04-14 威盛电子股份有限公司 芯片封装结构
US20080246146A1 (en) * 2007-04-04 2008-10-09 Shinko Electric Industries Co., Ltd. Wiring substrate and wiring substrate manufacturing method
US20090008777A1 (en) * 2007-07-06 2009-01-08 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2612071Y (zh) * 2003-02-27 2004-04-14 威盛电子股份有限公司 芯片封装结构
US20080246146A1 (en) * 2007-04-04 2008-10-09 Shinko Electric Industries Co., Ltd. Wiring substrate and wiring substrate manufacturing method
US20090008777A1 (en) * 2007-07-06 2009-01-08 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN109786262A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 互连芯片
US10720401B2 (en) 2017-11-15 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
CN109786262B (zh) * 2017-11-15 2021-06-22 台湾积体电路制造股份有限公司 互连芯片
US11532585B2 (en) 2017-11-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package containing device dies and interconnect die and redistribution lines
US11978714B2 (en) 2017-11-15 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Encapsulated package including device dies connected via interconnect die
TWI762058B (zh) * 2020-12-02 2022-04-21 恆勁科技股份有限公司 半導體封裝件

Also Published As

Publication number Publication date
CN102867759B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US12033976B2 (en) Semiconductor package having a through intervia through the molding compound and fan-out redistribution layers disposed over the respective die of the stacked fan-out system-in-package
US10847414B2 (en) Embedded 3D interposer structure
TWI765520B (zh) 半導體封裝以及其製造方法
US20210233829A1 (en) Iintegrated fan-out packages with embedded heat dissipation structure
TWI616956B (zh) 整合式扇出封裝及製造方法
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
TWI652778B (zh) 半導體封裝以及其製造方法
US9748216B2 (en) Apparatus and method for a component package
US10090277B2 (en) 3D integrated circuit package with through-mold first level interconnects
CN103137587B (zh) 用于底部填充控制的平坦化凸块
CN108122861A (zh) 具有虚设管芯的扇出型封装结构
TWI749088B (zh) 半導體裝置的製造方法
US20130040423A1 (en) Method of Multi-Chip Wafer Level Packaging
US11164855B2 (en) Package structure with a heat dissipating element and method of manufacturing the same
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
CN202394958U (zh) 晶圆级半导体封装构造
TWI815521B (zh) 半導體封裝和其製造方法
TWI746310B (zh) 電子封裝件及其製法
CN102867759B (zh) 半导体封装构造及其制造方法
CN221327718U (zh) 半导体封装件
US20240258274A1 (en) Semiconductor packages and method for fabricating the same
TW201703216A (zh) 半導體封裝及製造其之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant