CN220672581U - 一种电子封装器件 - Google Patents
一种电子封装器件 Download PDFInfo
- Publication number
- CN220672581U CN220672581U CN202322291731.3U CN202322291731U CN220672581U CN 220672581 U CN220672581 U CN 220672581U CN 202322291731 U CN202322291731 U CN 202322291731U CN 220672581 U CN220672581 U CN 220672581U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- chip
- insulating glue
- glue
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004100 electronic packaging Methods 0.000 title abstract description 8
- 239000003292 glue Substances 0.000 claims abstract description 33
- 229920000297 Rayon Polymers 0.000 claims abstract description 8
- 239000012528 membrane Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000000725 suspension Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000003466 welding Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
本实用新型提供一种电子封装器件，包括引线框架，所述引线框架设置有“#”或者“王”形状的安装槽，所述引线框架的“#”或者“王”形状的安装槽内部和表面均设置有绝缘胶水，所述绝缘胶水凝固后并与引线框架的引脚形成一个整体，芯片上设置有粘片胶DAF膜，芯片和粘片胶DAF膜经烘烤之后划片分离，划片分离的芯片安装到引线框架上，芯片与引线框架之间连接有焊线，引线框架上设置有用于将芯片塑封的塑封体，通过在镂空的引线框架上先涂绝缘胶水，将框架引脚之间的缝隙用绝缘胶水填充，并形成固定的形状，由绝缘胶水来固定引线框架的引脚及引脚之间的间隙，实现芯片放在框架上无悬空、不晃动的问题。
Description
技术领域
本实用新型涉及悬空芯片特殊结构的产品封装技术领域，尤其涉及一种电子封装器件。
背景技术
随着5G时代半导体芯片封装市场应用发展，电子产品体积伴随着产品的应用也同步缩小，并集成化，当产品体积缩小，部分芯片在封装中无法向传统的电子封装设计，芯片全部放置在框架基岛上面，只有芯片的部分位置与框架接触，部分悬空。这种结构设计给封装过程带来困难，造成封装材料选型单一，引线键合(Wire bonding)时出再晃动，焊线与芯片焊接不良，影响产品品质。
实用新型内容
本实用新型旨在提供一种电子封装器件，以克服现有技术中存在的不足。
为解决上述技术问题，本实用新型的技术方案是：一种电子封装器件，包括引线框架，所述引线框架设置有“#”或者“王”形状的安装槽，所述引线框架的“#”或者“王”形状的安装槽内部和表面均设置有绝缘胶水，所述绝缘胶水凝固后并与引线框架的引脚形成一个整体，芯片上设置有粘片胶DAF膜，芯片和粘片胶DAF膜经烘烤之后划片分离，划片分离的芯片安装到引线框架上，芯片与引线框架之间连接有焊线，引线框架上设置有用于将芯片塑封的塑封体。
作为本实用新型的一种电子封装器件的改进，所述引线框架底部设置有用于防止绝缘胶水溢胶的胶膜层。
本实用新型旨在提供一种电子封装器件的制造方法，以克服现有技术中存在的不足。
与现有技术相比，本实用新型的有益效果是：通过在镂空的引线框架上先涂绝缘胶水，将框架引脚之间的缝隙用绝缘胶水填充，并形成固定的形状，由绝缘胶水来固定引线框架的引脚及引脚之间的间隙，实现芯片放在框架上无悬空、不晃动的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是产品的结构示意图；
图2为引线框架和胶膜层的结构示意图；
图3为引线框架和绝缘胶水的结构示意图；
图4为焊线将芯片部分PAD与框架连接，完成芯片与框架之间的电性连接的结构示意图。
其中，1、引线框架；2、胶膜层；3、粘片胶DAF膜；4、绝缘胶水；5、芯片；6、焊线；7、塑封体。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1至4所示，一种电子封装器件，包括引线框架1，所述引线框架1设置有“#”或者“王”形状的安装槽，所述引线框架1的“#”或者“王”形状的安装槽内部和表面均设置有绝缘胶水4，所述绝缘胶水4凝固后并与引线框架1的引脚形成一个整体，芯片5上设置有粘片胶DAF膜3，芯片5和粘片胶DAF膜3经烘烤之后划片分离，划片分离的芯片5安装到引线框架1上，芯片5与引线框架1之间连接有焊线6，引线框架1上设置有用于将芯片5塑封的塑封体7。
所述引线框架1底部设置有用于防止绝缘胶水4溢胶的胶膜层2。
如图1至4所示，一种电子封装器件的制造方法，包括以下步骤，
先对芯片5进行背面研磨，磨到产品需求的芯片5厚度；
在芯片5背面贴上一层DAF膜材料，并将芯片5和粘接的DAF膜材料进行烘烤，烘烤后将芯片5按照设计的尺寸进行划片分离，芯片5分割成单只的单元；
在引线框架1设置“#”或者“王”形状的安装槽；
在悬空的引线框架1要贴芯片5的位置涂上部分绝缘胶水4，绝缘胶水4顺着框架引脚和“#”或者“王”形状的安装槽之间的空间进行流淌，将引脚之间的缝隙和“#”或者“王”形状的安装槽通过绝缘胶水4填充；
将引线框架1进行烘烤，绝缘胶水4凝固后并与引线框架1的引脚形成一个整体；
将划片后的芯片5贴到引线框架1以及固定后的引线框架1“#”或者“王”形状的安装槽上，进行压焊键合；
将塑封体7对芯片5以及引线框架1进行塑封处理。
在悬空的引线框架1要贴芯片5的位置涂上部分绝缘胶水4之前，悬空的引线框架1底部贴合用于防止绝缘胶水4溢胶的胶膜层2。
从引线框架1的引脚处焊接焊线6，焊线6与芯片5进行焊接以实现芯片5与引线框架1的电性连接。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种电子封装器件，包括引线框架，其特征在于，所述引线框架设置有“#”或者“王”形状的安装槽，所述引线框架的“#”或者“王”形状的安装槽内部和表面均设置有绝缘胶水，所述绝缘胶水凝固后并与引线框架的引脚形成一个整体，芯片上设置有粘片胶DAF膜，芯片和粘片胶DAF膜经烘烤之后划片分离，划片分离的芯片安装到引线框架上，芯片与引线框架之间连接有焊线，引线框架上设置有用于将芯片塑封的塑封体。
2.根据权利要求1所述的一种电子封装器件，其特征在于，所述引线框架底部设置有用于防止绝缘胶水溢胶的胶膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322291731.3U CN220672581U (zh) | 2023-08-25 | 2023-08-25 | 一种电子封装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322291731.3U CN220672581U (zh) | 2023-08-25 | 2023-08-25 | 一种电子封装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220672581U true CN220672581U (zh) | 2024-03-26 |
Family
ID=90329935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322291731.3U Active CN220672581U (zh) | 2023-08-25 | 2023-08-25 | 一种电子封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220672581U (zh) |
-
2023
- 2023-08-25 CN CN202322291731.3U patent/CN220672581U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540289B (zh) | 半导体集成电路封装及封装半导体集成电路的方法和模具 | |
| US6529022B2 (en) | Wafer testing interposer for a conventional package | |
| TW409375B (en) | Method of producing semiconductor device and configuration thereof, and lead frame used in said method | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20120248590A1 (en) | Semiconductor package and lead frame therefor | |
| TWI244145B (en) | Method for fabricating semiconductor package | |
| CN220672581U (zh) | 一种电子封装器件 | |
| US20130048351A1 (en) | Electronic package structure and method for manufacturing same | |
| CN116913884A (zh) | 一种电子封装器件及其制造方法 | |
| CN103094239B (zh) | 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺 | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| CN104465596A (zh) | 引线框架、半导体封装体及其制造方法 | |
| US20040178483A1 (en) | Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor | |
| WO2021227045A1 (zh) | 半导体封装方法及其封装结构 | |
| CN204216033U (zh) | 引线框架、半导体封装体 | |
| CN209843690U (zh) | 一种一体化成形封装结构 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 | |
| CN102201348A (zh) | 阵列切割式四方扁平无引脚封装方法 | |
| US9905498B2 (en) | Electronic package | |
| CN210040173U (zh) | 半导体封装结构 | |
| CN217641396U (zh) | 一种微型led芯片封装结构 | |
| CN204118063U (zh) | 一种芯片倾斜堆叠的圆片级封装单元 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| CN216902939U (zh) | 一种高压芯片的封装结构 | |
| JPH0697353A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |