CN113056098B - 电子元件封装体、电子元件组装结构及电子设备 - Google Patents

电子元件封装体、电子元件组装结构及电子设备 Download PDF

Info

Publication number
CN113056098B
CN113056098B CN202110183926.9A CN202110183926A CN113056098B CN 113056098 B CN113056098 B CN 113056098B CN 202110183926 A CN202110183926 A CN 202110183926A CN 113056098 B CN113056098 B CN 113056098B
Authority
CN
China
Prior art keywords
electronic component
pins
substrate
electronic
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110183926.9A
Other languages
English (en)
Other versions
CN113056098A (zh
Inventor
向志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202110183926.9A priority Critical patent/CN113056098B/zh
Publication of CN113056098A publication Critical patent/CN113056098A/zh
Priority to PCT/CN2021/126445 priority patent/WO2022170788A1/zh
Priority to EP23175603.2A priority patent/EP4258335A3/en
Priority to EP22154144.4A priority patent/EP4044224B1/en
Priority to US17/669,142 priority patent/US20220256709A1/en
Application granted granted Critical
Publication of CN113056098B publication Critical patent/CN113056098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Abstract

本申请实施例公开了一种电子元件封装体、电子元件组装结构及电子设备。电子元件组装结构包括：电子元件封装体，电子元件封装体包括基板、电子元件和引脚，电子元件封装于基板的内部，引脚与电子元件电性连接，引脚包括第一部分和与第一部分连接的第二部分，第一部分嵌设于基板，第二部分相对基板凸出；第二部分包括底面和侧面，底面为引脚远离基板的外表面，侧面连接在底面和基板之间；电路板，电子元件封装体安装于电路板，且电路板与电子元件电性连接；焊点，焊点连接在引脚与电路板之间，并包围第二部分的底面和侧面。本申请提供的电子元件组装结构中电子元件封装体与电路板焊接的可靠性较高。

Description

电子元件封装体、电子元件组装结构及电子设备
技术领域
本申请涉及封装技术领域，尤其涉及一种电子元件封装体、电子元件组装结构及电子设备。
背景技术
随着电子产品朝着多功能化和轻便化方向发展，芯片埋入式封装成为电子元件封装技术领域的研究热点。现有的芯片埋入式封装基板，一般采用触点阵列封装(land gridarray，LGA)来实现封装组件和电路板之间的固定。然而，由于触点阵列封装是一种表面贴装封装，封装组件与电路板通过表面接触实现焊接，焊接的可靠性较差，容易造成焊点处断裂，影响封装组件的可靠性。
发明内容
本申请提供了一种电子元件封装体、电子元件组装结构及电子设备。本申请提供的电子元件封装体的引脚具有不同维度的焊接面积，提高了电子元件组装结构中电子元件封装体与电路板焊接的可靠性。
第一方面，本申请提供一种电子元件组装结构。电子元件组装结构包括电子元件封装体、电路板及焊接在电路板与电子元件封装体之间的焊点。电子元件封装体包括基板、电子元件和引脚。电子元件封装于基板的内部。引脚与电子元件电性连接，且引脚的部分结构相对基板露出，用于与电路板进行焊接。其中，电子元件可以为芯片等有源器件，也可以为电容、电感、电阻等无源器件。示例性的，电子元件的数量为多个。在本申请中，电子元件封装于封装体内，基板为电子元件封装的载体，为封装的电子元件提供电连接、保护、支撑、散热、组装等功效。
示例性的，基板包括封装层和第一线路层。电子元件封装于封装层的内部。第一线路层与封装层层叠设置。第一线路层设有相背设置的第一面和第二面。第一面位于基板与第二面之间。各引脚包括第一部分和与第一部分连接的第二部分。第一部分嵌设于第一线路层。第二部分相对第二面凸出。可以理解的，第二面为电子元件封装体的底面，电子元件封装体自底面出引脚。
在一些可能的实现方式中，第二部分包括底面和侧面。底面为引脚远离封装层的外表面，侧面位于底面和第二面之间。可以理解的，底面和侧面均相对第二面外露。焊点包围引脚凸出第二面的第二部分。也即，焊点包围第二部分的底面和侧面。如图3所示，焊点不仅位于引脚的底面，也位于第二部分的侧面，以包围第二部分。
在本实施例中，引脚相对基板凸出，使得与电路板焊接的引脚部分为立体引脚，引脚具有不同维度的焊接面积，焊点不仅能够连接引脚的底面，也能够连接引脚的侧面，不仅增加了引脚的焊接面积，也增强了引脚在不同维度的焊接强度，提高了电子元件封装体与电路板焊接的可靠性。电子元件封装体与电路板组装焊接时，引脚的底壁及凸出的引脚的侧壁均可以爬锡，以使焊点包围引脚的底面和侧面。
在一些可能的实现方式中，引脚的数量为多个，多个引脚间隔设置。可以理解的，引脚采用导电材料，绝缘材料间隔在多个引脚之间。在一些实施例中，引脚嵌设于第一线路层的部分与引脚凸出第一线路层的部分可以一体成型，也可以分步形成。本申请并不限定，电子元件封装体中形成引脚的工艺，可以是刻蚀工艺，也可以是激光焊接工艺，本领域技术人员能够根据实际需求进行设计。
其中，第一部分采用的材料与第二部分采用的主体材料相同。示例性的，第一部分和第二部分采用的主体材料可以是但不仅限于铜、铝或金。可以理解的，引脚嵌设于第一线路层中的第一部分采用的材料在焊接过程中不会重熔，以保证电子元件封装体电路的可靠性。其中，第一部分采用的材料与第二部分采用的主体材料相同，也即引脚的第一部分和第二部分均不会重熔。
在本实施例中，引脚的第一部分和第二部分采用的主体材料与焊点采用的材料不同，电子元件封装体与电路板焊接的过程中引脚的第一部分和第二部分不会重熔，第一部分和第二部分形状大致不变，以提高电子设备焊接的可靠性。而现有技术中通过焊球阵列(ball grid array，BGA)来实现电子元件封装体与电路板焊接时，焊球在焊接的过程中会重熔发生形变。
在一些可能的实现方式中，至少一个引脚的侧面包括倾斜面。示例性的，引脚的第二部分可以呈梯形台或棱台。
在本实施例中，第二部分的侧面包括倾斜面，第二部分的截面形状可以为梯形，在第二部分高度相同的基础上，扩大第二部分的侧面的表面积，以进一步地增加引脚的焊接面积，提高了电子元件封装体与电路板焊接的可靠性。
在一些可能的实现方式中，至少一个引脚的侧面包括台阶面。示例性的，引脚的第二部分可以呈台阶结构。在本实施例中，引脚中第二部分的截面形状可以为台阶形状，扩大第二部分的侧面的表面积，以进一步地增加引脚的焊接面积，提高了电子元件封装体与电路板焊接的可靠性。本申请实施例并不限定引脚中第二部分的具体形状，本领域技术人员能够根据实际需求对此进行设计。
在一些可能的实现方式中，至少一个引脚的第二部分包括曲面。示例性的，引脚的第二部分呈圆台。在此实施例中，引脚的侧面呈曲面。在本实施例中，第二部分呈圆台，在第二部分高度相同的基础上，扩大第二部分的侧面的表面积，以进一步地增加引脚的焊接面积，提高了电子元件封装体与电路板焊接的可靠性。
在一些可能的实现方式中，底面的面积大于引脚沿基板表面的截面的面积。也即，底面的面积大于引脚沿第二面的截面的面积。
在本实施例中，引脚中底面的面积大于引脚沿第二面的截面的面积，使得电子元件封装体与电路板焊接完成后焊点与引脚在垂直方向可以形成互锁的力，进一步地提高焊点在电子元件封装体的厚度方向的强度，避免因电子元件的长期振动而导致焊点失效，从而提高了电子设备的可靠性。
在一些可能的实现方式中，焊点包括第一段和与第一段连接的第二段。第一段位于引脚的底面与电路板之间，第二段围设在引脚的侧面。第二段在电路板的投影与引脚的底面在电路板的投影部分重叠。可以理解的，电子元件封装体与电路板焊接后，电子设备中连接电子元件封装体与电路板的焊点与引脚形成互锁结构。
在本实施例中，引脚中底面的面积大于引脚沿第二面的截面的面积，使得焊点与引脚在垂直方向可以形成互锁的力，进一步地提高焊点在电子元件封装体的厚度方向的强度，避免因电子元件的长期振动而导致焊点失效，从而提高了电子设备的可靠性。
在一些可能的实现方式中，焊点采用的材料包括锡，且第二部分采用的主体材料不同于焊点采用的材料。可以理解的，焊点采用的材料包括锡，电子元件封装体与电路板焊接的过程中焊点会重熔，以包裹第二部分，有效地将电子元件封装体与电路板焊接。
在此实施例中，焊点采用的材料包括锡，且焊点采用的材料不同于第二部分采用的主体材料，电子元件封装体与电路板焊接的过程中第二部分不会重熔，也即第二部分在焊接过程中大致形状不会改变，以使焊点有效地包围第二部分，从而提高电子元件封装体与电路板焊接的可靠性。
在一些可能的实现方式中，至少一个引脚背离基板的一侧设有沟槽。也即，引脚朝电路板的一侧设有沟槽。沟槽自引脚的底面朝基板的一侧凹陷。焊点的部分结构嵌设于沟槽。可以理解的，沟槽并未贯穿引脚。示例性的，沟槽的数量为多个。至少一个引脚的第二部分包括多个子引脚。多个子引脚间隙设置，且多个子引脚均与第一部分连接。多个引脚中的部分引脚的第二部分包括多个间隔设置的子引脚。沟槽将第二部分分隔成多个间隔设置的子引脚。示例性的，多个子引脚对称排布。多个子引脚呈矩阵排布。其中，任意相邻的两个子引脚之间的间隙小于任意相邻的两个引脚之间的间隙。
在本实施例中，单个引脚背离基板的一侧设有沟槽，增加了单个引脚外露的表面积，焊点的部分结构嵌设于沟槽，进一步地增加了单个引脚的焊接面积，电子元件封装体焊接时焊料可以填充沟槽，进一步地提高了电子元件封装体与电路板焊接的可靠性。其中，本申请并不限定任意沟槽的宽度、深度或数量等。本领域技术人员能够根据实际需求或机台要求设计沟槽的尺寸。示例性的，在制备电子元件封装体的方法中，可以对单个引脚的第二部分进行切分，以将单个引脚的第二部分分割成多个间隔设置的子引脚。切分方法可以是但不仅限于刻蚀或激光。
在一些可能的实现方式中，电子元件封装体设有相背设置的第一侧面和第二侧面。第二面连接在第一侧面和第二侧面之间，多个引脚包括第一引脚和第二引脚。第一引脚最靠近第一侧面，第二引脚最靠近第二侧面，且第一引脚和第二引脚背离基板的一侧均设有沟槽。
在本实施例中，针对电子元件封装体边缘的引脚因电子设备的振动而疲劳失效的可行性较大，因此针对电子元件封装体边缘的引脚进行切分形成多个间隔设置的子引脚，不仅增加了边缘引脚焊接的可靠性，也避免了对全部的引脚进行切分而增加成本。在其他实施例中，各引脚的第二部分也可以均设有多个间隔设置的子引脚，本申请对此并不限定。
在一些可能的实现方式中，基板背离电路板的一侧设有焊盘。示例性的，基板还包括与封装层层叠设置的第二线路层。焊盘嵌设于第二线路层。可以理解的，第二线路层设置于电子元件封装体的顶面，第一线路层设置于电子元件封装体的底面。
在本实施例中，电子元件封装体设有相背设置的第一线路层和第二线路层，使得电子元件封装体的双面(顶面和底面)均具有能够起到电性连接的线路层，能够为封装于电子元件封装体内的电子元件的双面互连提供良好的基础，有利于在局限化的空间布局内实现最短的互连路径及实现基板的薄型封装，实用性强，可靠性佳。
在一些可能的实现方式中，电子元件封装体还包括键合线。焊盘包括第一焊盘和第二焊盘。第一焊盘与第二焊盘间隔设置，并通过键合线电性连接。其中，键合线可以是金属线，也可以是金属条。也即，第二线路层通过金属线键合(wire bonding)和/或带状金属键合(clip bonding)。本申请并不限定，第二线路层中焊盘的数量、位置及形状等，本领域技术人员能够根据实际需求对此设计。
本实施例中，在基板的上表面形成第二线路层，通过键合线电性连接第二线路层中的第一焊盘和第二焊盘，避免了第一焊盘与第二焊盘通过焊锡回流焊接时，在焊锡回流过程中重熔，从而提高了电子元件封装体的可靠性。
在一些可能的实现方式中，电子元件封装体还包括封装体。封装体位于基板远离电路板的一侧。键合线封装于封装体的内部，且封装体采用磁性材料。示例性的，磁性材料为液态磁性材料，通过液态磁材料灌胶封装键合线，以形成采用磁性材料的封装体。本申请并不限定，磁性材料的种类，本领域技术人员能够根据实际需求对此进行设计。
在本实施例中，第二线路层中的焊盘通过键合线连接，并且第二线路层的表面为采用磁性材料的封装体，封装体与键合线一起形成完整的磁元件(例如变压器、电感)的绕组，能够阻止电子元件封装体内部的电流过大，有利于提高电子设备的可靠性。与此同时，封装体与第一线路层无缝连接，有利于基板内各电子元件的散热，从而提高了电子元件封装体的散热性能。
第二方面，本申请还提供一种电子元件组装结构。电子元件组装结构包括电子元件封装体、电路板和焊接在电子元件封装体与电路板之间的焊点。电子元件封装体包括基板、电子元件和引脚。电子元件封装于基板的内部，引脚与电子元件电性连接。引脚背离电子元件的一侧设有沟槽。沟槽自引脚的底面朝电子元件的一侧凹陷。焊点嵌设于沟槽。其中，沟槽并未贯穿引脚。可以理解的，引脚相对第一线路层露出的表面间隙设置，在靠近基板的一侧相互连接为一整体。示例性的，被沟槽间隔的多个子引脚采用同一电性网络。
在本实施例中，单个引脚背离基板的一侧设有沟槽，焊点嵌设于沟槽，不仅增加了单个引脚外露的表面积，也增强了引脚在三维方向的焊接强度，提高了电子元件封装体与电路板焊接的可靠性，从而提高了电子元件组装结构的可靠性。其中，本申请并不限定任意沟槽的宽度、深度或数量等。
第三方面，本申请还提供一种电子设备。电子设备包括壳体和第一方面或第二方面提供的电子元件组装结构。电子元件组装结构安装于壳体。
在此实施例中，电子设备包括第一方面与第二方面提供的电子元件组装结构，电子元件组装结构中电子元件封装体与电路板具有不同维度的焊接面积，提高了电子元件组装结构二次焊接的可靠性，从而提高了电子设备的可靠性。
第四方面，本申请还提供一种电子元件封装体。电子元件封装体包括基板、电子元件和引脚。电子元件封装于基板的内部。引脚与电子元件电性连接，且引脚的部分结构相对基板露出，用于与电路板进行焊接。示例性的，基板包括封装层和第一线路层。电子元件封装于封装层的内部。第一线路层与封装层层叠设置。第一线路层设有相背设置的第一面和第二面。第一面位于基板与第二面之间。第一线路层包括多个间隔设置的引脚。多个引脚与电子元件电性连接。
各引脚包括第一部分和与第一部分连接的第二部分。第一部分嵌设于第一线路层。第二部分相对第二面凸出。可以理解的，第二面为电子元件封装体的底面，电子元件封装体自底面出引脚。第二部分包括底面和侧面。底面为引脚远离封装层的外表面，侧面位于底面和第二面之间。可以理解的，底面和侧面均相对第二面外露。底面和侧面均用于与焊料焊接。
在本实施例中，引脚相对基板凸出，使得与电路板焊接的引脚部分为立体引脚，引脚具有不同维度的焊接面积，焊点不仅能够连接引脚的底面，也能够连接引脚的侧面，不仅增加了引脚的焊接面积，也增强了引脚在不同维度的焊接强度，提高了电子元件封装体与电路板焊接的可靠性。
在一些可能的实现方式中，引脚的数量为多个，多个引脚间隔设置。至少一个引脚的侧面包括倾斜面。示例性的，引脚的第二部分可以呈台阶结构。或者，至少一个引脚的侧面包括台阶面。示例性的，引脚的第二部分可以呈台阶结构。或者，至少一个引脚的第二部分包括曲面。示例性的，引脚的第二部分呈圆台。
在本实施例中，第二部分的侧面包括倾斜面、台阶面或曲面，在第二部分高度相同的基础上，扩大第二部分的侧面的表面积，以进一步地增加引脚的焊接面积，提高了电子元件封装体与电路板焊接的可靠性。
在一些可能的实现方式中，底面的面积大于引脚沿基板表面的截面的面积。也即，底面的面积大于引脚沿第二面的截面的面积。
在本实施例中，引脚中底面的面积大于引脚沿第二面的截面的面积，使得电子元件封装体与电路板焊接完成后焊点与引脚在垂直方向可以形成互锁的力，进一步地提高焊点在电子元件封装体的厚度方向的强度，避免因电子元件的长期振动而导致焊点失效，从而提高了电子设备的可靠性。
在一些可能的实现方式中，第一部分采用的材料与第二部分采用的主体材料相同。示例性的，第一部分和第二部分采用的主体材料可以是但不仅限于铜、铝或金。可以理解的，引脚嵌设于第一线路层中的第一部分采用的材料在焊接过程中不会重熔，以保证电子元件封装体电路的可靠性。其中，第一部分采用的材料与第二部分采用的主体材料相同，也即引脚的第一部分和第二部分均不会重熔。
在本实施例中，引脚的第一部分和第二部分采用的主体材料且与焊点采用的材料不同，电子元件封装体与电路板焊接的过程中引脚的第一部分和第二部分不会重熔，第一部分和第二部分形状大致不变，以提高电子设备焊接的可靠性。
在一些可能的实现方式中，至少一个引脚背离基板的一侧设有沟槽。也即，引脚朝电路板的一侧设有沟槽。沟槽自引脚的底面朝基板的一侧凹陷。
在本实施例中，单个引脚背离基板的一侧设有沟槽，增加了单个引脚外露的表面积，进一步地增加了单个引脚的焊接面积，电子元件封装体焊接时焊料可以填充沟槽，进一步地提高了电子元件封装体与电路板焊接的可靠性。其中，本申请并不限定任意沟槽的宽度、深度或数量等。
在一些可能的实现方式中，基板背离引脚的一侧包括第一焊盘和第二焊盘。第一焊盘与第二焊盘间隔设置。电子元件组装结构还包括键合线和封装体。键合线电性连接在第一焊盘与第二焊盘之间。封装体位于基板远离电路板的一侧，键合线封装于封装体的内部，且封装体采用磁性材料。
在本实施例中，基板背离引脚的一侧的焊盘通过键合线连接，并且嵌设于采用磁性材料的封装体，封装体与键合线一起形成完整的磁元件(例如变压器、电感)的绕组，能够阻止电子元件封装体内部的电流过大，有利于提高电子设备的可靠性。与此同时，封装体与第一线路层无缝连接，有利于基板内各电子元件的散热，从而提高了电子元件封装体的散热性能。
第五方面，本申请还提供一种电子元件封装体。电子元件封装体包括包括基板、电子元件和引脚。电子元件封装于基板的内部，引脚与电子元件电性连接。引脚背离电子元件的一侧设有沟槽。沟槽自引脚的底面朝电子元件的一侧凹陷。沟槽用于填充焊料。其中，沟槽并未贯穿引脚。可以理解的，引脚相对第一线路层露出的表面间隙设置，在靠近基板的一侧相互连接为一整体。示例性的，被沟槽间隔的多个子引脚采用同一电性网络。
在本实施例中，单个引脚背离基板的一侧设有沟槽，不仅增加了单个引脚外露的表面积，也增强了引脚在三维方向的焊接强度，提高了电子元件封装体与其他部分焊接的可靠性。其中，本申请并不限定任意沟槽的宽度、深度或数量等。
附图说明
为了说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请实施例提供的电子元件组装结构的部分结构示意图；
图2是本申请提供的电子元件组装结构在实施例一中的部分截面示意图；
图3是图2所示A部分在第一实现方式中的结构示意图；
图4是图2所示A部分在第二实现方式中的结构示意图；
图5是图2所示电子元件封装体在第三实现方式中的部分结构示意图；
图6是图2所示电子元件封装体的俯视图；
图7是本申请提供的电子元件组装结构在实施例二中的俯视图；
图8是图7所示电子元件封装体沿B-B处的部分截面示意图；
图9是图7所示引脚沿B-B处在另一实现方式中的部分截面示意图；
图10是本申请提供的电子元件组装结构在实施例三中的部分截面示意图；
图11是本申请提供的电子元件封装体在实施例四中的结构示意图；
图12是图11所示电子元件封装体的部分截面示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
本申请提供一种电子设备。电子设备包括壳体和电子元件组装结构。电子元件组装结构安装于壳体。电子设备可以是手机、平板电脑、笔记本电脑、车载设备、可穿戴设备、无人机、路由器等产品。电子设备也可以是功率电源模块、通讯信号发射基站、网络交换设备等设备。在本实施例中，以电子设备为车载设备为例来进行描写。
请参阅图1，图1是本申请实施例提供的电子元件组装结构100的部分结构示意图。如图1所示，电子元件组装结构100包括电子元件封装体10、电路板20和连接在电子元件封装体10和电路板20之间的焊点30。电子元件封装体10内包括电子元件11。电子元件11可以为芯片等有源器件，也可以为电容、电感、电阻等无源器件。本领域技术人员能够根据实际需求选择电子元件11的种类及数量，本申请对此并不限定。电子元件封装体10为电子元件11封装的载体，为封装的电子元件11提供电连接、保护、支撑、散热、组装等功效。
在一些实施例中，电子元件11的数量为多个。如图1所示，示例性的，电子元件11包括第一元件111、第二元件112和第三元件113。第二元件112间隔在第一元件111和第三元件113之间。在一些可能的实现方式中，第二元件112为芯片，第一元件111为电阻，第二元件112为电容。
在本申请实施例中，电子元件封装体10可以采用系统级封装(system inpackage，SIP)或电源系统级封装(power supply-in-package，PSiP)或芯片埋入式基板(embedded chip substrate，ECP)。系统级封装是将多种功能电子元件，例如处理器、存储器、电源管理芯片等功能电子元件集成在一个封装体内，以实现一个基本完整的功能。芯片埋入式基板可理解为在基板内部贴装芯片，再将芯片通过封装材料封装，通过铜孔、铜柱等方式实现互连的一种基板结构。在本实施例中，以电子元件封装体10将以芯片埋入式基板(embedded chip substrate，ECP)为例进行具体说明。
电路板20可理解为电子元件封装体10的载体，其能够承载电子元件封装体10并与电子元件封装体10组装。电路板20与电子元件封装体10通过焊点30焊接以电性连接，进而实现与电子元件封装体10的电气互联。本申请实施例中，以电子元件封装体10安装于电路板20为例来进行描写。在其他实施例中，电子元件封装体10也能够安装于其他结构，本申请对此并不限定。
需说明的是，图1的目的仅在于示意性的描述电路板20和电子元件封装体10的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例所示意的结构并不构成对电子元件组装结构100的具体限定。在本申请另一些实施例中，电子元件组装结构100可以包括比图示更多的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
在本实施例中，电子元件封装体与电路板通过触点阵列封装(land grid array，LGA)的方式实现焊接。触点阵列封装是一种表面贴装封装，电子元件封装体与电路板焊接的可靠性较差，电子设备在长期机械振动或温度变化冲击的场景下，存在焊接不稳固而导致电性失效的风险。例如，电子元件封装体的引脚与电子元件封装体的外表面齐平，电路板的表面贴合电子元件封装体的表面，以连接电子元件封装体的引脚与电路板上对应的引脚，电子设备在长期机械振动过程中，电子元件封装体与电路板的焊点发生疲劳失效，造成焊点处断裂，影响电子设备的可靠性。
由此，本申请提供一种电子元件封装体10，电子元件封装体10中的引脚具有不同维度的焊接面积，提高了电子元件封装体10与电路板20焊接的可靠性，降低了电子元件组装结构100在长期振动后造成电子元件封装体10与电路板20焊接失效的风险，有效提高了电子元件组装结构100的板级可靠性。下文主要通过四个实施例来具体描写，本申请提供的电子元件组装结构100和对应的电子元件封装体10。
请参阅图2，图2是本申请提供的电子元件组装结构100在实施例一中的部分截面示意图。电子元件封装体10安装于电路板20的安装面201。焊点30用于实现电子元件封装体10与电路板20之间的电性连接。示例性的，电子元件封装体10包括基板110、电子元件11和引脚130。电子元件11封装于基板110的内部。引脚130与电子元件11电性连接，且引脚130的部分结构相对基板110露出，用于与电路板20进行焊接。
示例性的，基板110包括封装层12和第一线路层13。电子元件11封装于封装层12的内部。第一线路层13与封装层12层叠设置。第一线路层13设有相背设置的第一面1301和第二面1302。第一面1301位于封装层12与第二面1302之间。安装面201面向第二面1302，焊点30连接在引脚130与电路板20之间。可以理解的，第二面1302为基板110的底面。如图2所示，在本实施例中，以第一线路层13的第一面1301接触封装层12为例来进行描写。在其他实施例中，封装层12与第一线路层13之间还可以设有其他结构，例如线路层，本申请对此并不限定。本领域技术人员能够根据实际需求，设计第一线路层13与封装层12之间的结构。
其中，引脚130的数量为多个，多个引脚130间隔设置。多个引脚130采用导电材料，并通过绝缘材料间隔设置，绝缘材料可以但不仅限于液态光致阻焊剂(绿油)。多个引脚130与电子元件11电性连接，并通过多个焊点30与电路板20电性连接。示例性的，引脚130与焊点30的数量对应。电子元件封装体10组装于电路板20时，通过引脚130与焊点30实现电性连接。与电路板20电连接的某个工作模块产生的信号依次经过电路板20、引脚130传输至电子元件封装体10内；或者，电子元件封装体10内处理产生的信号依次经过引脚130、焊点30、电路板20至对应的工作模块，从而实现电子元件封装体10与对应的工作模块之间的通信。
请一并参阅图2和图3，图3是图2所示A部分在第一实现方式中的结构示意图。引脚130包括第一部分131和与第一部分131连接的第二部分132。第一部分131嵌设于第一线路层13，第二部分132相对基板110凸出。示例性的，第一部分131与第二部分132直接连接。在其他实施例中，第一部分131与第二部分132也可以间接连接，本申请对此并不限定。可以理解的，每个引脚130自第一面1301贯穿第二面1302，并相对第二面1302凸出。也即，引脚130的部分结构相对第二面1302(电子元件封装体10的外表面)凸出，以形成立体结构的引脚130。可以理解的，第二面1302为电子元件封装体10的底面，本申请提供的电子元件封装体10自底面出引脚。
第二部分132包括底面1321和侧面1322。底面1321为引脚130远离封装层12的外表面，侧面1322位于底面1321和第二面1302之间。可以理解的，底面1321和侧面1322均相对第二面1302外露。其中，电子元件封装体10放置于一参考平面时，底面1321接触参考平面或平行于参考平面，侧面1322连接在第二面1302与参考平面之间。侧面1322可以是曲面，也可以是平面，本申请对此并不限定。
其中，焊点30包围引脚130凸出第二面1302的第二部分132。也即，焊点30包围第二部分132的底面1321和侧面1322。如图3所示，焊点30不仅位于引脚130的底面1321，也位于第二部分132的侧面1322，以包围第二部分132。
在本实施例中，引脚130相对基板110凸出，使得与电路板20焊接的引脚130部分为立体引脚130，引脚130具有不同维度的焊接面积，焊点30不仅能够连接引脚130的底面1321，也能够连接引脚130的侧面1322，不仅增加了引脚130的焊接面积，也增强了引脚130在不同维度的焊接强度，提高了电子元件封装体10与电路板20焊接的可靠性。电子元件封装体10与电路板20组装焊接时，引脚130的底壁及凸出的引脚130的侧壁均可以爬锡，以使焊点30包围引脚130的底面1321和侧面1322。
可以理解的，第一线路层13还包括绝缘材料，绝缘材料间隔在多个引脚130之间。在一些实施例中，引脚130嵌设于第一线路层13的部分与引脚130凸出第一线路层13的部分可以一体成型，也可以分步形成。本申请并不限定，电子元件封装体10中形成引脚130的工艺，可以是刻蚀工艺，也可以是激光焊接工艺，本领域技术人员能够根据实际需求进行设计。例如，先刻蚀第一线路层13以形成图案化的第一线路层13，沿图案化的第一线路层13填充导电材料后，沿填充的导电材料结构继续电镀导电材料，以分步形成凸出第一线路层13的引脚130。或者，通过光刻胶遮盖图案化的第一线路层13中导电材料，通过掩膜板刻蚀图案化的第一线路层13中的绝缘材料的部分结构，以一体成型凸出第一线路层13的引脚130。
在一些实施例中，焊点30采用的材料包括锡，且焊点30采用的材料不同于第二部分132采用的材料。电子元件封装体10与电路板20焊接的过程中焊点30会重熔，以包裹第二部分132，此时第二部分132不会重熔，也即第二部分132在组装过程中大致形状不会改变，以使焊点30有效地包围第二部分132，从而提高电子元件封装体10与电路板20焊接的可靠性。其中，重熔是对金属或合金的二次熔化的过程。
在一些实施例中，第一部分131采用的材料与第二部分132采用的主体材料相同。示例性的，第一部分131和第二部分132采用的材料可以是但不仅限于铜、铝或金。可以理解的，引脚130的第一部分131和第二部分132的主体部分在二次组装过程中不会重熔。
在本实施例中，引脚130的第一部分131和第二部分132采用的主体材料与焊点30采用的材料不同，电子元件封装体10与电路板20焊接的过程中引脚130的第一部分131和第二部分132的主体结构不会重熔，第一部分131和第二部分132形状大致不变，以提高电子元件组装结构100焊接的可靠性。而现有技术中通过焊球阵列(ball grid array，BGA)来实现电子元件封装体10与电路板20焊接时，焊球在焊接的过程中会重熔发生形变。
请继续参阅图2，在一些实施例中，基板110背离电路板30的一侧包括焊盘140。示例性的，基板110还包括与封装层12层叠设置的第二线路层14。可以理解的，第二线路层14设置于电子元件封装体10的顶面，第一线路层13设置于电子元件封装体10的底面。示例性的，第二线路层14包括设有多个用于电性连接的焊盘140。其中，第二线路层14和第一线路层13的图案设计可具有差异化的可能，也即第一线路层13和第二线路层14的图案设计可以不同，本申请的实施例对此不做严格限制。第一线路层13的图案设计和第二线路层14的图案设计均可根据电子元件封装体10封装的电子元件11的需要进行设置。示例性地，第一线路层13的引脚130和第二线路层14的焊盘140可以为铜。
在本实施例中，电子元件封装体10设有相背设置的第一线路层13和第二线路层14，使得电子元件封装体10的双面(顶面和底面)均具有能够起到电性连接的线路层，能够为封装于电子元件封装体10内的电子元件11的双面互连提供良好的基础，有利于在局限化的空间布局内实现最短的互连路径及实现封装层12的薄型封装，实用性强，可靠性佳。
请继续参阅图3，在一些实施例中，多个引脚130中至少一个引脚130的侧面1322包括倾斜面。示例性的，多个引脚130的侧面1322均包括倾斜面。引脚130的第二部分132可以呈梯形台或棱台。在其他实施例中，引脚130的侧面1322呈曲面，多个引脚130中至少一个引脚130的侧面1322的一切面与底面1321不垂直。其中，某个平面与某个曲面有且仅有一个交点，那么这个平面就是曲面的切面。示例性的，引脚130的第二部分132可以呈圆台。如图3所示，在沿垂直于电子元件封装体10的厚度方向上，引脚130的第二部分132的截面呈梯形。此时，引脚130的第二部分132可以呈圆台，也可以呈梯形台。
在本实施例中，第二部分132的截面形状可以为梯形，第二部分132可以呈梯形台、棱台或圆台，在第二部分132高度相同的基础上，扩大第二部分132的侧面1322的表面积，以进一步地增加引脚130的焊接面积，提高了电子元件封装体10与电路板20焊接的可靠性。其中，本申请并不限定引脚130的侧面1322的倾斜率，本领域技术人员能够第二面1302的面积及各引脚130之间的间隙合理设计引脚130的侧面1322的倾斜角度。
请继续参阅图3，在一些实施例中，底面1321的面积大于引脚130沿基板110表面(第二面1302)的截面的面积。示例性的，图3所示梯形截面图中，梯形的下边长度大于梯形的上边长度。第二部分132呈圆台时，圆台的下表面的面积大于圆台的上表面的面积。
其中，焊点30包括第一段31和与第一段31连接的第二段32。第一段31连接在引脚130的底面1321与电路板20之间，第二段32围设在引脚130的侧面1322的周缘。第二段32在电路板20的投影与引脚130的底面1321在电路板20的投影部分重叠。可以理解的，电子元件封装体10与电路板20焊接后，电子元件组装结构100中连接电子元件封装体10与电路板20的焊点30与引脚130形成互锁结构。
在本实施例中，引脚130中底面1321的面积大于引脚130沿第二面1302的截面的面积，使得电子元件封装体10与电路板20焊接完成后焊点30与引脚130在垂直方向可以形成互锁的力，进一步地提高焊点30在电子元件封装体10的厚度方向的强度，避免因电子元件11的长期振动而导致焊点失效，从而提高了电子元件组装结构100的可靠性。
请继续参阅图4，图4是图2所示A部分在第二实现方式中的结构示意图。在此实现方式中，多个引脚130中至少一个引脚130的侧面1322为台阶面。示例性的，多个引脚130的侧面1322均为台阶面。如图4所示，在沿垂直于电子元件封装体10的厚度方向上，引脚130的第二部分132的截面呈阶梯状。此时，引脚130的第二部分132可以是至少两个梯形台堆叠的形状，也可以是两个圆台堆叠的形状。示例性的，图4所示阶梯截面图中，阶梯呈向上趋势，电子元件封装体10与电路板20的焊点30与引脚130形成互锁结构，提高电子元件封装体10与电路板20焊接的可靠性。
可以理解的，图3和图4分别列举引脚130凸出第一线路层13在不同实现方式中的截面示意图。引脚130中第二部分132的截面形状可以为台阶形状，扩大第二部分132的侧面1322的面积，以进一步地增加引脚130的焊接面积，提高了电子元件封装体10与电路板20焊接的可靠性。本申请实施例并不限定引脚130中第二部分132的具体形状，本领域技术人员能够根据实际需求对此进行设计。
请参阅图5，图5是图2所示电子元件封装体10在第三实现方式中的部分结构示意图。具体地，本实现方式所示电子元件封装体10的结构能够与图3和图4中任意一种电子元件封装体10的结构相结合。
在此实现方式中，引脚130还包括保护层133。保护层133位于第二部分132的外表面。示例性的，保护层133通过电镀的方式包裹第二部分132的外表面。保护层133采用材料的抗氧化性强于第二部分132采用材料的抗氧化性。示例性的，第二部分132采用的材料包括但不仅限于铜或铝。保护层133采用的材料包括但不仅限于锡或金。
在本实施例中，引脚130还包括一层包裹第二部分132的保护层133，保护层133的抗氧化性能强于第二部分132的抗氧化性能，用于保护第二部分132，避免第二部分132氧化，从而进一步地提高了电子元件封装体10的可靠性。
请参阅图6，图6是图2所示电子元件封装体10的俯视图。多个引脚130的形状可以相同与可以不同，本申请对此并不限定。如图6所示，位于电子元件封装体10中间部分引脚130的底面1321的面积大于位于边缘引脚130的底面1321的面积。各引脚130之间的间隙，本领域技术人员能够根据实际情况设计，以避免相邻的引脚130之间相互干扰。本申请并不限定多个引脚130的排布方式，可以是对称排布，也可以是非对称排布。示例性的，多个引脚130沿电子元件封装体10的长度方向X及宽度方向Y均对称排布。在其他实施方式中，多个引脚130也可以不对称排布，本申请对此并不限定。
其中，本申请并不限定各引脚130的形状，多个引脚130的形状可以相同，也可以不同。示例性的，如图6所示，各引脚130的俯视图的形状呈矩形。在其他实施例中，各引脚130的俯视图的形状也可以是其他几何形状，例如圆等，本申请对此并不限定。
请继续参阅图7和图8，图7是本申请提供的电子元件组装结构100在实施例二中的俯视图；图8是图7所示电子元件封装体10沿B-B处的部分截面示意图。其中，图7所示电子元件组装结构100未示意出焊点和电路板。
以下主要描述本实施例与实施例一的不同，本实施例与实施例一相同的大部分内容不再赘述。例如，电子元件封装体10包括基板110、封装于基板110内部的电子元件11和与电子元件11电性连接的引脚130。引脚130相对基板110的表面凸出。示例性的，引脚130凸出基板110的部分可以呈圆台或梯形状。
在此实施例中，至少一个引脚130背离基板110的一侧设有沟槽1300。沟槽1300自引脚130的底面1321朝基板110一侧凹陷。也即，至少一个引脚130朝电路板的一侧设有沟槽1300。可以理解的，沟槽1300并未贯穿引脚130。示例性的，沟槽1300的数量为多个。至少一个引脚130的第二部分132包括多个子引脚1320。多个子引脚1320间隙设置，且多个子引脚1320均与第一部分131连接。沟槽1300将第二部分132分隔成多个间隔设置的子引脚1320。示例性的，多个子引脚1320对称排布。如图7所示，多个子引脚1320呈矩阵排布。其中，任意相邻的两个子引脚1320之间的间隙小于任意相邻的两个引脚130之间的间隙。
可以理解的，引脚130中多个间隔设置的子引脚1320在相对基板110露出的表面间隙设置，在嵌设于基板110中第一线路层13内部的结构相互连接为一整体，也即多个子引脚1320为同一功能的引脚130。示例性的，多个子引脚1320采用同一电性网络。如图7所示，示例性的，沟槽1300凹陷至引脚130的第一部分131截止。在其他实施例中，沟槽1300也可以凹陷至其他深度，本申请对此并不限定。其中，电子元件封装体10安装于电路板时，焊点不仅包围引脚130的底面与侧面，焊点也填充沟槽1300，增大了焊点与引脚130的接触面积。也即，电子元件组装结构采用本实施例提供的电子元件封装体时，焊点的部分结构嵌设于沟槽1300。
在本实施例中，单个引脚130背离基板110的一侧设有沟槽1300，增加了单个引脚130外露的表面积，进一步地增加了单个引脚130的焊接面积，电子元件封装体10焊接时焊料可以填充沟槽1300，进一步地提高了电子元件封装体10与电路板20焊接的可靠性。其中，本申请并不限定任意沟槽1300的宽度、深度或数量等。本领域技术人员能够根据实际需求或机台要求设计沟槽1300的尺寸。示例性的，在制备电子元件封装体10的方法中，可以对单个引脚130的第二部分132进行切分，以将单个引脚130的第二部分132分割成多个间隔设置的子引脚1320。切分方法可以是但不仅限于刻蚀或激光。
请继续参阅图7，在一些实施例中，电子元件封装体10设有相背设置的第一侧面101和第二侧面102。第二面1302连接在第一侧面101和第二侧面102之间。其中，电子元件封装体10放置于一参考平面时，第二面1302平行于参考平面，第一侧面101和第二侧面102均垂直于参考平面。
多个引脚130包括第一引脚1311和第二引脚1312。第一引脚1311最靠近第一侧面101，第二引脚1312最靠近第二侧面102，且第一引脚1311和第二引脚1312均设有多个子引脚1320。可以理解的，第一引脚1311和第二引脚1312均位于电子元件封装体10的边缘。
在本实施例中，针对电子元件封装体10边缘的引脚130因电子元件组装结构100的振动而疲劳失效的可行性较大，因此针对电子元件封装体10边缘的引脚130进行切分形成多个间隔设置的子引脚1320，不仅增加了边缘引脚130焊接的可靠性，也避免了对全部的引脚130进行切分而增加成本。在其他实施例中，各引脚130的第二部分132也可以均设有多个间隔设置的子引脚1320，本申请对此并不限定。
如图7所示，示例性的，电子元件封装体10大致呈矩形。多个引脚130包括第一引脚1311、第二引脚1312、第三引脚1313和第四引脚1314，第一引脚1311、第二引脚1312、第三引脚1313和第四引脚1314分别位于第一线路层13的四角，且第一引脚1311、第二引脚1312、第三引脚1313和第四引脚1314均设有多个子引脚1320。
在本实施例中，电子元件封装体10的四个对角处的引脚130震荡脱离的风险较大，在四个对角处的引脚130均设有多个间隔设置的子引脚1320，以提高电子元件组装结构100的可靠性。如图7所示，在一些实施例中，多个引脚130还包括第五引脚1315，第五引脚1315位于电子元件封装体10的中间区域，且第五引脚1315设有多个间隔设置的子引脚1320。
请继续参阅图7和图9，图9是图7所示引脚130沿B-B处在另一实现方式中的部分截面示意图。在此实现方式中，自沟槽1300的开口朝沟槽1300底面的方向上，沟槽1300的标准尺寸逐渐增大。可以理解的，沟槽1300的开口面积小于沟槽1300底面的面积。如图9所示，示例性的，沟槽1300的截面形状呈倒梯形。
在此实现方式中，自沟槽1300的开口朝沟槽1300底面的方向上，沟槽1300的标准尺寸逐渐增大，电子元件封装体10与电路板20焊接后，电子元件组装结构100中连接电子元件封装体10与电路板20的焊点与引脚130形成互锁结构，进一步地提高焊点在电子元件封装体10的厚度方向的强度，避免因电子元件11的长期振动而导致焊点失效，从而提高了电子元件组装结构100的可靠性。
请继续参阅图10，图10是本申请提供的电子元件组装结构100在实施例三中的部分截面示意图。具体地，本实施例所示电子元件组装结构100能够与图2至图9中任意一种电子元件封装体10的结构相结合。
以下主要描述本实施例与前述实施例的不同，本实施例与前述实施例相同的大部分内容不再赘述。电子元件封装体10包括基板110、封装于基板110内部的电子元件11和与电子元件11电性连接的引脚130。引脚130相对基板110的表面凸出。示例性的，引脚130凸出基板110的部分可以呈圆台或梯形状。示例性的，至少一个引脚130背离基板110的一侧设有沟槽1300。
在此实施例中，基板110中第二线路层14包括第一焊盘141和第二焊盘142。第一焊盘141与第二焊盘142间隔设置。电子元件封装体10还包括键合线16。键合线16电性连接在第一焊盘141与第二焊盘142之间，以使第一焊盘141与第二焊盘142电性连接。示例性的，键合线16电性连接第一元件111和第二元件112，且键合线16的至少部分结构位于封装层12的外侧。
其中，本申请并不限定，第一焊盘141和第二焊盘142的形状或数量等，本领域技术人员能够根据实际需求设计第一焊盘141与第二焊盘142。其中，键合线16可以是金属线，也可以是金属条。也即，第二线路层14通过金属线键合(wire bonding)和/或带状金属键合(clip bonding)。本申请并不限定，第二线路层14中焊盘140的数量、位置及形状等，本领域技术人员能够根据实际需求对此设计。
本实施例中，在封装层12的上表面形成第二线路层14，通过键合线16电性连接第二线路层14中的第一焊盘141和第二焊盘142，避免了第一焊盘141与第二焊盘142通过焊锡回流焊接时，在焊锡回流过程中重熔，从而提高了电子元件封装体10的可靠性。
请继续参阅图10，在一些实施例中，电子元件封装体10还包括封装体15。封装体15位于基板110远离电路板20的一侧。示例性的，封装体15位于基板110中第二线路层14远离封装层12的一侧，且键合线16封装于封装体15的内部。其中，封装体15采用磁性材料。示例性的，磁性材料为液态磁性材料，通过液态磁材料灌胶封装键合线16，以形成采用磁性材料的封装体15。本申请并不限定，磁性材料的种类，本领域技术人员能够根据实际需求对此进行设计。
在本实施例中，第二线路层14中的焊盘140通过键合线16连接，并且第二线路层14的表面为采用磁性材料的封装体15，封装体15与键合线16一起形成完整的磁元件(例如变压器、电感)的绕组，能够阻止电子元件封装体10内部的电流过大，有利于提高电子元件组装结构100的可靠性。与此同时，封装体15与第一线路层13无缝连接，有利于封装层12内各电子元件11的散热，从而提高了电子元件封装体10的散热性能。
其中，磁材料内部微观绝缘材料，外观不导电，采用磁材料的封装体15与键合线16不会电性连接。示例性的，键合线16的内部采用金属材料，外部通过绝缘材料包裹，以避免键合线16与封装体15相互干扰。
请继续参阅图11和图12，图11是本申请提供的电子元件封装体10在实施例四中的结构示意图；图12是图11所示电子元件封装体10的部分截面示意图。
以下主要描述本实施例与前述实施例的不同，本实施例与前述实施例相同的大部分内容不再赘述。例如，电子元件封装体10包括基板110、封装于基板110内部的电子元件11和与电子元件11电性连接的引脚130。多个引脚130用于与电路板20焊接，以实现电子元件封装体10与电路板20的电性连接。
在此实施例中，引脚130未相对基板110凸出，且至少一个引脚130背离基板110的一侧设有沟槽1300。沟槽1300自引脚130的底面1321朝基板110一侧凹陷。示例性的，引脚130的底面与基板110的第二面1302齐平。在其他实施例中，引脚130的底面也能够位于第一线路层13的第一面1301与第二面1302之间。
其中，沟槽1300并未贯穿引脚130。可以理解的，引脚130相对第一线路层13露出的表面间隙设置，在靠近基板110的一侧相互连接为一整体。示例性的，被沟槽1300间隔的多个子引脚1320采用同一电性网络。
在本实施例中，单个引脚130背离基板110的一侧设有沟槽1300，焊点能够嵌设于沟槽1300，不仅增加了单个引脚130外露的表面积，也使得引脚能够在不同维度进行焊接，从而增加了单个引脚130的焊接强度，提高了电子元件封装体10与电路板20焊接的可靠性。其中，本申请并不限定任意沟槽1300的宽度、深度或数量等。本领域技术人员能够根据实际需求或机台要求设计沟槽1300的尺寸。示例性的，在制备电子元件封装体10的方法中，可以对单个引脚130的底部进行切分，以将单个引脚130的底部分割成多个间隔设置的子引脚1320。切分方法可以是但不仅限于刻蚀或激光。
在一些实施例中，多个引脚130中位于电子元件封装体10边缘的引脚130背离基板110的一侧设有沟槽1300。示例性的，电子元件封装体10大致呈矩形，多个引脚130位于电子元件封装体10四个对角的引脚130设有沟槽1300。也即，多个引脚130位于电子元件封装体10四个对角的引脚130包括多个间隙设置的子引脚1320。可以理解的，电子设备中与电路板焊接的电子元件封装体采用实施例四提供的电子元件封装体时，焊点不仅包围引脚的底面，也填充引脚底面的沟槽，增大了焊点与引脚的焊接面积。
在本实施例中，针对电子元件封装体10边缘的引脚130因电子元件组装结构100的振动而疲劳失效的可行性较大，因此针对电子元件封装体10边缘的引脚130进行切分形成多个间隔设置的子引脚1320，不仅增加了边缘引脚130焊接的可靠性，也避免了对全部的引脚130进行切分而增加成本。在其他实施例中，各引脚130远离基板110的一侧也可以均设有多个间隔设置的子引脚1320，本申请对此并不限定。
在一些实施例中，多个引脚130中表面积最大的引脚130包括多个间隙设置的子引脚1320。如图11所示，位于电子元件封装体10中间区域的引脚130的表面积最大，此引脚130包括多个间隙设置的子引脚1320，以进一步地提高电子元件封装体10与电路板20焊接的可靠性。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种电子元件组装结构，其特征在于，包括：
电子元件封装体，所述电子元件封装体包括基板、电子元件和引脚，所述基板包括层叠设置的封装层和第一线路层，所述电子元件封装于所述封装层的内部，所述引脚与所述电子元件电性连接，所述引脚包括第一部分和与所述第一部分连接的第二部分，所述第一部分嵌设于所述第一线路层，所述第二部分相对所述第一线路层的第二面凸出；所述第二部分包括底面和侧面，所述底面为所述引脚远离所述封装层的外表面，所述侧面连接在所述底面和所述第一线路层之间；
电路板，所述电子元件封装体安装于所述电路板，且所述电路板与所述电子元件电性连接；
焊点，所述焊点连接在所述引脚与所述电路板之间，并包围所述第二部分的底面和侧面，所述焊点包括第一段和与所述第一段连接的第二段，所述第一段连接在所述底面与所述电路板之间，所述第二段围设在所述侧面的周缘，且所述第二段在所述电路板的投影与所述底面在所述电路板的投影部分重叠。
2.根据权利要求1所述的电子元件组装结构，其特征在于，所述引脚的数量为多个，多个所述引脚间隔设置，至少一个所述引脚的侧面包括倾斜面、台阶面或曲面。
3.根据权利要求2所述的电子元件组装结构，其特征在于，所述底面的面积大于所述引脚沿所述基板表面的截面的面积。
4.根据权利要求1所述的电子元件组装结构，其特征在于，所述焊点采用的材料包括锡，且所述第一部分和所述第二部分采用的主体材料不同于所述焊点采用的材料。
5.根据权利要求1至4中任一项所述的电子元件组装结构，其特征在于，所述引脚朝所述电路板的一侧设有沟槽，所述沟槽自所述引脚的底面朝所述基板的一侧凹陷，且所述焊点的部分结构嵌设于所述沟槽。
6.根据权利要求1至4中任一项所述的电子元件组装结构，其特征在于，所述基板背离所述电路板的一侧包括第一焊盘和第二焊盘，所述第一焊盘与所述第二焊盘间隔设置；电子元件组装结构还包括键合线，所述键合线电性连接在所述第一焊盘与所述第二焊盘之间。
7.根据权利要求6所述的电子元件组装结构，其特征在于，所述电子元件封装体还包括封装体，所述封装体位于所述基板远离所述电路板的一侧，所述键合线封装于所述封装体的内部，且所述封装体采用磁性材料。
8.一种电子元件组装结构，其特征在于，包括：
电子元件封装体，所述电子元件封装体包括基板、电子元件和引脚，所述电子元件封装于所述基板的内部，所述引脚与所述电子元件电性连接，所述引脚背离所述电子元件的一侧设有沟槽，所述沟槽自所述引脚的底面朝所述电子元件的一侧凹陷，所述引脚包括第一引脚，所述第一引脚靠近所述电子元件封装体的边缘，所述沟槽将部分所述第一引脚分隔成多个间隔设置的子引脚；
电路板，所述电子元件封装体安装于所述电路板，且所述电路板与所述电子元件电性连接；
焊点，所述焊点连接在所述引脚与所述电路板之间，且所述焊点嵌设于所述沟槽。
9.一种电子设备，其特征在于，包括壳体和如权利要求1至8中任一项所述的电子元件组装结构，所述电子元件组装结构安装于所述壳体。
10.一种电子元件封装体，其特征在于，包括基板、电子元件和引脚，所述基板包括层叠设置的封装层和第一线路层，所述电子元件封装于所述封装层的内部，所述引脚与所述电子元件电性连接；所述引脚包括第一部分和与所述第一部分连接的第二部分，所述第一部分嵌设于所述第一线路层，所述第二部分相对所述第一线路层的第二面凸出；所述第二部分包括底面和侧面，所述底面为所述引脚远离所述封装层的外表面，所述侧面连接在所述底面和所述第一线路层之间，所述底面和所述侧面均用于与焊料焊接，所述底面的面积大于所述引脚沿所述基板表面的截面的面积。
11.根据权利要求10所述的电子元件封装体，其特征在于，所述引脚的数量为多个，多个所述引脚间隔设置，至少一个所述引脚的侧面包括倾斜面或台阶面；或者，至少一个所述引脚的第二部分呈圆台。
12.根据权利要求10所述的电子元件封装体，其特征在于，所述第二部分采用的材料包括铜或铝。
13.根据权利要求10至12中任一项所述的电子元件封装体，其特征在于，所述引脚背离所述基板的一侧设有沟槽，所述沟槽自所述引脚的底面朝所述基板的一侧凹陷。
14.根据权利要求10至12中任一项所述的电子元件封装体，其特征在于，所述基板背离所述引脚的一侧包括第一焊盘和第二焊盘，所述第一焊盘与所述第二焊盘间隔设置；电子元件组装结构还包括键合线和封装体，所述键合线电性连接在所述第一焊盘与所述第二焊盘之间，所述封装体位于所述基板远离所述引脚的一侧，所述键合线封装于所述封装体的内部，且所述封装体采用磁性材料。
15.一种电子元件封装体，其特征在于，包括基板、电子元件和引脚，所述电子元件封装于所述基板的内部，所述引脚与所述电子元件电性连接，所述引脚背离所述电子元件的一侧设有沟槽，所述沟槽自所述引脚的底面朝所述电子元件的一侧凹陷，所述沟槽用于填充焊料；
所述引脚包括第一引脚，所述第一引脚靠近所述电子元件封装体的边缘，所述沟槽将部分所述第一引脚分隔成多个间隔设置的子引脚。
CN202110183926.9A 2021-02-10 2021-02-10 电子元件封装体、电子元件组装结构及电子设备 Active CN113056098B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110183926.9A CN113056098B (zh) 2021-02-10 2021-02-10 电子元件封装体、电子元件组装结构及电子设备
PCT/CN2021/126445 WO2022170788A1 (zh) 2021-02-10 2021-10-26 电子元件封装体、电子元件组装结构及电子设备
EP23175603.2A EP4258335A3 (en) 2021-02-10 2022-01-31 Electronic component package body, electronic component assembly structure, and electronic device
EP22154144.4A EP4044224B1 (en) 2021-02-10 2022-01-31 Electronic component package body, electronic component assembly structure, and electronic device
US17/669,142 US20220256709A1 (en) 2021-02-10 2022-02-10 Electronic component package body, electronic component assembly structure, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110183926.9A CN113056098B (zh) 2021-02-10 2021-02-10 电子元件封装体、电子元件组装结构及电子设备

Publications (2)

Publication Number Publication Date
CN113056098A CN113056098A (zh) 2021-06-29
CN113056098B true CN113056098B (zh) 2022-09-23

Family

ID=76509053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110183926.9A Active CN113056098B (zh) 2021-02-10 2021-02-10 电子元件封装体、电子元件组装结构及电子设备

Country Status (4)

Country Link
US (1) US20220256709A1 (zh)
EP (2) EP4258335A3 (zh)
CN (1) CN113056098B (zh)
WO (1) WO2022170788A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备
CN117425961A (zh) * 2021-09-10 2024-01-19 华为技术有限公司 电源模块、电子设备及基站

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
JPH05102381A (ja) * 1991-10-09 1993-04-23 Mitsubishi Electric Corp 半導体装置
JPH1140221A (ja) * 1997-07-18 1999-02-12 Yazaki Corp プリント基板用接続端子
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
JP4384073B2 (ja) * 2005-03-17 2009-12-16 第一電子工業株式会社 電子部品の製造方法
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US8203853B2 (en) * 2009-08-26 2012-06-19 U.D. Electronic Corp. Chip filter and the related supplementary tool
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
KR20120047098A (ko) * 2010-11-03 2012-05-11 삼성전기주식회사 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.
CN102420205B (zh) * 2011-11-04 2013-07-31 北京工业大学 一种四边扁平无引脚封装的制造方法
ITMI20120710A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US9984992B2 (en) * 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
MY202351A (en) * 2018-04-04 2024-04-24 Intel Corp Composite stacked interconnects for high-speed applications and methods of assembling same
KR102495574B1 (ko) * 2018-12-18 2023-02-03 삼성전자주식회사 반도체 패키지
KR20200114084A (ko) * 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지
CN112309998B (zh) * 2019-07-30 2023-05-16 华为技术有限公司 封装器件及其制备方法、电子设备
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备

Also Published As

Publication number Publication date
US20220256709A1 (en) 2022-08-11
EP4044224A1 (en) 2022-08-17
WO2022170788A1 (zh) 2022-08-18
EP4258335A2 (en) 2023-10-11
EP4044224B1 (en) 2023-07-05
CN113056098A (zh) 2021-06-29
EP4258335A3 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
JP5183949B2 (ja) 半導体装置の製造方法
CN113056098B (zh) 电子元件封装体、电子元件组装结构及电子设备
CN101582395B (zh) 布线基板
JPH07169872A (ja) 半導体装置及びその製造方法
JPH01155633A (ja) 半導体装置
KR20130089473A (ko) 반도체 패키지
CN107210267B (zh) 半导体器件
CN113423173B (zh) 电子元件封装体、电子元件封装组件及电子设备
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
CN111524873B (zh) 嵌入式封装模块及其封装方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP7406973B2 (ja) 半導体装置
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JPH09330994A (ja) 半導体装置
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
CN216250701U (zh) 具散热器件的芯片封装结构
JP2012227320A (ja) 半導体装置
CN115332195B (zh) 双面SiP封装结构及其制作方法
JP2013187479A (ja) 半導体装置およびその製造方法
JP2014086466A (ja) 電子回路モジュール、電子回路モジュールの製造方法
CN116314071A (zh) 电子封装模块及其制造方法
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
KR20210035027A (ko) 전자 소자 모듈 및 그 제조 방법
CN116366016A (zh) 声表面波器件的电极焊盘、封装结构以及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211110

Address after: 518043 No. 01, 39th floor, building a, antuoshan headquarters building, No. 33, antuoshan Sixth Road, Xiang'an community, Xiangmihu street, Futian District, Shenzhen, Guangdong Province

Applicant after: Huawei Digital Energy Technology Co.,Ltd.

Address before: 518129 Huawei headquarters office building, Bantian, Longgang District, Shenzhen, Guangdong

Applicant before: HUAWEI TECHNOLOGIES Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant