CN113851446A - 内埋式封装结构 - Google Patents

Abstract

本发明的实施例提供了一种内埋式封装结构，包括：引线架，具有第一面以及与第一面相对的第二面，焊接掩模设置为邻近第二面，焊接掩模介于第一面和第二面之间。本发明的目的在于提供一种内埋式封装结构，以增加内埋式封装结构的良率。

Description

内埋式封装结构

技术领域

本申请的实施例涉及内埋式封装结构。

背景技术

对于内埋式封装结构，特别是适用于高功率的电源模块(Power Module)的内埋式封装结构，常以引线架(Lead Frame，LF)为基底制作。关于这种高功率组件，对于爬电距离(creepage distance)卡控比较严格，因此引线架侧壁不能暴露。目前针对此问题，会在背面处以焊接掩模(solder mask，SM)全填来包覆引线架侧壁，虽然引线架在先前制程已被部分蚀刻，但剩余引线架仍有不低的厚度，使得后续SM填充很厚，进而影响热性能。再者对于较厚的SM，在曝光过程中可能因厚度造成产品良率上的损失。

发明内容

针对相关技术中存在的问题，本发明的目的在于提供一种内埋式封装结构，以增加内埋式封装结构的良率。

为实现上述目的，本发明的实施例提供了一种内埋式封装结构，包括：引线架，具有第一面以及与第一面相对的第二面，焊接掩模设置为邻近第二面，焊接掩模介于第一面和第二面之间。

在一些实施例中，引线架具有介于第一面和第二面之间的第三面，第三面距第二面比距第一面更近。

在一些实施例中，第三面比第二面低。

在一些实施例中，引线架还包括由第三面延伸至第一面的第五面，焊接掩模覆盖第五面的第一部分。

在一些实施例中，还包括：介电层，覆盖第一面和第五面的第二部分。

在一些实施例中，介电层和焊接掩模直接接触。

在一些实施例中，介电层和焊接掩模的外侧壁共面。

在一些实施例中，第二部分的面积大于第一部分的面积。

在一些实施例中，还包括：保护层，位于第二面上。

在一些实施例中，保护层覆盖第三面的第三部分。

在一些实施例中，引线架还包括从第二面延伸至第三面的第四面，保护层还覆盖第四面。

在一些实施例中，焊接掩模的厚度小于第四面的高度。

在一些实施例中，焊接掩模覆盖第三面的第四部分，第四部分的面积大于第三部分的面积。

在一些实施例中，引线架包括从第二面朝向第一面凹陷的阶梯结构，焊接掩模设置在阶梯结构上。

在一些实施例中，还包括：线路层，引线架的第一面面向线路层；电子元件，位于由引线架和线路层围成的腔中，电子元件电连接至线路层并且通过线路层电连接至引线架。

在一些实施例中，腔相对于第一面凹陷。

在一些实施例中，还包括：粘合层，位于电子元件和引线架之间，电子元件的主动面面向线路层并且背向粘合层。

在一些实施例中，介电层位于腔中，并且位于电子元件与线路层之间。

在一些实施例中，介电层是模制化合物。

在一些实施例中，引线架的材料包括铜。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图3示出了现有的内埋式封装结构的示意图。

图4至图16示出了根据本申请实施例的内埋式封装结构及其形成过程。

具体实施方式

为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。

图1示出了现有的内埋式封装结构的结构示意图，其中，焊接掩模10设置在引线架12的角部以包封引线架12的侧壁。在这种结构中，焊接掩模10还覆盖在引线架12的底面上，使得后续将内埋式封装结构设置在散热片(heat sink)上时，二者之间需要填充较多的金属件化合物(TIM)，影响散热。

图2至图3示出了现有的解决上述问题的方法，其中图2和图3是图1所示的内埋式封装结构的角部的放大图。参见图2，使用光刻掩模20图案化焊接掩模10，得到图3所示的图案化后的焊接掩模10。将焊接掩模10图案化后，解决了散热问题，但是这样的处理使得引线架12的侧面暴露，容易被氧化或腐蚀，并且，在后续进行单片化工艺时，焊接掩模20容易与结构剥离。即使在引线架12的暴露部分上形成保护层，由于凹槽21太深(例如，超过70μm)，保护层难以完全覆盖引线架12的暴露表面。

下面将参照附图，对本申请的内埋式封装结构做具体阐述。

图4示出了根据本申请实施例的内埋式封装结构400，包括：引线架12，具有第一面121以及与第一面121相对的第二面122，焊接掩模10设置为邻近第二面122，焊接掩模10介于第一面121和第二面122之间。在一些实施例中，引线架12具有介于第一面121和第二面122之间的第三面123，第三面123距第二面122比距第一面121更近。在一些实施例中，当第二面122作为顶面时，第三面123比第二面122低。在一些实施例中，引线架12还包括由第三面123延伸至第一面121的第五面125，焊接掩模10覆盖第五面125的第一部分。在一些实施例中，还包括：介电层40，覆盖第一面121和第五面125的第二部分。在一些实施例中，第二部分的面积大于第一部分的面积。在一些实施例中，介电层40和焊接掩模10直接接触。在一些实施例中，介电层40和焊接掩模10的外侧壁共面。在一些实施例中，还包括：保护层42，位于第二面122上。在一些实施例中，引线架还包括从第二面122延伸至第三面123的第四面124，保护层42还覆盖第四面124。在一些实施例中，焊接掩模10的厚度小于第四面124的高度。在一些实施例中，保护层42覆盖第三面123的第三部分。在一些实施例中，焊接掩模10覆盖第三面123的第四部分，第四部分的面积大于第三部分的面积。在一些实施例中，引线架包括从第二面122朝向第一面121凹陷的阶梯结构，焊接掩模10设置在阶梯结构上，焊接掩模由第四面124、第三面123和第五面125组成。在一些实施例中，还包括：线路层44，引线架12的第一面121面向线路层44；电子元件46，位于由引线架12和线路层44围成的腔48中，电子元件46电连接至线路层44并且通过线路层44电连接至引线架12。在一些实施例中，腔48相对于第一面121凹陷。在一些实施例中，还包括：粘合层50，位于电子元件46和引线架12之间，电子元件46的主动面面向线路层44并且背向粘合层50。在一些实施例中，介电层40位于腔48中，并且位于电子元件46与线路层44之间。在一些实施例中，介电层40是模制化合物。在一些实施例中，引线架12的材料包括铜。

图5至图12示出了根据本申请另一些实施例的内埋式封装结构400的形成方法。

参见图5，提供引线架12。

参见图6，将电子元件46设置在引线架12的腔48中，粘合层50设置在电子元件46和引线架12之间。在一些实施例中，电子元件46是芯片。

参见图7，在腔48中形成介电层40，介电层40包覆电子元件46以及引线架12的支脚。

参见图8，在介电层40中形成暴露电子元件46以及引线架12的开口80。

参见图9，在开口80中以及介电层40上形成金属材料90。

参见图10，图案化金属材料90以形成线路100。执行第一次蚀刻工艺，使得介电层40的下表面暴露，执行第二次蚀刻工艺，形成由第三面123、第四面124和第五面125组成的阶梯结构。

参见图11，形成位于介电层40上的第二介电层110，第二介电层110包覆线路100。第二介电层110和线路100的组合构成线路层44。在引线架12的第三面123和第五面125上形成焊接掩模10。在经过图11的两次蚀刻工艺后，阶梯结构形成的空间可以被焊接掩模10填充，并且焊接掩模10可以低于引线架12的顶面(图示为底面)。在一些实施例中，焊接掩模10的厚度与第四面124的高度的高度差约为10μm，焊接掩模10的厚度为25μm至50μm。

参见图12，在引线架12的第二面122上、第四面124的暴露部分以及线路100的暴露部分上形成保护层42。至此，形成了本申请另一实施例的内埋式半导体封装结构400。本申请的特定的引线架12的蚀刻形状实现了封装侧壁没有暴露的Cu，并且引线架12的顶面上没有突出的焊接掩模10，这种特定的引线架12的蚀刻形状可以实现良好的可靠性和良好的表面光洁度(ENIG)沉积。在一些实施例中，实施例还包括在内埋式半导体封装结构的表面使用激光刻上标记。图4至图12以单个内埋式半导体封装结构为例示出了形成过程，在实际生产时，多个单位的半导体封装结构一起形成，然后执行单片化工艺形成单个的内埋式半导体封装结构。在一些实施例中，单片化工艺是切割。

图13至图15示出了图11至图12的代替性实施例。参见图13，焊接掩模10还形成在引线架12的底面下方。

参见图14，将焊接掩模10的形成在引线架12的底面下方的部分去除。在一些实施例中，焊接掩模10的位于第四面124上的部分也被去除。在一些实施例中，使用光刻工艺去除焊接掩模10的上述部分。

参见图15，在引线架12的第二面122上、第四面124的暴露部分、第三面123的暴露部分以及线路100的暴露部分上形成保护层42。至此，形成了本申请又一实施例的内埋式半导体封装结构400。

图16示出了根据本申请另外的实施例的半导体封装结构400，其中，焊接掩模12的位于介电层40上的部分相对于位于第三面123上的部分凹陷，这是因为介电层40相对于第三面123凹陷。

本申请的实施例借由引线架背面的阶梯状结构，降低了焊接掩模后续填充的高段差，同时因为减少了焊接掩模所需厚度，在后续的曝光制程中，可以更加完整得形成预设形状，并且还暴露出引线架的更多散热面。本申请的实施例避免了在内埋式封装结构的顶面突出的焊接掩模，减少了后续TIM的厚度，提高了散热效率，并且本申请的结构避免了引线架的暴露的侧壁，提高了封装结构的良率。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种内埋式封装结构，其特征在于，包括：

引线架，具有第一面以及与所述第一面相对的第二面，焊接掩模设置为邻近所述第二面，所述焊接掩模介于所述第一面和所述第二面之间。

2.根据权利要求1所述的内埋式封装结构，其特征在于，所述引线架具有介于所述第一面和所述第二面之间的第三面，所述第三面距所述第二面比距所述第一面更近。

3.根据权利要求2所述的内埋式封装结构，其特征在于，所述引线架还包括由所述第三面延伸至所述第一面的第五面，所述焊接掩模覆盖所述第五面的第一部分。

4.根据权利要求3所述的内埋式封装结构，其特征在于，还包括：

介电层，覆盖所述第一面和所述第五面的第二部分。

5.根据权利要求4所述的内埋式封装结构，其特征在于，所述介电层和所述焊接掩模直接接触，所述介电层和所述焊接掩模的外侧壁共面。

6.根据权利要求2所述的内埋式封装结构，其特征在于，还包括：

保护层，位于所述第二面上，所述保护层覆盖所述第三面的第三部分。

7.根据权利要求6所述的内埋式封装结构，其特征在于，所述引线架还包括从所述第二面延伸至所述第三面的第四面，所述保护层还覆盖所述第四面。

8.根据权利要求1所述的内埋式封装结构，其特征在于，所述引线架包括从所述第二面朝向所述第一面凹陷的阶梯结构，所述焊接掩模设置在所述阶梯结构上。

9.根据权利要求1所述的内埋式封装结构，其特征在于，还包括：

线路层，所述引线架的所述第一面面向所述线路层；

电子元件，位于由所述引线架和所述线路层围成的腔中，所述电子元件电连接至所述线路层并且通过所述线路层电连接至所述引线架。

10.根据权利要求9所述的内埋式封装结构，其特征在于，所述腔相对于所述第一面凹陷。

Images