JPH06151503A - 電気回路部品 - Google Patents
電気回路部品Info
- Publication number
- JPH06151503A JPH06151503A JP30511192A JP30511192A JPH06151503A JP H06151503 A JPH06151503 A JP H06151503A JP 30511192 A JP30511192 A JP 30511192A JP 30511192 A JP30511192 A JP 30511192A JP H06151503 A JPH06151503 A JP H06151503A
- Authority
- JP
- Japan
- Prior art keywords
- electric circuit
- circuit component
- terminal group
- wiring
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ジャンパー線やスルーホールをほとんど必要と
することなく、電気部品の配線を行うことを可能とする
電気回路部品を提供する。 【構成】１チップ状に形成された電気回路部品であっ
て、本体部１ａと、本体部１ａの一端に配列された複数
の端子１ｂから成る第１の端子群と、本体部１ａの他端
に配列された複数の端子１ｃから成る第２の端子群と、
本体部１ａの内部に配設され、第１の端子群内の各端子
を、その配列順序を入れ替えた状態で第２の端子群内の
各端子に接続するための組み替え部５とを具備する。
することなく、電気部品の配線を行うことを可能とする
電気回路部品を提供する。 【構成】１チップ状に形成された電気回路部品であっ
て、本体部１ａと、本体部１ａの一端に配列された複数
の端子１ｂから成る第１の端子群と、本体部１ａの他端
に配列された複数の端子１ｃから成る第２の端子群と、
本体部１ａの内部に配設され、第１の端子群内の各端子
を、その配列順序を入れ替えた状態で第２の端子群内の
各端子に接続するための組み替え部５とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線基板に実
装する電気回路部品に関するものである。
装する電気回路部品に関するものである。
【０００２】
【従来の技術】電気回路を作成する場合、プリント基板
の片面に電気部品を配置し、プリント基板の片面のみに
形成された配線パターンにより各電気部品同士の配線を
行うことが、組み立てが容易である点とコスト的に安価
である点から見て優れているので、しばしば行われてい
る。しかしながら、通常の電気回路においては、プリン
ト基板に実装される電気部品の数が増加すると、プリン
ト基板の片面のみに配線パターンを形成したのでは、各
部品間を接続する配線パターンが交差してしまうことが
しばしば発生する。このような配線パターンの交差を防
止するためには、例えばジャンパー線等を使用して、配
線パターンを飛び越す方法がもちいられる。しかしなが
ら、このようにジャンパー線を使用する場合には、人手
により、ジャンパー線の半田付け等を行わなければなら
ないため、同じ電気回路を多数製造しようとする場合に
は、あまり適していない。
の片面に電気部品を配置し、プリント基板の片面のみに
形成された配線パターンにより各電気部品同士の配線を
行うことが、組み立てが容易である点とコスト的に安価
である点から見て優れているので、しばしば行われてい
る。しかしながら、通常の電気回路においては、プリン
ト基板に実装される電気部品の数が増加すると、プリン
ト基板の片面のみに配線パターンを形成したのでは、各
部品間を接続する配線パターンが交差してしまうことが
しばしば発生する。このような配線パターンの交差を防
止するためには、例えばジャンパー線等を使用して、配
線パターンを飛び越す方法がもちいられる。しかしなが
ら、このようにジャンパー線を使用する場合には、人手
により、ジャンパー線の半田付け等を行わなければなら
ないため、同じ電気回路を多数製造しようとする場合に
は、あまり適していない。
【０００３】このような問題を解決するために、従来よ
りしばしば行われている方法としては、基板にスルーホ
ールを形成し、このスルーホールを介して基板の表面と
裏面を接続することにより、互いに交差してしまう配線
を基板の表面と裏面に各々分けて配置する方法が知られ
ている。
りしばしば行われている方法としては、基板にスルーホ
ールを形成し、このスルーホールを介して基板の表面と
裏面を接続することにより、互いに交差してしまう配線
を基板の表面と裏面に各々分けて配置する方法が知られ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
様にスルーホールによりプリント基板の表面と裏面とを
接続する方法においては、プリント基板上に貫通穴をあ
けることが必要であるため、以下の様な欠点があった。 （１）スルーホールの数が増加するにつれてその加工の
ためのコストが高くなる。 （２）スルーホールの加工のために物理的な面積、所謂
「ニゲ」が必要であるため、プリント基板上の実装密度
が低下する。 （３）スルーホールが存在するためプリント基板の裏面
に配線パターンを形成したり、部品を実装したりするこ
とができない。 （４）スルーホールの信頼性が問題となる。 （５）プリント基板上の配線パターンのレイアウト設計
に時間がかかる。
様にスルーホールによりプリント基板の表面と裏面とを
接続する方法においては、プリント基板上に貫通穴をあ
けることが必要であるため、以下の様な欠点があった。 （１）スルーホールの数が増加するにつれてその加工の
ためのコストが高くなる。 （２）スルーホールの加工のために物理的な面積、所謂
「ニゲ」が必要であるため、プリント基板上の実装密度
が低下する。 （３）スルーホールが存在するためプリント基板の裏面
に配線パターンを形成したり、部品を実装したりするこ
とができない。 （４）スルーホールの信頼性が問題となる。 （５）プリント基板上の配線パターンのレイアウト設計
に時間がかかる。
【０００５】従って、本発明は、上述した課題に鑑みて
なされたものであり、その目的とするところは、ジャン
パー線やスルーホールをほとんど必要とすることなく、
電気部品の配線を行うことを可能とする電気回路部品を
提供することにある。
なされたものであり、その目的とするところは、ジャン
パー線やスルーホールをほとんど必要とすることなく、
電気部品の配線を行うことを可能とする電気回路部品を
提供することにある。
【０００６】
【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明の電気回路部品は、１チッ
プ状に形成された電気回路部品であって、本体部と、該
本体部の一端に配列された複数の端子から成る第１の端
子群と、該本体部の他端に配列された複数の端子から成
る第２の端子群と、前記本体部の内部に配設され、前記
第１の端子群内の各端子を、その配列順序を入れ替えた
状態で前記第２の端子群内の各端子に接続するための組
み替え手段とを具備することを特徴としている。
的を達成するために、本発明の電気回路部品は、１チッ
プ状に形成された電気回路部品であって、本体部と、該
本体部の一端に配列された複数の端子から成る第１の端
子群と、該本体部の他端に配列された複数の端子から成
る第２の端子群と、前記本体部の内部に配設され、前記
第１の端子群内の各端子を、その配列順序を入れ替えた
状態で前記第２の端子群内の各端子に接続するための組
み替え手段とを具備することを特徴としている。
【０００７】また、この発明に係わる電気回路部品にお
いて、前記組み替え手段は、複数の配線層と、該複数の
配線層の夫々を互いに接続する接続手段とを備えること
を特徴としている。また、この発明に係わる電気回路部
品において、前記第１の端子群内の各端子と、前記第２
の端子群内の各端子とは、前記本体部に対して、汎用の
ＩＣパッケージの端子ピッチと同じピッチで配列されて
いることを特徴としている。
いて、前記組み替え手段は、複数の配線層と、該複数の
配線層の夫々を互いに接続する接続手段とを備えること
を特徴としている。また、この発明に係わる電気回路部
品において、前記第１の端子群内の各端子と、前記第２
の端子群内の各端子とは、前記本体部に対して、汎用の
ＩＣパッケージの端子ピッチと同じピッチで配列されて
いることを特徴としている。
【０００８】また、この発明に係わる電気回路部品にお
いて、前記組み替え手段は、ＴＡＢ（Tape Automated B
onding）キャリアに実装されていることを特徴としてい
る。また、この発明に係わる電気回路部品において、前
記組み替え手段は、フリップチップ法に基づくバンプ状
の端子を有することを特徴としている。
いて、前記組み替え手段は、ＴＡＢ（Tape Automated B
onding）キャリアに実装されていることを特徴としてい
る。また、この発明に係わる電気回路部品において、前
記組み替え手段は、フリップチップ法に基づくバンプ状
の端子を有することを特徴としている。
【０００９】
【作用】以上の様に、この発明に係わる電気回路部品は
構成されているので、第１の端子群に接続された電気部
品の配線の順番を、内部に配置された組み替え手段によ
り入れ替えて、第２の端子群に出力することにより、ス
ルーホールやジャンパー線等を必要とすることなく、配
線パターンが交差することを防止することができる。
構成されているので、第１の端子群に接続された電気部
品の配線の順番を、内部に配置された組み替え手段によ
り入れ替えて、第２の端子群に出力することにより、ス
ルーホールやジャンパー線等を必要とすることなく、配
線パターンが交差することを防止することができる。
【００１０】
【実施例】以下、本発明の好適な一実施例について、添
付図面を参照して詳細に説明する。図１は、一実施例の
電気回路部品を、プリント基板上においてゲートアレー
とＣＰＵとを配線するために使用した状態を示した図で
ある。図１において、電気回路部品１は１チップ状に形
成されており、本体１ａと、この本体１ａから外方に突
出する複数の入力端子１ｂと出力端子１ｃとを有してい
る。そして、この電気回路部品１は、ここでは、ゲート
アレー２と、ＣＰＵ３の間に介在してゲートアレー２と
ＣＰＵ３のピン配置に起因するプリント基板２０上の配
線パターンの交差を防止する役割を果たしている。
付図面を参照して詳細に説明する。図１は、一実施例の
電気回路部品を、プリント基板上においてゲートアレー
とＣＰＵとを配線するために使用した状態を示した図で
ある。図１において、電気回路部品１は１チップ状に形
成されており、本体１ａと、この本体１ａから外方に突
出する複数の入力端子１ｂと出力端子１ｃとを有してい
る。そして、この電気回路部品１は、ここでは、ゲート
アレー２と、ＣＰＵ３の間に介在してゲートアレー２と
ＣＰＵ３のピン配置に起因するプリント基板２０上の配
線パターンの交差を防止する役割を果たしている。
【００１１】図２は、電気回路部品１を使用しない場合
の、ゲートアレー２とＣＰＵ３を接続するためのプリン
ト基板２２のパターンレイアウトを示した図である。図
２において、実線で示される部分はプリント基板２２の
表面に形成されている配線パターンであり、破線で示さ
れる部分はプリント基板２２の裏面に形成されている配
線パターンである。また、白丸で示される部分は、プリ
ント基板２２の表面の配線パターンと裏面の配線パター
ンとを接続するためのスルーホール４である。
の、ゲートアレー２とＣＰＵ３を接続するためのプリン
ト基板２２のパターンレイアウトを示した図である。図
２において、実線で示される部分はプリント基板２２の
表面に形成されている配線パターンであり、破線で示さ
れる部分はプリント基板２２の裏面に形成されている配
線パターンである。また、白丸で示される部分は、プリ
ント基板２２の表面の配線パターンと裏面の配線パター
ンとを接続するためのスルーホール４である。
【００１２】図２において、ゲートアレー２とＣＰＵ３
との間の配線を、プリント基板２２の表面のみを使用し
て行おうとした場合には、ゲートアレー２とＣＰＵ３の
夫々接続されるべきピンの配置が逆であるため、配線パ
ターンは交差してしまうことになる。これを防止するた
め、プリント基板２２にスルーホール４を形成して、プ
リント基板２２の表面と裏面とに配線パターンを振り分
けることにより、配線パターンの「切り返し」を行い、
ゲートアレー２とＣＰＵ３の夫々のピンを正しい順序で
接続する様になされている。
との間の配線を、プリント基板２２の表面のみを使用し
て行おうとした場合には、ゲートアレー２とＣＰＵ３の
夫々接続されるべきピンの配置が逆であるため、配線パ
ターンは交差してしまうことになる。これを防止するた
め、プリント基板２２にスルーホール４を形成して、プ
リント基板２２の表面と裏面とに配線パターンを振り分
けることにより、配線パターンの「切り返し」を行い、
ゲートアレー２とＣＰＵ３の夫々のピンを正しい順序で
接続する様になされている。
【００１３】また、配線の一部には、順番は正しいが、
互いの端子を結びつけようとすると、他の配線を飛び越
さなくてはならないものもある。スルーホール４は、こ
のような「飛び越し」を行うためにも使用されている。
このような「飛び越し」は具体的には、表面の配線パタ
ーンを、交差してしまう配線パターンの手前で一旦スル
ーホール４を介して裏面に回し、交差してしまう配線パ
ターンを過ぎてのち、再びスルーホール４を介して表面
に戻すことにより行われる。
互いの端子を結びつけようとすると、他の配線を飛び越
さなくてはならないものもある。スルーホール４は、こ
のような「飛び越し」を行うためにも使用されている。
このような「飛び越し」は具体的には、表面の配線パタ
ーンを、交差してしまう配線パターンの手前で一旦スル
ーホール４を介して裏面に回し、交差してしまう配線パ
ターンを過ぎてのち、再びスルーホール４を介して表面
に戻すことにより行われる。
【００１４】更には、「切り返し」と「飛び越し」を同
時に行うこともある。このように、「切り返し」と「飛
び越し」を行うためには、図２に示すように、数多くの
スルーホール４をプリント基板２２上に形成する必要が
ある。これは、ピン数の多いＩＣ同士を接続する場合に
は特に顕著である。このように、スルーホール４を多く
必要とする図２の場合と比較して、図１に示したよう
に、ゲートアレー２とＣＰＵ３の間に一実施例の電気回
路部品１を介在させた場合には、プリント基板２０にス
ルーホール４を形成することなく、配線パターンの交差
を避けることができる。
時に行うこともある。このように、「切り返し」と「飛
び越し」を行うためには、図２に示すように、数多くの
スルーホール４をプリント基板２２上に形成する必要が
ある。これは、ピン数の多いＩＣ同士を接続する場合に
は特に顕著である。このように、スルーホール４を多く
必要とする図２の場合と比較して、図１に示したよう
に、ゲートアレー２とＣＰＵ３の間に一実施例の電気回
路部品１を介在させた場合には、プリント基板２０にス
ルーホール４を形成することなく、配線パターンの交差
を避けることができる。
【００１５】また、プリント基板２０に、スルーホール
が形成されていないことにより、プリント基板２０の裏
面には、他の電気部品や配線パターンを配設することが
可能である。そのため、プリント基板２０上の電気部品
の実装密度を向上させることができる。次に、電気回路
部品１の内部構造について説明する。図３は、電気回路
部品１の内部に配置された、配線順序を入れ替えるため
の配線組み替え部５の構造を示した図である。また、図
４は、配線組み替え部５の各層を分解して示した斜視図
である。
が形成されていないことにより、プリント基板２０の裏
面には、他の電気部品や配線パターンを配設することが
可能である。そのため、プリント基板２０上の電気部品
の実装密度を向上させることができる。次に、電気回路
部品１の内部構造について説明する。図３は、電気回路
部品１の内部に配置された、配線順序を入れ替えるため
の配線組み替え部５の構造を示した図である。また、図
４は、配線組み替え部５の各層を分解して示した斜視図
である。
【００１６】配線組み替え部５は、図４に示すように、
半導体ＩＣの成形プロセスによるＡｌ（アルミ）２層配
線による４段に分かれた層５ａ，５ｂ，５ｃ，５ｄを積
み重ねて成形することにより形成される。そして、この
ように、パターンの異なる４つの層５ａ，５ｂ，５ｃ，
５ｄが積層されていることにより、この組み替え部５
で、入力端子１ｂの配列順序と出力端子１ｃの配列順序
を組み替えることが可能となる。
半導体ＩＣの成形プロセスによるＡｌ（アルミ）２層配
線による４段に分かれた層５ａ，５ｂ，５ｃ，５ｄを積
み重ねて成形することにより形成される。そして、この
ように、パターンの異なる４つの層５ａ，５ｂ，５ｃ，
５ｄが積層されていることにより、この組み替え部５
で、入力端子１ｂの配列順序と出力端子１ｃの配列順序
を組み替えることが可能となる。
【００１７】なお、上述した様に、組み替え部５は、通
常の半導体ＩＣの成形プロセスにより製造することがで
きるので、特別な製造装置は必要なく、従来のＩＣ製造
装置をそのまま使用して加工することができる。また、
ＩＣと同じ程度の信頼性を有している。更には、Ａｌ
（アルミ）の配線層を形成する工程のみでよく、ＩＣの
製造において一番コストのかかるエピタキシャル成長の
工程が不要であることと、Ｓｉ基板に欠陥があっても使
用できることから、製造コストが非常に安上がりであ
る。
常の半導体ＩＣの成形プロセスにより製造することがで
きるので、特別な製造装置は必要なく、従来のＩＣ製造
装置をそのまま使用して加工することができる。また、
ＩＣと同じ程度の信頼性を有している。更には、Ａｌ
（アルミ）の配線層を形成する工程のみでよく、ＩＣの
製造において一番コストのかかるエピタキシャル成長の
工程が不要であることと、Ｓｉ基板に欠陥があっても使
用できることから、製造コストが非常に安上がりであ
る。
【００１８】なお、図３において、１層目のＡｌパター
ンの太い部分は、ＧＮＤパターンである。このＧＮＤパ
ターンのボンディングパッド部において、Ｓｉの基板上
の電位を例えばＧＮＤ電位に固定することにより、配線
上で発生するノイズを低減することができる。次に、図
５は、組み替え部５をＩＣの製造プロセスを用いて製造
した場合の層構造を説明するための部分断面図である。
ンの太い部分は、ＧＮＤパターンである。このＧＮＤパ
ターンのボンディングパッド部において、Ｓｉの基板上
の電位を例えばＧＮＤ電位に固定することにより、配線
上で発生するノイズを低減することができる。次に、図
５は、組み替え部５をＩＣの製造プロセスを用いて製造
した場合の層構造を説明するための部分断面図である。
【００１９】組み替え部５が一般の集積回路ＩＣと異な
る点は、図５に示す様に層構造が異なり、エピタキシャ
ル層が無いことである。そのため、この組み替え部５
は、トランジスタといった能動回路部品を含まない。抵
抗は、インプランテーション抵抗の様な形で含むことも
可能である。図５において、参照番号６は例えばＰ型シ
リコン基板、７は例えばＰ型シリコン基板より高密度の
Ｐ+ 型シリコン層またはｎ+ 型シリコン層、８はシリコ
ン酸化物による絶縁層、９は第１層目のアルミ（Ａｌ）
配線、１０は第１層目のアルミ配線層と第２層目のアル
ミ配線層との層間絶縁層、１１は第２層目のアルミ配
線、１２は第２層目の配線の保護層（通常パッシベーシ
ョンと呼ばれる）、１３はボンディング用の金属を夫々
示している。
る点は、図５に示す様に層構造が異なり、エピタキシャ
ル層が無いことである。そのため、この組み替え部５
は、トランジスタといった能動回路部品を含まない。抵
抗は、インプランテーション抵抗の様な形で含むことも
可能である。図５において、参照番号６は例えばＰ型シ
リコン基板、７は例えばＰ型シリコン基板より高密度の
Ｐ+ 型シリコン層またはｎ+ 型シリコン層、８はシリコ
ン酸化物による絶縁層、９は第１層目のアルミ（Ａｌ）
配線、１０は第１層目のアルミ配線層と第２層目のアル
ミ配線層との層間絶縁層、１１は第２層目のアルミ配
線、１２は第２層目の配線の保護層（通常パッシベーシ
ョンと呼ばれる）、１３はボンディング用の金属を夫々
示している。
【００２０】図４において、図５との対応で説明するな
らば、第１層５ａは参照番号６〜９によって構成され、
第２層５ｂは１０に対応し、第３層５ｃは１１に対応
し、第４層５ｄは１２に対応している。また、参照番号
７を付した部分にＰ+ 型シリコン層を用いた場合は、そ
のボンディングパッド部はＧＮＤ電位とする時であり、
それ以外の配線として用いる線のボンディングパッド部
はｎ+ 型シリコン層を用いる。 （他の実施例）上記の一実施例においては、ＩＣの製造
プロセスを用いて、組み替え部５を成形する場合につい
て説明したが、別の小さなプリント配線基板や、ハイブ
リッドＩＣなどに用いられる厚膜基板や、薄膜基板を積
層させることにより、組み替え部５を構成する様にして
も良い。
らば、第１層５ａは参照番号６〜９によって構成され、
第２層５ｂは１０に対応し、第３層５ｃは１１に対応
し、第４層５ｄは１２に対応している。また、参照番号
７を付した部分にＰ+ 型シリコン層を用いた場合は、そ
のボンディングパッド部はＧＮＤ電位とする時であり、
それ以外の配線として用いる線のボンディングパッド部
はｎ+ 型シリコン層を用いる。 （他の実施例）上記の一実施例においては、ＩＣの製造
プロセスを用いて、組み替え部５を成形する場合につい
て説明したが、別の小さなプリント配線基板や、ハイブ
リッドＩＣなどに用いられる厚膜基板や、薄膜基板を積
層させることにより、組み替え部５を構成する様にして
も良い。
【００２１】また、一実施例においては、組み替え部５
を収容する本体部１ａを、汎用ＩＣパッケージとして説
明したが、ＴＡＢＩＣに適用しても良く、また、図４に
示したチップにバンプを設けて、フリップチップ法の様
な方法で実装しても良い。以上説明した様に、上記の実
施例によれば、以下の様な効果がある。 （１）スルーホールの数を低減することが可能となり、
これに伴って、プリント基板の裏面に配線パターンを形
成したり、部品を実装したりする空間が多くとれるよう
になる。 （２）配線パターンの引き回しが単純化されることによ
り、プリント基板のパターンのレイアウト設計が容易に
なる。 （３）プリント基板全体の信頼性が向上する。 （４）配線パターンが短くなるため、ノイズの放射を抑
えることができる。 （５）端子ピッチが、スルーホールの穴径に近くなる
か、それ以下になる場合（通常ＴＡＢやフリップチップ
法などを用いる場合）は、実装密度を高くすることが可
能となる。 （６）ガラス基板の様に、スルーホールを加工するのが
困難な基板を使用する場合は、特に有効である。
を収容する本体部１ａを、汎用ＩＣパッケージとして説
明したが、ＴＡＢＩＣに適用しても良く、また、図４に
示したチップにバンプを設けて、フリップチップ法の様
な方法で実装しても良い。以上説明した様に、上記の実
施例によれば、以下の様な効果がある。 （１）スルーホールの数を低減することが可能となり、
これに伴って、プリント基板の裏面に配線パターンを形
成したり、部品を実装したりする空間が多くとれるよう
になる。 （２）配線パターンの引き回しが単純化されることによ
り、プリント基板のパターンのレイアウト設計が容易に
なる。 （３）プリント基板全体の信頼性が向上する。 （４）配線パターンが短くなるため、ノイズの放射を抑
えることができる。 （５）端子ピッチが、スルーホールの穴径に近くなる
か、それ以下になる場合（通常ＴＡＢやフリップチップ
法などを用いる場合）は、実装密度を高くすることが可
能となる。 （６）ガラス基板の様に、スルーホールを加工するのが
困難な基板を使用する場合は、特に有効である。
【００２２】なお、本発明は、その主旨を逸脱しない範
囲で、上記実施例を修正または変形したものに適用可能
である。
囲で、上記実施例を修正または変形したものに適用可能
である。
【００２３】
【発明の効果】以上説明した様に、本発明の電気回路部
品は構成されているので、第１の端子群に接続された電
気部品の配線の順番を、内部に配置された組み替え手段
により入れ替えて、第２の端子群に出力することによ
り、スルーホールやジャンパー線等を必要とすることな
く、配線パターンが交差することを防止することができ
る。
品は構成されているので、第１の端子群に接続された電
気部品の配線の順番を、内部に配置された組み替え手段
により入れ替えて、第２の端子群に出力することによ
り、スルーホールやジャンパー線等を必要とすることな
く、配線パターンが交差することを防止することができ
る。
【図１】一実施例の電気回路部品を、プリント基板上に
おいてゲートアレーとＣＰＵとを配線するために使用し
た状態を示した図である。
おいてゲートアレーとＣＰＵとを配線するために使用し
た状態を示した図である。
【図２】電気回路部品を使用しない場合の、ゲートアレ
ーとＣＰＵを接続するためのプリント基板のパターンレ
イアウトを示した図である。
ーとＣＰＵを接続するためのプリント基板のパターンレ
イアウトを示した図である。
【図３】電気回路部品の内部に配置された、配線順序を
入れ替えるための配線組み替え部の構造を示した図であ
る。
入れ替えるための配線組み替え部の構造を示した図であ
る。
【図４】配線組み替え部の各層を分解して示した斜視図
である。
である。
【図５】組み替え部をＩＣの製造プロセスを用いて製造
した場合の層構造を説明するための部分断面図である。
した場合の層構造を説明するための部分断面図である。
１ 電気回路部品 ２ ゲートアレー ３ ＣＰＵ ４ スルーホール ５ａ〜５ｄ 層 ２０，２２ プリント基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 稲川 秀穂 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 寺山 芳実 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (5)
- 【請求項１】 １チップ状に形成された電気回路部品で
あって、 本体部と、 該本体部の一端に配列された複数の端子から成る第１の
端子群と、 該本体部の他端に配列された複数の端子から成る第２の
端子群と、 前記本体部の内部に配設され、前記第１の端子群内の各
端子を、その配列順序を入れ替えた状態で前記第２の端
子群内の各端子に接続するための組み替え手段とを具備
することを特徴とする電気回路部品。 - 【請求項２】 前記組み替え手段は、複数の配線層と、
該複数の配線層の夫々を互いに接続する接続手段とを備
えることを特徴とする請求項１に記載の電気回路部品。 - 【請求項３】 前記第１の端子群内の各端子と、前記第
２の端子群内の各端子とは、前記本体部に対して、汎用
のＩＣパッケージの端子ピッチと同じピッチで配列され
ていることを特徴とする電気回路部品。 - 【請求項４】 前記組み替え手段は、ＴＡＢ（Tape Aut
omated Bonding）キャリアに実装されていることを特徴
とする請求項１に記載の電気回路部品。 - 【請求項５】 前記組み替え手段は、フリップチップ法
に基づくバンプ状の端子を有することを特徴とする請求
項１に記載の電気回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30511192A JPH06151503A (ja) | 1992-11-16 | 1992-11-16 | 電気回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30511192A JPH06151503A (ja) | 1992-11-16 | 1992-11-16 | 電気回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151503A true JPH06151503A (ja) | 1994-05-31 |
Family
ID=17941234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30511192A Withdrawn JPH06151503A (ja) | 1992-11-16 | 1992-11-16 | 電気回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151503A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989008817A1 (en) * | 1988-03-10 | 1989-09-21 | Nawsir Inc. | Contact sensing system |
-
1992
- 1992-11-16 JP JP30511192A patent/JPH06151503A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989008817A1 (en) * | 1988-03-10 | 1989-09-21 | Nawsir Inc. | Contact sensing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JP2001127243A (ja) | 積層半導体装置 | |
| US20010045649A1 (en) | Semiconductor device | |
| JPH113984A (ja) | 半導体集積回路装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP4707095B2 (ja) | 半導体回路 | |
| KR100336081B1 (ko) | 반도체 칩 | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| JPH06151503A (ja) | 電気回路部品 | |
| US6509628B2 (en) | IC chip | |
| JP4237542B2 (ja) | 半導体装置 | |
| JP2004221260A (ja) | 半導体装置 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH08250620A (ja) | 半導体装置 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH0778938A (ja) | 複合半導体装置及びその製造方法 | |
| JP3491885B2 (ja) | 半導体装置 | |
| JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JP2004055902A (ja) | 半導体装置、その製造方法およびこれを用いたブレッドボード | |
| JP2000058704A (ja) | Ｌｓｉパッケージ及びそのインナーリード配線方法 | |
| JPH0745928A (ja) | 複合電子部品 | |
| JPS60192341A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |