JP5136343B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5136343B2
JP5136343B2 JP2008257332A JP2008257332A JP5136343B2 JP 5136343 B2 JP5136343 B2 JP 5136343B2 JP 2008257332 A JP2008257332 A JP 2008257332A JP 2008257332 A JP2008257332 A JP 2008257332A JP 5136343 B2 JP5136343 B2 JP 5136343B2
Authority
JP
Japan
Prior art keywords
internal connection
semiconductor device
external lead
case
out terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008257332A
Other languages
English (en)
Other versions
JP2010087400A (ja
Inventor
歩 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008257332A priority Critical patent/JP5136343B2/ja
Publication of JP2010087400A publication Critical patent/JP2010087400A/ja
Application granted granted Critical
Publication of JP5136343B2 publication Critical patent/JP5136343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、半導体装置に係る発明であって、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子が搭載されたモジュール型の半導体装置に関するものである。
産業・電鉄・自動車・ＯＡ・家電製品などの電力制御やモータ制御に、ＩＧＢＴなど複数のスイッチング素子とフリーホイールダイオードなどの半導体素子をケース内に１パッケージに搭載したモジュール型の半導体装置が使用されている。このような半導体装置においては、金属などの放熱板の一方主面に、絶縁基板を介して所定の形状に載置される金属パターン上に、半導体素子が半田接合などの方法によって搭載された後、ボンディングワイヤなどにより外部導出端子に電気的に接続される。
上記のような半導体装置においては、大電流を扱えるようにするためモジュール内部で複数の半導体素子を並列接続して使用されることが多々ある。しかし、単純に半導体素子を電気的に接続しただけでは、各半導体素子の搭載位置と外部導出端子との位置関係上それぞれの半導体素子からの電流経路長が異なる為、一部の半導体素子に電流が集中してしまうという問題があった。
上記のような問題点に対して、例えば特許文献１には、外部導出端子から延在される内部接続部にスリットを設け、各半導体素子から外部導出端子にいたる電流経路長を均一化するといった半導体装置が開示されている。
特開２００１−９４０３５号公報 （段落００２９、第１図）
しかし、従来技術に係る電力半導体装置では、以下のような解決すべき問題点があった。すなわち、内部接続部にスリットを設けたことにより内部接続部自体の剛性が低下するため、内部接続部へのワイヤボンディング時内部接続部が共振振動を起こし、安定したボンディングが行えず接合強度が低下する。
また、内部接続部は半導体素子で発生する熱を放熱する役目も担っているが、スリットの分だけ内部接続部の放熱面積が減少し、モジュール全体の動作時温度が上昇する。動作時温度が上昇することにより、ボンディングワイヤの接合部にかかる熱ストレスが増大し、さらに前記のようにワイヤ自体の接合強度も低下しているため、半導体装置の使用中にボンディングワイヤ剥がれが発生する頻度が上がり、半導体装置の寿命が短くなる。
本発明においては、上記問題を解決するために、ケースと、前記ケース内に配設され、金属配線パターンが設けられた絶縁基板上に半導体素子が搭載された複数の半導体回路基板と、主電流を前記ケース外へ取り出す外部導出端子と、前記外部導出端子の一部が前記ケース内に延伸され、前記複数の半導体回路基板に沿って配設されるとともに前記半導体素子の主電極と電気的に接続される内部接続部と、前記内部接続部は、放熱性を維持する放熱手段として、前記内部接続部の端部をL字状に折り曲げた折曲部と、前記半導体素子からの電流経路長を均一化するインピーダンス均一化手段とを有することを特徴とする半導体装置が提供される。
本発明の半導体装置はその内部接続部において、放熱性を損なうことなく電流経路長を均一化するインピーダンス均一化手段を有するので、各半導体素子の電流バランスを保ちつつ効率よく放熱することが出来る。これによりボンディングワイヤ接合部に過度の熱ストレスがかかることが無く、製品寿命の低下を防止することが出来るといった効果がある。
実施の形態１
この発明を実施するための実施の形態１における半導体装置について以下説明する。半導体装置の内部上面図を図１に、並列接続される各半導体回路基板の一つを拡大した上面図を図２に、本発明の半導体装置の回路図を図３に、本発明の半導体装置の組立側面図を図４に、第３の外部導出端子４の斜視図を図５にそれぞれ示す。
本実施の形態１における半導体装置は、ＩＧＢＴなどのスイッチング素子と逆並列接続されたフリーホイールダイオードがトーテムポール接続されたインバータ回路が一組パッケージングされた、いわゆる２ｉｎ１と呼称されるモジュールの形態である。図１において半導体回路基板１４ａ、１４ｂ、１４ｃは夫々並列接続され、図３におけるインバータ回路の下アーム部半導体回路を形成している。同様に半導体回路基板１５ａ、１５ｂ、１５ｃも夫々並列接続され、図３における上アーム部半導体回路を形成している。
ここで図２を参照して、並列接続される各半導体回路基板の詳細構造を説明する。各半導体回路基板１４ａ、１４ｂ、１４ｃ、１５ａ、１５ｂ、１５ｃにおいて、絶縁基板１６上に金属配線パターンとしてゲート電極パターン１９およびコレクタ電極パターン１７が載置されている。さらにコレクタ電極パターン１７はレジスト１８によって各半導体素子領域ごとに区切られている。
コレクタ電極パターン上にＩＧＢＴチップ２０およびダイオードチップ２１が半田接合などにより載置される。ここでＩＧＢＴチップ２０はその表面側にエミッタ電極２３とゲート電極２２を有し、裏面側には図示しないコレクタ電極を有する。またダイオードチップ２１はその表面側にアノード電極２４を有し、裏面側には図示しないカソード電極を有する。
ＩＧＢＴチップ２０およびダイオードチップ２１はその裏面側が同一の電位であるコレクタ電極パターン１７に接続されているのでＩＧＢＴチップ２０のコレクタ電極とダイオードチップのカソード電極は互いに接続されることになる。
再度図１を参照して半導体装置全体の構造を説明する。同図において、図示しない放熱板の上に下アーム部半導体回路として半導体回路基板導体回路基板１４ａ、１４ｂ、１４ｃが、上アーム部半導体回路として半導体回路基板導体回路基板１５ａ、１５ｂ、１５ｃがそれぞれ載置される。
ＩＧＢＴチップ２０のゲート電極２２は各チップが載置されている絶縁基板１６上のゲート電極パターン１９とボンディングワイヤ２５により電気的に接続され、さらに下アーム部、上アーム部ごとに互いのゲート電極パターン１９同士もボンディングワイヤ２５によって電気的に接続される。
また、ＩＧＢＴチップ２０のエミッタ電極２３およびダイオードチップ２１のアノード電極２４もボンディングワイヤ２５によって電気的に接続され、同時にマルチステッチにより、下アーム部は第３の外部導出端子４から延伸される内部接続部４２の表面に、上アーム部は第２の外部導出端子３から延伸される内部接続部３２の表面にそれぞれ電気的に接続される。
ここで各外部導出端子の構成について説明する。本実施の形態１においては、第１の外部導出端子２、第２の外部導出端子３および 第３の外部導出端子４ はそれぞれから延伸される内部接続部がケース１のほぼ中央部に紙面に垂直な方向に重なるように載置され、タッピングねじ２６によってケース１に固定される。各内部接続部の間には電気的な絶縁を確保するための絶縁紙５が挟み込まれている。
図４は図１におけるケース１のＡ−Ａ断面を図１の右方向から見た断面図および同方向から見た各外部導出端子の組立概念図である。最下層の第１の外部導出端子２および中間層の第２の外部導出端子３の内部接続部の側面には基板接続用の足部８および９を有している。足部８，９は第１の外部端子２にあっては紙面に垂直な方向に対して手前側すなわち上アーム部側に、第２の外部端子３にあっては紙面に垂直な方向に対して奥側すなわち下アーム部側に設けられる。
また、各内部接続部と絶縁紙５が接触する面にはＲＴＶシリコーンなどの室温硬化型接着剤が塗布され、互いが堅牢に固定される。
図１に戻り、足部８、９と各半導体回路基板との接続について説明する。最下層の第１の接続端子２の足部８は上アーム側半導体回路基板１５ａ、１５ｂ、１５ｃのコレクタ電極１７と半田接合などにより電気的に接続される。同様に中間層の第２の接続端子３の足部９は下アーム側半導体回路基板１４ａ、１４ｂ、１４ｃのコレクタ電極１７と半田接合などにより電気的に接続される。ここで、前述の通り、第２の接続端子３の内部接続部３２には上アーム側ＩＧＢＴチップ２０のエミッタ電極２３およびダイオードチップ２１のアノード電極２４もボンディングワイヤ２５によって電気的に接続されるので、図３に示した回路図の上アーム部と下アーム部のトーテムポール接続が実現する。
さらに制御端子として、上アーム部においてはゲート電極パターン１９が第１の制御端子１０に、エミッタ電極２３が第１の基準電位端子１１にそれぞれボンディングワイヤ２５で電気的に接続される。同様に下アーム部においてはゲート電極パターン１９が第２の制御端子１２に、エミッタ電極２３が第２の基準電位端子１３にそれぞれボンディングワイヤ２５で電気的に接続される。
ここで、最上層の第３の外部導出端子４に注目する。同端子４の内部接続部４２には、同端子４の根元近辺から中央部にかけてスリット７が設けられている。このスリット７により、外部導出端子４に近い位置に載置されたＩＧＢＴチップ２０ほどスリット７を迂回してエミッタ電流が流れることになり、各ＩＧＢＴチップ２０の電流経路長が均一化される。
さらに図５の第３の外部導出端子４の斜視図を参照して詳細を説明する。同図において内部接続部４２の側面には、放熱手段としてＬ字状に上方に折り曲げられた折曲部を有する。これにより、スリット７により減少した放熱面積を確保しつつも、ケース内での占有面積を極力抑えることが出来る。放熱性が低下しないためボンディングワイヤ接合部に過度の熱ストレスがかかることが無く、製品寿命の低下を防止することが出来る。
また、前述のとおり内部接続部４２の裏面には接着剤が塗布され、その下の絶縁紙５およびさらに下層の内部接続部と堅牢に固定されるため、従来あったワイヤボンディング時における内部接続部４２の共振振動が抑えられる。これにより、ボンディングワイヤの接合強度自体も向上するのでさらなる製品寿命の低下防止効果が得られる。
実施の形態２
この発明を実施するための実施の形態２における半導体装置の内部上面図を図６に、図７および図８に外部導出端子４０の斜視図、図９に金属部材２７の側方断面図、図１０に第３の外部導出端子４０の側面図を示す。図６乃至図１０において、前記実施の形態１と同じ構成には同じ符号を付し、重複する説明は省略する。
図６において、第３の外部導出端子４０における内部接続部４２上に放熱手段として棒状の金属部材２７をさらに有している。
図７および図８において、金属部材２７は内部接続部４２に設けられたねじ穴４１に対応する位置に貫通穴２９があけられ、タッピングねじ２６によりその他の外部導出端子とともにケース１内に固定される。さらに内部接続部４２と対向する面には複数の凹み部３０を設けている。
また、内部接続部４２の金属部材２７と対向する面には上記金属部材２７の凹み部２９に対応する位置に略同一径である複数の突起部４３を有する。
金属部材２７が第３の外部導出端子４０上に載置される際、前記の凹み部３０と突起部４３が嵌合し両者がカシメ接合される。
図９における金属部材２７に設けられた凹み部３０の深さは例えば２ｍｍ、図１０における第３の内部接続部４２上に設けられた突起部４３の突出高さは例えば１ｍｍと、凹み部３０の方が深くなるよう設けられている。すなわち、金属部材２７の凹み部４０が設けられていない面と内部接続部４２の突起部４３が設けられていない面が確実に接触するよう設定される。
前記のような構成により、金属部材２７と第３の外部導出端子４０との物理的結合が強固になるとともに熱結合も密になるので放熱効果がさらに向上する。
実施の形態３
この発明を実施するための実施の形態３における半導体装置の内部上面図を図１１に、第３の外部導出端子５０の斜視図を図１２に示す。図１１、図１２において、前記実施の形態１、２と同じ構成には同じ符号を付し重複する説明は省略する。
図１１、図１２において、内部接続部５２の外部導出端子５０側から中央部にかけて絶縁層５３を介し金属製の上面接続部５１をさらに設けている。上面接続部５１は、外部導出端子５０側と反対側の端部において内部接続部５２とワイヤボンディング２５によって電気的に接続される。本実施の形態３における内部接続部５２にはスリットは設けられていない。
外部導出端子５０に近い位置に載置されたＩＧＢＴチップ２０のエミッタ電極２３およびダイオードチップ２１のアノード電極２４は上面接続部５１に接続され、遠い位置のＩＧＢＴチップ２０のエミッタ電極２３およびダイオードチップ２１のアノード電極２４は下層の内部接続部５２に接続される。
これにより、外部導出端子５０に近い位置に載置されたＩＧＢＴチップ２０は上面接続部５１を経由してエミッタ電流が流れることになり、各ＩＧＢＴチップ２０の電流経路長が均一化される。
上面接続部５１と内部接続部５２間の相互インダクタンスや層間容量の影響を軽減するために、絶縁層５３の厚みは１ｍｍ以上確保することが望ましい。
本実施の形態３においてはスリットを設ける必要が無いため、ワイヤボンディング時の共振振動によるボンディング強度低下といった問題や、放熱面積の低下といった問題が無い。ゆえに、各ＩＧＢＴチップの電流経路長を均一化しつつも、ボンディングワイヤ接合部に過度の熱ストレスがかかることが無く、製品寿命の低下を防止することが出来る。
以上、本発明の具体的な実施の形態を説明したが、本発明はこれに限らず種々の変形が可能である。例えば、本発明ではインバータ回路が一組パッケージングされた、いわゆる２ｉｎ１と呼称されるモジュールの形態を例に説明したが、複数組のインバータ回路をパッケージングした４ｉｎ１、６ｉｎ１といったモジュール形態に適用することも可能であるので本発明に含まれる。また、半導体素子としてＩＧＢＴを用いる例を示したが、その他ＭＯＳＦＥＴやパワートランジスタなど他の半導体素子を用いてもよいので本発明に含まれる。また、本発明においてはＩＧＢＴモジュールなどの制御用集積回路を含まないものを例に説明したが、その他制御用集積回路を含んだいわゆるＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）等に用いる場合も本発明に含まれる。
本発明の実施の形態１に係る半導体装置の内部上面図である。 本発明の実施の形態１に係る半導体装置の半導体回路基板の上面図である。 本発明の実施の形態１に係る半導体装置の回路図である。 本発明の実施の形態１に係る半導体装置の組立側面図である。 本発明の実施の形態１に係る半導体装置の外部導出端子の斜視図である。 本発明の実施の形態２に係る半導体装置の内部上面図である。 本発明の実施の形態２に係る半導体装置の外部導出端子の斜視図である。 本発明の実施の形態２に係る半導体装置の外部導出端子の斜視図である。 本発明の実施の形態２に係る半導体装置の金属部材の側方断面図である。 本発明の実施の形態２に係る半導体装置の外部導出端子の側面図である。 本発明の実施の形態３に係る半導体装置の内部上面図である。 本発明の実施の形態３に係る半導体装置の外部導出端子の斜視図である。
符号の説明
１．ケース ２．第１の外部導出端子 ３．第２の外部導出端子 ４、４０、５０．第３の外部導出端子 ６．折曲部 ７．スリット １４ａ、１４ｂ、１４ｃ、１５ａ、１５ｂ、１５ｃ．半導体回路基板 １６．絶縁基板 １７．コレクタ電極パターン、１９．ゲート電極パターン ２０．ＩＧＢＴチップ ２１．ダイオードチップ ２７．金属部材 ３０．凹み部 ４３．突起部 ４２、５２．内部接続部 ５１．上面接続部 ５３．絶縁層

Claims (8)

  1. ケースと、
    前記ケース内に配設され、金属配線パターンが設けられた絶縁基板上に半導体素子が搭載された複数の半導体回路基板と、
    主電流を前記ケース外へ取り出す外部導出端子と、
    前記外部導出端子の一部が前記ケース内に延伸され、前記複数の半導体回路基板に沿って配設されるとともに前記半導体素子の主電極と電気的に接続される内部接続部と、
    前記内部接続部は、
    放熱性を維持する放熱手段として、前記内部接続部の端部をL字状に折り曲げた折曲部と、
    前記半導体素子からの電流経路長を均一化するインピーダンス均一化手段と
    を有することを特徴とする半導体装置。
  2. 前記インピーダンス均一化手段として、前記内部接続部の前記外部導出端子側から中央部にかけてスリットを設けたことを特徴とする請求項１に記載の半導体装置。
  3. 前記インピーダンス均一化手段として、前記内部接続部の前記外部導出端子側から中央部にかけてスリットを設け、
    前記放熱手段としてさらに、棒状の金属部材を前記折曲部に沿って設置したことを特徴とする請求項１に記載の半導体装置。
  4. 前記内部接続部と前記金属部材のそれぞれ対向する面に、両者が嵌合するような複数の突起部および凹み部を有することを特徴とする請求項３に記載の半導体装置。
  5. 前記突起部の前記内部接続部からの突出高さは前記凹み部の深さより小であることを特徴とする請求項４に記載の半導体装置。
  6. ケースと、
    前記ケース内に配設され、金属配線パターンが設けられた絶縁基板上に半導体素子が搭載された複数の半導体回路基板と、
    主電流を前記ケース外へ取り出す外部導出端子と、
    前記外部導出端子の一部が前記ケース内に延伸され、前記複数の半導体回路基板に沿って配設されるとともに前記半導体素子の主電極と電気的に接続される内部接続部と、
    前記内部接続部は、
    放熱性を維持する放熱手段と、
    前記半導体素子からの電流経路長を均一化するインピーダンス均一化手段として、前記内部接続部の前記外部導出端子側から中央部にかけて絶縁層を介し、前記外部導出端子側と反対側の端部において前記内部接続部と電気的に接続される金属製の上面接続部を有することを特徴とする半導体装置。
  7. 前記絶縁層の厚みは１ｍｍ以上であることを特徴とする請求項６に記載の半導体装置。
  8. 前記内部接続部は裏面全体に接着剤を塗布され、前記ケース内に固定されることを特徴とする請求項２乃至７いずれか一項に記載の半導体装置。
JP2008257332A 2008-10-02 2008-10-02 半導体装置 Active JP5136343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257332A JP5136343B2 (ja) 2008-10-02 2008-10-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257332A JP5136343B2 (ja) 2008-10-02 2008-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010087400A JP2010087400A (ja) 2010-04-15
JP5136343B2 true JP5136343B2 (ja) 2013-02-06

Family

ID=42251035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257332A Active JP5136343B2 (ja) 2008-10-02 2008-10-02 半導体装置

Country Status (1)

Country Link
JP (1) JP5136343B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177174B2 (ja) * 2010-05-24 2013-04-03 三菱電機株式会社 半導体装置
JP5685880B2 (ja) * 2010-10-15 2015-03-18 トヨタ自動車株式会社 ワイヤボンドの接合構造
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置
JP5966921B2 (ja) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 半導体モジュールの製造方法
JP5429413B2 (ja) * 2013-01-09 2014-02-26 三菱電機株式会社 半導体装置
JP6123500B2 (ja) * 2013-06-05 2017-05-10 住友電気工業株式会社 半導体モジュール
US10002858B2 (en) 2014-07-15 2018-06-19 Hitachi, Ltd. Power transistor module
JP6470196B2 (ja) * 2016-02-05 2019-02-13 株式会社日立製作所 電力変換装置
WO2019202866A1 (ja) 2018-04-18 2019-10-24 富士電機株式会社 半導体装置
DE112019003336T5 (de) 2019-02-18 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール
JP2021177519A (ja) 2020-05-08 2021-11-11 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
JP3521757B2 (ja) * 1998-09-08 2004-04-19 株式会社豊田自動織機 半導体モジュール電極構造
JP2001094035A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置
JP4491992B2 (ja) * 2001-05-30 2010-06-30 富士電機システムズ株式会社 半導体素子の並列接続用導体
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
JP2010087400A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5136343B2 (ja) 半導体装置
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
EP3107120B1 (en) Power semiconductor module
JP6354845B2 (ja) 半導体モジュール
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
EP3104412B1 (en) Power semiconductor module
US8040707B2 (en) Power converter
JP6218898B2 (ja) 電力用半導体装置
EP3896732B1 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
JP6480856B2 (ja) 半導体モジュール
JP5477157B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
US20230146272A1 (en) Semiconductor apparatus
JP5429413B2 (ja) 半導体装置
WO2013105456A1 (ja) 回路基板および電子デバイス
JP5177174B2 (ja) 半導体装置
CN111066145A (zh) 半导体装置
JP4810898B2 (ja) 半導体装置
KR102248521B1 (ko) 전력 모듈 및 그 제조 방법
KR20160009950A (ko) 리드프레임 및 이를 갖는 전력 반도체 패키지
CN116525603A (zh) 一种三相全桥电路的功率封装模块
JP2003347507A (ja) 半導体パワーデバイス
JP2023060675A (ja) 半導体装置およびそれを用いた電力変換装置
KR20140139649A (ko) 일체형 단자 프레임 및 이를 구비하는 전력 모듈
JP2011192689A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R151 Written notification of patent or utility model registration

Ref document number: 5136343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250