JP5206743B2 - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP5206743B2 JP5206743B2 JP2010153125A JP2010153125A JP5206743B2 JP 5206743 B2 JP5206743 B2 JP 5206743B2 JP 2010153125 A JP2010153125 A JP 2010153125A JP 2010153125 A JP2010153125 A JP 2010153125A JP 5206743 B2 JP5206743 B2 JP 5206743B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- terminal
- heat sink
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 262
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000002184 metal Substances 0.000 claims description 41
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 238000000465 moulding Methods 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000012447 hatching Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- 238000005476 soldering Methods 0.000 description 11
- 238000003466 welding Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して接続部18aの構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態の半導体モジュール10は、第1、第2実施形態に対して接続部18aの構成を変更したものであり、その他に関しては第1、第2実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態の半導体モジュール10は、リードに対して接続部やターミナルを一体化させたものであり、その他に関しては第1、第22実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態の半導体モジュール10は、第4実施形態に対して各アーム41、42、51〜56を構成する半導体チップ11の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。本実施形態の半導体モジュール10は、リード12〜14の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
本発明の第7実施形態について説明する。本実施形態の半導体モジュール10も、リード12〜14の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
本発明の第8実施形態について説明する。本実施形態の半導体モジュール10は、二相分の上下アームを一体構造とした4in1構造のものであり、その他に関しては第4〜第7実施形態と同様であるため、第4〜第7実施形態と異なる部分についてのみ説明する。
本発明の第9実施形態について説明する。本実施形態の半導体モジュール10は、三相分の上下アームを一体構造とした6in1構造のものであり、その他に関しては第4〜第7実施形態と同様であるため、第4〜第7実施形態と異なる部分についてのみ説明する。
本発明の第10実施形態について説明する。本実施形態は、上記各実施形態の半導体モジュール10の製造に用いるリードフレーム30の形成について第4〜第9実施形態に対して変更したものであり、その他に関しては第4〜第9実施形態と同様であるため、第4〜第9実施形態と異なる部分についてのみ説明する。
本発明の第11実施形態について説明する。本実施形態の半導体モジュール10は、上アーム側のヒートシンク17aに対してターミナルおよび接続部を備えた構造としたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第12実施形態について説明する。本実施形態の半導体モジュール10は、下アーム側のヒートシンク16bに対してターミナルおよび接続部を備えた構造としたものであり、その他に関しては第11実施形態と同様であるため、第11実施形態と異なる部分についてのみ説明する。
(1)上記第4〜第9実施形態では、中間リード13だけでなく負極リード14に対してもターミナル14aと一体化構造としているが、負極リード14を上記第1〜第3実施形態のようにターミナル19と別部材とした構成としても良い。また、第4〜第9実施形態では中間リード13における接続部13aと出力端子13bとがターミナル13cの一箇所から引き出されたリードを二つに分岐することによって構成したが、最初からターミナル13cの二箇所から引き出された構造とされていても良い。例えば、接続部13aが第1実施形態のように半導体チップ11a、11bを通る直線上に引き出された構造とされていても良い。ただし、上述した第10実施形態で示したように、リードフレーム30を形成する金属板の所定ラインをすべて肉厚とするような場合には、第4〜第9実施形態に示したような構造とするのが好ましい。
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 正極リード
13 中間リード
13a 接続部
13b 出力端子
13c、14a ターミナル
14 負極リード
15 制御端子
16、17 ヒートシンク
18 樹脂モールド部
30 リードフレーム
41、51、53、55 上アーム
42、52、54、56 下アーム
Claims (11)
- 表面および裏面を有し、半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
前記第1ヒートシンク(16a)に接続される正極リード(12)と、
前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)とを接続する接続部(13a、18a)が接続され、前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第1ターミナル(13c、18)と、
前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)との間に接続される中間端子を構成する中間リード(13)と、
前記第1ターミナル(13c、18)を挟んで前記第1半導体チップ(11a)の反対側に配置され、前記第1ターミナル(13c、18)に接続された第2ヒートシンク(17a)と、
前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第2ターミナル(14a、19)と、
前記第2ターミナル(14a、19)を挟んで前記第2半導体チップ(11b)の反対側に配置され、前記第2ターミナル(14a、19)に接続された第4ヒートシンク(17b)と、
前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される負極リード(14)とを備え、
前記接続部(13a、18a)は、前記第1ターミナル(13c、18)と一体構造とされ、前記第1ターミナル(13c、18)に対して斜めに折り曲げられることで前記第3ヒートシンク(16b)に接続されていることを特徴とする半導体モジュール。 - 前記接続部(13a、18a)は、前記第1、第2半導体チップ(11a、11b)を通る直線よりも前記出力リード(13)側に配置されており、前記第3ヒートシンク(16b)のうちの前記直線よりも前記出力リード(13)側において、前記接続部(13a、18a)が接続されていることを特徴とする請求項1に記載の半導体モジュール。
- 前記中間リード(13)は、前記第1ターミナル(13c)および前記接続部(13a)を一体化しており、前記第1ターミナル(13c)および前記接続部(13a)と、前記第1ターミナル(13c)より延設されると共に前記樹脂モールド部(20)から露出させられる出力端子(13b)とを有した構成とされていることを特徴とする請求項1または2に記載の半導体モジュール。
- 前記第1ターミナル(13c)は、前記中間リード(13)のうちの残りの部分となる前記接続部(13a)および前記出力端子(13b)よりも厚くされた厚板部とされ、
前記第2ターミナル(14b)は、前記負極リード(14)のうちの残りの部分よりも厚くされた厚板部とされていることを特徴とする請求項3に記載の半導体モジュール。 - 前記正極リード(12)と前記中間リード(13)および前記負極リード(14)は一方向から引き出されており、前記中間リード(13)は、該中間リード(13)と前記正極リード(12)および前記負極リード(14)が並べられたときに、その配列方向のいずれか一方の端に配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
- 前記正極リード(12)と前記中間リード(13)および前記負極リード(14)は一方向から引き出されており、前記中間リード(13)を挟んでその両側に前記正極リード(12)と前記負極リード(14)が配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
- 前記正極リード(12)が引き出された方向と、前記中間リード(13)および前記負極リード(14)が引き出された方向とが異なっており、前記正極リード(12)が前記第1半導体チップ(11a)を挟んで前記中間リード(13)とは反対側から引き出されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
- 前記第1半導体チップ(11a)および前記第2半導体チップ(11b)は、前記半導体パワー素子(41a、42a、51a〜56a)が形成されたチップ(11aa、11ba)とフリーホイールダイオード(41b、42b、51b〜56b)が形成されたチップ(11ab、11bb)に2チップ化されており
前記第1ターミナル(13c)は、前記第1半導体チップ(11a)における前記半導体パワー素子(41a、51a、53a、55a)が形成されたチップ(11aa)に接続されるターミナル(13ca)と前記フリーホイールダイオード(41b、51b、53b、55b)が形成されたチップ(11ab)に接続されるターミナル(13cb)を有し、
前記第2ターミナル(14a)は、前記第2半導体チップ(11b)における前記半導体パワー素子(42a、52a、54a、56a)が形成されたチップ(11ba)に接続されるターミナル(14aa)と前記フリーホイールダイオード(42b、52b、54b、56b)が形成されたチップ(11bb)に接続されるターミナル(13cb)を有していることを特徴とする請求項1ないし7のいずれか1つに記載の半導体モジュール。 - 前記第1、第2半導体チップ(11a、11b)、前記第1〜第4ヒートシンク(16a、16b、17a、17b)、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)を一相分として、複数相分が前記樹脂モールド部(20)内に樹脂モールドされており、
複数相分の前記正極リード(12)同士が第1連結部(12a)にて接続されていると共に、複数分の前記負極リード(14)同士が第2連結部(14b)にて接続されていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体モジュール。 - 請求項1ないし9のいずれか1つに記載の半導体モジュールの製造方法であって、
金属板をプレス加工することにより、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)をフレーム(31)にて保持したリードフレーム(30)を形成する工程と、
前記リードフレーム(30)の状態で前記中間リード(13)における第1ターミナル(13c)と前記第1半導体チップ(11a)との接続および前記第1ターミナル(13c)と前記第2ヒートシンク(17a)との接続を行うと共に、前記負極リード(14)における第2ターミナル(14a)と前記第2半導体チップ(11b)との接続および前記第2ターミナル(14a)と前記第4ヒートシンク(17b)との接続を行い、前記樹脂モールド部(20)による樹脂モールドを行う工程と、を含み、
前記リードフレーム(30)を形成する工程では、一方向を長手方向とし、前記第1、第2ターミナル(13c、14a)と対応する位置を通り、かつ、前記長手方向と同方向に伸びるラインにおいて、前記金属板の他の部分よりも厚くされたものを前記金属板として用いることを特徴とする半導体モジュールの製造方法。 - 表面および裏面を有し、半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
前記第1ヒートシンク(16a)に接続される正極リード(12)と、
前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第1ターミナル(17aa)を構成すると共に、前記第1ターミナル(17aa)を介して前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第2ヒートシンク(17a)と、
前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第2ターミナル(17ba)を構成すると共に、該第2ターミナル(17ba)を介して前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第4ヒートシンク(17b)と、
前記第4ヒートシンク(17b)に接続される負極リード(14)と、
前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)との間に接続される中間端子を構成する中間リード(13)と、
前記第1、第2半導体チップ(11a、11b)、前記第1〜第4ヒートシンク(16a、16b、17a、17b)、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)を樹脂モールドする樹脂モールド部(20)とを備え、
前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)の一方には、前記第2ヒートシンク(17a)もしくは前記第3ヒートシンク(16b)に対して斜めに延設された接続部(17ab、16ba)が当該一方のヒートシンクと一体構造とされて備えられ、該接続部(17ab、16ba)が前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)の他方と接続されていることを特徴とする半導体モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153125A JP5206743B2 (ja) | 2010-07-05 | 2010-07-05 | 半導体モジュールおよびその製造方法 |
US13/173,248 US8497572B2 (en) | 2010-07-05 | 2011-06-30 | Semiconductor module and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010153125A JP5206743B2 (ja) | 2010-07-05 | 2010-07-05 | 半導体モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015453A JP2012015453A (ja) | 2012-01-19 |
JP5206743B2 true JP5206743B2 (ja) | 2013-06-12 |
Family
ID=45601496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010153125A Active JP5206743B2 (ja) | 2010-07-05 | 2010-07-05 | 半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5206743B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5729314B2 (ja) * | 2012-01-17 | 2015-06-03 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2013157398A (ja) * | 2012-01-27 | 2013-08-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5668707B2 (ja) * | 2012-02-07 | 2015-02-12 | トヨタ自動車株式会社 | 半導体モジュール |
JP2013258387A (ja) * | 2012-05-15 | 2013-12-26 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2014045157A (ja) * | 2012-08-29 | 2014-03-13 | Hitachi Automotive Systems Ltd | パワー半導体モジュール |
JP6155676B2 (ja) * | 2013-02-11 | 2017-07-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP5966979B2 (ja) | 2013-03-14 | 2016-08-10 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP6114134B2 (ja) * | 2013-07-29 | 2017-04-12 | トヨタ自動車株式会社 | リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法 |
JP6221542B2 (ja) * | 2013-09-16 | 2017-11-01 | 株式会社デンソー | 半導体装置 |
JP6125984B2 (ja) * | 2013-12-11 | 2017-05-10 | トヨタ自動車株式会社 | 半導体装置 |
JP6228490B2 (ja) | 2014-03-04 | 2017-11-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6354392B2 (ja) * | 2014-07-03 | 2018-07-11 | 株式会社デンソー | 半導体装置 |
JP6647187B2 (ja) * | 2016-11-14 | 2020-02-14 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
JP2018029201A (ja) * | 2017-10-13 | 2018-02-22 | ローム株式会社 | 半導体装置 |
JP2020047725A (ja) * | 2018-09-18 | 2020-03-26 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120970A (ja) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | 半導体モジュールとその製造方法 |
JP4581885B2 (ja) * | 2005-07-22 | 2010-11-17 | 株式会社デンソー | 半導体装置 |
JP2007184525A (ja) * | 2005-12-07 | 2007-07-19 | Mitsubishi Electric Corp | 電子機器装置 |
JP4757815B2 (ja) * | 2007-03-05 | 2011-08-24 | 本田技研工業株式会社 | 電動機の制御装置および車両 |
JP4250191B2 (ja) * | 2007-11-05 | 2009-04-08 | 株式会社ルネサステクノロジ | Dc/dcコンバータ用半導体装置 |
-
2010
- 2010-07-05 JP JP2010153125A patent/JP5206743B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012015453A (ja) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206743B2 (ja) | 半導体モジュールおよびその製造方法 | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
JP5947537B2 (ja) | 半導体装置及びその製造方法 | |
JP4582161B2 (ja) | 電力変換装置 | |
US8129836B2 (en) | Semiconductor device | |
EP2099119B1 (en) | Power converter apparatus | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
US10056309B2 (en) | Electronic device | |
JP6836201B2 (ja) | 電力変換装置 | |
EP2851950A1 (en) | Power semiconductor module | |
US20150028466A1 (en) | Semiconductor device and manufacturing method thereof | |
CN110178304B (zh) | 半导体装置 | |
CN108133927B (zh) | 半导体装置及电力变换装置 | |
CN106133906A (zh) | 半导体装置及其制造方法 | |
JP5793995B2 (ja) | リードフレーム、及び、パワーモジュール | |
JP5092804B2 (ja) | 電力変換装置 | |
JP5152263B2 (ja) | 半導体モジュール | |
JP5092892B2 (ja) | 半導体装置 | |
JP2011258594A (ja) | 半導体モジュールの製造方法 | |
CN110622307B (zh) | 半导体模块以及电力变换装置 | |
CN113614917A (zh) | 功率半导体装置 | |
JP5494590B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2012209598A (ja) | 半導体装置 | |
JP2013128040A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5206743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |