JP2018060966A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018060966A
JP2018060966A JP2016199127A JP2016199127A JP2018060966A JP 2018060966 A JP2018060966 A JP 2018060966A JP 2016199127 A JP2016199127 A JP 2016199127A JP 2016199127 A JP2016199127 A JP 2016199127A JP 2018060966 A JP2018060966 A JP 2018060966A
Authority
JP
Japan
Prior art keywords
chip
lead
semiconductor device
lead frame
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016199127A
Other languages
English (en)
Other versions
JP6645396B2 (ja
JP2018060966A5 (ja
Inventor
敬昌 林
Hiromasa Hayashi
敬昌 林
俊介 戸本
Shunsuke Tomoto
俊介 戸本
勇輔 森
Yusuke Mori
勇輔 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016199127A priority Critical patent/JP6645396B2/ja
Priority to CN201780060940.1A priority patent/CN109791926A/zh
Priority to PCT/JP2017/034829 priority patent/WO2018066420A1/ja
Publication of JP2018060966A publication Critical patent/JP2018060966A/ja
Publication of JP2018060966A5 publication Critical patent/JP2018060966A5/ja
Priority to US16/360,341 priority patent/US10998295B2/en
Application granted granted Critical
Publication of JP6645396B2 publication Critical patent/JP6645396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/146—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45111—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45149—Manganese (Mn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】部品点数が増大するのを抑制する半導体装置を提供する。【解決手段】半導体装置１００は、双方向に電流が流れる電流経路に接続される。半導体装置１００は、第１チップ１０、第２チップ２０、シャント抵抗３０、リードフレーム４０、及び、モールド樹脂６０を備えている。第１チップ１０は、電流経路において一方向に電流が流れるのを制限する第１スイッチング素子１２を有している。第２チップ２０は、電流経路において一方向と反対方向に電流が流れるのを制限する第２スイッチング素子２２を有している。シャント抵抗３０は、一端が第１チップ１０に接続されるとともに、他端が第２チップ２０に接続されて、第１チップ１０と第２チップ２０とを中継することで電流経路の一部を形成している。リードフレーム４０は、第１チップ１０が固定配置された第１リード４２と、第２チップ２０が固定配置された第２リード４４と、を有している。【選択図】図２

Description

本発明は、半導体素子を有する複数のチップと、チップ同士を接続する配線と、を備える半導体装置に関する。
従来、特許文献１に記載のように、双方向スイッチ及び電流検出器を備える３相交流−直流変換装置が知られている。双方向スイッチは、互いに接続された一対のスイッチング素子を有している。双方向スイッチは、両方のスイッチング素子がオフ状態になることで、電流経路に電流が流れるのを制限する。また、電流検出器は、一方のスイッチング素子と接続され、双方向スイッチに流れる電流を検出する。
特開２００３−１９９３５０号公報
ところで、スイッチング素子として縦型の素子を用いる場合等には、双方向スイッチの構成として、２つのスイッチング素子が互いに別のチップに形成された構成を採用することがある。この場合には、チップ同士を接続する配線が必要になる。そのため、複数のチップ及び電流検出器に加えて、チップ同士を接続する配線を設ける必要があり、３相交流−直流変換装置の部品点数が増大する虞がある。
本発明はこのような課題に鑑みてなされたものであり、部品点数が増大するのを抑制する半導体装置を提供することを目的とする。
本発明は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、１つの態様として下記の実施形態における具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本発明の１つは、
双方向に電流が流れる電流経路に接続されるとともに電流経路の一部を形成する半導体装置であって、
オフ状態にされることで電流経路において一方向に電流が流れるのを制限する第１スイッチング素子（１２）を有する第１チップ（１０）と、
オフ状態にされることで電流経路において一方向と反対方向に電流が流れるのを制限する第２スイッチング素子（２２）を有する第２チップ（２０）と、
一端が第１チップに接続されるとともに他端が第２チップに接続されて、第１チップと第２チップとを中継することで電流経路の一部を形成する配線（３０）と、
第１チップが固定配置された第１リード（４２）と、第２チップが固定配置された第２リード（４４）と、を有し、電流経路を形成するリードフレーム（４０）と、
第１チップ、第２チップ、配線、及び、リードフレームを一体的に封止するモールド樹脂（６０）と、を備え、
配線は、電流経路に流れる電流を検出するための抵抗体（３２）を有するシャント抵抗であり、
リードフレームは、配線のうちの抵抗体の両端に接続され、抵抗体による電圧降下を検出するためのセンス端子（１００ｅ，１００ｆ，４６）をさらに有している。
上記構成では、第１チップ及び第２チップが、電流経路に流れる電流を検出するためのシャント抵抗によって接続されている。これによれば、第１チップ及び第２チップを接続する配線とは別にシャント抵抗が設けられている構成に較べて、配線を省略できる。したがって、半導体装置の部品点数が増大するのを抑制できる。
第１実施形態に係る半導体装置の概略構成を示す回路図である。 半導体装置の構造を示す平面図である。 図２のＩＩＩ−ＩＩＩ線に沿う断面図である。 半導体装置の構造を示す側面図である。 半導体装置の構造を示す平面図である。
図面を参照して説明する。なお、複数の実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。リードフレームの厚さ方向をＺ方向、Ｚ方向に直交する特定の方向をＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向と示す。
（第１実施形態）
先ず、図１に基づき、半導体装置１００の回路構成について説明する。
半導体装置１００は、双方向に電流が流れる電流経路に接続されるとともに、電流経路の一部を形成する。半導体装置１００は、例えば、リチウム電池及び鉛電池を備える電源システムや、ＩＳＧ及びリチウム電池を備えるシステムに適用される。なお、ＩＳＧは、Integrated Starter Generatorの略称である。
半導体装置１００は、第１チップ１０と、第２チップ２０と、シャント抵抗３０と、を備えている。半導体装置１００は、半導体モジュールと称することもできる。また、半導体装置１００は、端子として、第１端子１００ａ、第２端子１００ｂ、制御端子１００ｃ，１００ｄ、及び、センス端子１００ｅ，１００ｆを有している。
第１チップ１０は、第１スイッチング素子１２を有している。また、第２チップ２０は、第２スイッチング素子２２を有している。スイッチング素子１２，２２は、電流経路に電流を流すか否かを制御するための素子である。スイッチング素子１２，２２は、縦型の半導体素子である。本実施形態において、スイッチング素子１２，２２は、ＭＯＳＦＥＴである。
第１スイッチング素子１２は、寄生ダイオードを有している。この寄生ダイオードは、カソードが第１スイッチング素子１２のドレインに接続され、アノードが第１スイッチング素子１２のソースに接続されている。第１スイッチング素子１２がオフ状態にされることで、第１スイッチング素子１２に流れる電流の経路は、寄生ダイオードのアノードからカソードへ流れる経路のみに制限される。すなわち、第１スイッチング素子１２は、オフ状態にされることで、電流経路において一方向に電流が流れるのを制限する。
第１スイッチング素子１２のドレインは、第１端子１００ａに接続されている。第１端子１００ａは、外部配線に接続されている。第１スイッチング素子１２のゲートは、制御端子１００ｃに接続されている。第１スイッチング素子１２のソースは、シャント抵抗３０の一端に接続されている。なお、第１チップ１０には、感温ダイオード等の第１スイッチング素子１２以外の素子が形成されていてもよい。
第２スイッチング素子２２は、第１スイッチング素子１２と同様に、寄生ダイオードを有している。この寄生ダイオードは、カソードが第２スイッチング素子２２のドレインに接続され、アノードが第２スイッチング素子２２のソースに接続されている。第２スイッチング素子２２がオフ状態にされることで、第２スイッチング素子２２に流れる電流の経路は、寄生ダイオードのアノードからカソードへ流れる経路のみに制限される。
半導体装置１００の形成する電流経路に対して、第１スイッチング素子１２の寄生ダイオードの電流を流す方向は、第２スイッチング素子２２の寄生ダイオードの電流を流す方向と反対方向である。これにより、第２スイッチング素子２２は、オフ状態にされることで、電流経路において第１スイッチング素子１２が電流を制限する方向と反対方向に電流が流れるのを制限する。
第２スイッチング素子２２のドレインは、第２端子１００ｂに接続されている。第２端子１００ｂは、外部配線に接続されている。第２スイッチング素子２２のゲートは、制御端子１００ｄに接続されている。第２スイッチング素子２２のソースは、シャント抵抗３０の第１スイッチング素子１２と接続された一端と反対の他端に接続されている。なお、第２チップ２０には、感温ダイオード等の第２スイッチング素子２２以外の素子が形成されていてもよい。
シャント抵抗３０は、第１スイッチング素子１２及び第２スイッチング素子２２を電気的に中継し、電流経路の一部を形成している。シャント抵抗３０は、特許請求の範囲に記載の配線に相当する。
シャント抵抗３０は、電流経路に流れる電流を検出するための抵抗体３２を有している。第１スイッチング素子１２のソースとシャント抵抗３０との接続点は、センス端子１００ｅに接続されている。また、第２スイッチング素子２２のソースとシャント抵抗３０との接続点は、センス端子１００ｆに接続されている。
抵抗体３２は、第１スイッチング素子１２及びシャント抵抗３０の接続点と、第２スイッチング素子２２及びシャント抵抗３０の接続点と、の間に配置されている。よって、抵抗体３２は、一端がセンス端子１００ｅに接続され、他端がセンス端子１００ｆに接続されている。換言すると、抵抗体３２の両端は、センス端子１００ｅ，１００ｆに接続されている。
センス端子１００ｅ，１００ｆは、電流経路に流れる電流を検出する図示しない電流検出部と接続される。センス端子１００ｅ，１００ｆは、電流検出部に対して抵抗体３２の両端電圧を出力する。これにより、電圧検出部は、抵抗体３２の電圧降下を検出し、ひいては電流経路に流れる電流の値を検出できる。
制御端子１００ｃ，１００ｄは、スイッチング素子１２，２２のオンオフ状態を制御する制御部と接続される。制御部は、制御端子１００ｃ，１００ｄに制御信号を出力することで、スイッチング素子１２，２２のオンオフ状態を制御する。
これにより、制御部は、電流経路に電流が流れるか否かを決定する。詳述すると、制御部は、スイッチング素子１２，２２の両方をオン状態にすることで、電流経路に対して双方向に電流が流れるのを可能にする。また、制御部は、スイッチング素子１２，２２の両方をオフ状態にすることで、電流経路において双方向に電流が流れないようにする。詳述すると、各スイッチング素子１２，２２の寄生ダイオードの電流を制限する方向が互いに逆方向とされているため、スイッチング素子１２，２２の両方をオフ状態にすると、電流経路では両方の方向に対して電流が流れることが制限される。換言すると、制御部は、スイッチング素子１２，２２の両方をオフ状態にすることで、電流の方向に関係なく電流経路に電流が流れないようにする。
次に、図２〜図５に基づき、半導体装置１００の構造について説明する。
図２に示すように、ＸＹ平面においてチップ１０，２０は、各辺がＸ方向又はＹ方向に沿う矩形状をなしている。図３に示すように、チップ１０，２０は、厚さ方向がＺ方向に沿う平板形状をなしている。
第１チップ１０は、Ｚ方向と直交する平面とされた表面１０ａと裏面１０ｂとを有している。表面１０ａには、第１スイッチング素子１２のソース電極及びゲート電極が形成されている。裏面１０ｂには、第１スイッチング素子１２のドレイン電極が形成されている。
第２チップ２０は、第１チップ１０とほぼ等しい形状とされている。２つのチップ１０，２０は、Ｘ方向に並んでいる。第２チップ２０は、Ｚ方向と直交する平面とされた表面２０ａと裏面２０ｂとを有している。表面２０ａには、第２スイッチング素子２２のソース電極及びゲート電極が形成されている。裏面２０ｂには、第２スイッチング素子２２のドレイン電極が形成されている。
第２チップ２０は、Ｚ方向において第１チップ１０と等しい位置に配置されている。詳述すると、Ｚ方向において、表面２０ａの位置が表面１０ａの位置と等しく、且つ、裏面２０ｂの位置が裏面１０ｂの位置と等しくされている。また、第２チップ２０は、Ｙ方向において第１チップ１０と等しい位置に配置されている。
シャント抵抗３０は、一端が第１チップ１０と電気的及び機械的に接続されるとともに、他端が第２チップ２０と電気的及び機械的に接続されている。これにより、シャント抵抗３０は、第１チップ１０と第２チップ２０とを繋ぐ配線として機能している。シャント抵抗３０は、ＸＹ平面においてＸ方向に延びて形成されている。シャント抵抗３０は、第１チップ１０に対して表面１０ａ側に配置されるとともに、第２チップ２０に対して表面２０ａ側に配置されている。
シャント抵抗３０において抵抗体３２は、抵抗体３２以外の部分に較べて抵抗率が大きくされている。抵抗体３２は、例えば、ＣｕＭｎＳｎやＣｕＭｎＮｉを主成分として形成されている。シャント抵抗３０の抵抗体３２以外の部分は、例えば、銅を主成分として形成されている。シャント抵抗３０は、図３に示すように、チップ１０，２０に固定された固定部３４ａ，３４ｂと、抵抗体３２を含む中央部３６と、固定部３４ａ，３４ｂ及び中央部３６を連結する連結部３８ａ，３８ｂと、を有している。
固定部３４ａは、シャント抵抗３０の一端を形成している。固定部３４ａは、表面１０ａのソース電極にはんだ付けされている。固定部３４ｂは、シャント抵抗３０の固定部３４ａと反対の他端を形成している。固定部３４ｂは、裏面１０ｂのソース電極にはんだ付けされている。なお、表面１０ａ，２０ａに形成された電極には、はんだ付けができるように、めっき処理が施されている。固定部３４ａ，３４ｂは、厚さ方向がＺ方向に沿う平板形状をなしている。ＸＹ平面において固定部３４ａ，３４ｂは、各辺がＸ方向又はＹ方向に沿う矩形状をなしている。
固定部３４ａは、第１チップ１０に較べて、Ｘ方向の幅及びＹ方向の幅が短くされている。同様に、固定部３４ｂは、第２チップ２０に較べて、Ｘ方向の幅及びＹ方向の幅が短くされている。また、Ｚ方向の投影視において、固定部３４ａの全体が、第１チップ１０の一部と重なっている。同様に、Ｚ方向の投影視において、固定部３４ｂの全体が、第２チップ２０の一部と重なっている。
中央部３６は、Ｘ方向において、固定部３４ａ，３４ｂの間に配置されている。すなわち、中央部３６は、Ｘ方向において、チップ１０，２０の間に配置されている。Ｚ方向の投影視において中央部３６は、チップ１０，２０と重なっていない。また、中央部３６は、Ｚ方向において、チップ１０，２０に対して表面１０ａ，２０ａ側であって、表面１０ａ，２０ａから離れた位置に配置されている。すなわち、中央部３６は、Ｚ方向において固定部３４ａ，３４ｂから離れた位置に配置されている。
中央部３６は、厚さ方向がＺ方向に沿う平板形状をなしている。ＸＹ平面において中央部３６は、各辺がＸ方向又はＹ方向に沿う略矩形状をなしている。中央部３６のＹ方向における幅は、固定部３４ａ，３４ｂのＹ方向における幅よりも長くされている。中央部３６は、Ｙ方向の幅がチップ１０，２０とほぼ等しくされ、且つ、Ｙ方向においてチップ１０，２０とほぼ等しい位置に配置されている。抵抗体３２は、中央部３６のＸ方向における中心に形成されるとともに、中央部３６のＹ方向における一端から他端までＹ方向に延びて形成されている。
連結部３８ａは、Ｘ方向における固定部３４ａと中央部３６との間に配置されて、固定部３４ａと中央部３６とを連結している。連結部３８ｂは、Ｘ方向における固定部３４ｂと中央部３６との間に配置されて、固定部３４ｂと中央部３６とを連結している。以上によれば、Ｘ方向において、固定部３４ａ、連結部３８ａ、中央部３６、連結部３８ｂ、及び、固定部３４ｂの順に並んでいる。
連結部３８ａ，３８ｂは、ＸＹ平面において矩形状をなしている。連結部３８ａ，３８ｂは、Ｙ方向の幅が固定部３４ａ，３４ｂと等しくされ、且つ、Ｙ方向において固定部３４ａ，３４ｂと等しい位置に配置されている。ＺＸ平面において連結部３８ａ，３８ｂは、Ｚ方向及びＸ方向に対して所定角度を有して直線状に延びている。Ｚ方向の投影視において、連結部３８ａの一部は、第１チップ１０の一部と重なっている。同様に、Ｚ方向の投影視において、連結部３８ｂの一部は、第２チップ２０の一部と重なっている。
半導体装置１００は、第１チップ１０、第２チップ２０、及び、シャント抵抗３０に加えて、リードフレーム４０、ボンディングワイヤ５０、モールド樹脂６０、絶縁シート７０、ヒートシンク８０、及び、ねじ９０をさらに備えている。なお、図２では、ねじ９０を省略して図示している。また、図５では、絶縁シート７０、ヒートシンク８０、及び、ねじ９０を省略して図示している。
リードフレーム４０は、チップ１０，２０を固定しつつ、電流経路を形成するものである。リードフレーム４０は、金属材料を用いて形成されている。リードフレーム４０は、第１リード４２、第２リード４４、及び、複数のピン４６を備えている。
第１リード４２には、第１チップ１０が固定配置されるとともに、外部配線が接続される。第１リード４２は、半導体装置１００の第１端子１００ａに相当し、電流経路を形成する。第１リード４２は、金属板が屈曲された形成をなしている。詳述すると、第１リード４２は、厚さ方向がＺ方向に沿う平板部４２ａと、厚さ方向がＹ方向に沿う平板部４２ｂと、を有している。
平板部４２ａは、第１チップ１０が固定される部分である。平板部４２ａは、表面４２ｃと、Ｚ方向において表面４２ｃと反対の裏面４２ｄと、を有している。表面４２ｃ及び裏面４２ｄは、Ｚ方向と直交する平面である。表面４２ｃには、第１チップ１０が配置されている。表面４２ｃが裏面１０ｂとはんだ付けされることで、第１リード４２が第１チップ１０と機械的及び電気的に接続されている。これにより、第１リード４２は、第１スイッチング素子１２のドレイン電極と接続されている。Ｚ方向の投影視において平板部４２ａは、第１チップ１０、固定部３４ａ、連結部３８ａ、及び、中央部３６の一部と重なっている。
平板部４２ｂは、外部配線と接続される部分である。平板部４２ｂは、平板部４２ａのＹ方向における一端に連結されている。平板部４２ｂは、平板部４２ａから、Ｚ方向のうちの第１チップ１０側に屈曲している。
第２リード４４には、第２チップ２０が固定配置されるとともに、外部配線が接続される。第２リード４４は、半導体装置１００の第２端子１００ｂに相当し、電流経路を形成する。
第２リード４４は、Ｘ方向と直交する対称面Ｓを基準に、第１リード４２と対称的な形状をなしている。すなわち、第２リード４４は、第１リード４２に対して面対称な形状をなしている。よって、図２及び図４に示すように、第２リード４４は、金属板が屈曲された形成をなしている。図２及び図３では、対称面Ｓを二点鎖線で示している。
対称面Ｓは、Ｘ方向におけるシャント抵抗３０の中心を通っている。シャント抵抗３０は、対称面Ｓを基準に、対称的な形状をなしている。また、第１チップ１０は、対称面Ｓを基準に、第２チップ２０と対称的な位置に配置されている。
第２リード４４は、厚さ方向がＺ方向に沿う平板部４４ａと、厚さ方向がＹ方向に沿う平板部４４ｂと、を有している。平板部４４ａは、表面４４ｃと、Ｚ方向において表面４２ｃと反対の裏面４４ｄと、を有している。表面４４ｃ及び裏面４２ｄは、Ｚ方向と直交する平面である。表面４４ｃには、第２チップ２０が配置されている。表面４４ｃが裏面１０ｂとはんだ付けされることで、第２リード４４が第２チップ２０と機械的及び電気的に接続されている。これにより、第２リード４４は、第２スイッチング素子２２のドレイン電極と接続されている。
第２リード４４は、Ｚ方向において第１リード４２と等しい位置に配置されている。詳述すると、Ｚ方向において、表面４４ｃの位置が表面４２ｃの位置と等しく、且つ、裏面４４ｄの位置が裏面４２ｄの位置と等しくされている。これにより、Ｚ方向におけるチップ１０，２０同士の位置が等しくされている。Ｚ方向の投影視において平板部４４ａは、第２チップ２０、固定部３４ｂ、連結部３８ｂ、及び、中央部３６の一部と重なっている。平板部４４ｂは、平板部４４ａのＹ方向における一端に連結されている。平板部４４ｂは、平板部４４ａから、Ｚ方向のうちの第２チップ２０側に屈曲している。
平板部４２ａ及び平板部４２ｂには、ねじ９０が通るための穴４０ａが形成されている。穴４０ａは、ＸＹ平面において、略真円形状をなしている。穴４０ａは、Ｘ方向における平板部４２ａ及び平板部４４ａの間の領域によって形成されている。平板部４２ａは、平板部４４ａと対向する側面がＸ方向において半円状に凹んでいる。同様に、平板部４４ｂは、平板部４２ａと対向する側面がＸ方向において半円状に凹んでいる。平板部４２ａ，４４ａの側面における凹みによって、穴４０ａが形成されている。
Ｚ方向の投影視において、穴４０ａは、第１チップ１０、第２チップ２０、及び、シャント抵抗３０と重ならない位置に形成されている。本実施形態では、Ｚ方向の投影視において穴４０ａが、中央部３６に対してＹ方向の一方側に形成されている。
以下、ＸＹ平面における穴４０ａの中心を、中心Ｃと示す。リード４２、４４の面対称の基準である対称面Ｓは、中心Ｃを通る。換言すると、Ｘ方向において、対称面Ｓの位置は、中心Ｃの位置と等しくされている。本実施形態では、ＸＹ平面において、第１チップ１０に対する穴４０ａの中心Ｃとの最短距離が、第２チップ２０に対する中心Ｃとの最短距離と等しくされている。
リード４２，４４には、Ｚ方向に貫通する貫通穴４２ｅ，４４ｅが形成されている。貫通穴４２ｅ，４４ｅ内にモールド樹脂６０が配置されることで、リードフレーム４０及びモールド樹脂６０の接続強度が向上する。また、表面４２ｃ，４４ｃの穴４０ａの周縁及び貫通穴４２ｅ，４４ｅの開口付近には、溝が形成されている。この溝にモールド樹脂６０が配置されることで、リードフレーム４０及びモールド樹脂６０の接続強度が向上する。また、リード４２，４４は、Ｘ方向の両端面から突出する突起４２ｆ，４４ｆを有している。この突起４２ｆ，４４ｆによるアンカー効果により、リードフレーム４０及びモールド樹脂６０の接続強度が向上する。
ピン４６は、一端がボンディングワイヤ５０を介して第１チップ１０、第２チップ２０、又は、シャント抵抗３０に接続され、他端が外部配線と接続される。本実施形態においてリードフレーム４０は、９つのピン４６を有している。なお、ピン４６の数は９つに限定されない。
ピン４６は、第１リード４２のＹ方向における平板部４２ｂと反対側、第２リード４４のＹ方向における平板部４４ｂと反対側、及び、中央部３６のＹ方向における穴４０ａと反対側に、配置されている。９つのピン４６は、Ｘ方向に並んでいる。
ピン４６は、屈曲した棒状をなしており、Ｙ方向に延びる柱部４６ａと、Ｚ方向に延びる柱部４６ｂと、を有している。柱部４６ａにおける一端は、ボンディングワイヤ５０に接続されている。柱部４６ａは、ボンディングワイヤ５０と接続された一端と反対の他端が柱部４６ｂと連結されている。柱部４６ｂは、Ｚ方向のうちの平板部４２ｂが平板部４２ａから延びる方向と等しい方向に、柱部４６ａから延びている。柱部４６ｂは、外部配線と接続される。
３つのピン４６は、ボンディングワイヤ５０を介して電気的及び機械的に第１チップ１０と接続されている。ピン４６と第１チップ１０とを電気的に中継するボンディングワイヤ５０は、一端が柱部４６ａに接続され、他端が第１チップ１０の表面１０ａに形成された電極に接続されている。
第１チップ１０と接続された３つのピン４６のうちの１つは、制御端子１００ｃに相当し、第１スイッチング素子１２のゲートと接続されている。制御端子１００ｃに相当するピン４６は、柱部４６ｂによって、第１スイッチング素子１２のオンオフ状態を制御する制御部と接続される。制御部は、ピン４６及びボンディングワイヤ５０を介して第１スイッチング素子１２のゲートに制御信号を送信する。第１チップ１０と接続された３つのピン４６のうちの残り２つのピン４６は、第１チップ１０に形成された第１スイッチング素子１２以外の素子等と接続されている。
４つのピン４６は、ボンディングワイヤ５０を介して電気的及び機械的に第２チップ２０と接続されている。ピン４６と第２チップ２０とを電気的に中継するボンディングワイヤ５０は、一端が柱部４６ａに接続され、他端が第２チップ２０の表面２０ａに形成された電極に接続されている。
第２チップ２０と接続された４つのピン４６のうちの１つは、制御端子１００ｄに相当し、第２スイッチング素子２２のゲートと接続されている。制御端子１００ｄに相当するピン４６は、柱部４６ｂによって、制御部と接続される。制御部は、ピン４６及びボンディングワイヤ５０を介して第２スイッチング素子２２のゲートに制御信号を送信する。第２チップ２０と接続された４つのピン４６のうちの残り３つのピン４６は、第２チップ２０に形成された第２スイッチング素子２２以外の素子等と接続されている。
２つピン４６は、センス端子１００ｅ，１００ｆに相当し、ボンディングワイヤ５０を介して電気的及び機械的にシャント抵抗３０と接続されている。この２つのピン４６のうちの一方はボンディングワイヤ５０を介して抵抗体３２の一端側に接続され、他方はボンディングワイヤ５０を介して抵抗体３２の他端側に接続されている。なお、シャント抵抗３０と接続されるボンディングワイヤ５０は、中央部３６のうちの抵抗体３２以外の部分であって、中央部３６に近い部分に接続されている。
センス端子１００ｅ，１００ｆに相当するピン４６は、柱部４６ｂによって、電流検出部と接続される。電流検出部は、ボンディングワイヤ５０及びピン４６を介して、抵抗体３２の両端電圧を検出する。
なお、リード４２、４４とチップ１０，２０とを接続するはんだ、及び、チップ１０，２０とシャント抵抗３０とを接続するはんだとしては、加熱後にフレックス残渣が残らないはんだを採用している。これによれば、フラックス残渣によってボンディングワイヤ５０の接続が阻害されるのを抑制できる。
モールド樹脂６０は、第１チップ１０、第２チップ２０、シャント抵抗３０、及び、リードフレーム４０を一体的に封止している。これにより、モールド樹脂６０は、第１チップ１０、第２チップ２０、シャント抵抗３０、及び、リードフレーム４０を保持している。
モールド樹脂６０は、Ｚ方向と直交する一面６０ａと、Ｚ方向において一面６０ａと反対の底面６０ｂとを有している。一面６０ａは、Ｚ方向において、シャント抵抗３０に対してチップ１０，２０と反対側で、シャント抵抗３０と離れた位置にある。なおモールド樹脂６０は、対称面Ｓを基準に対称的な形状とされている。
底面６０ｂは、Ｚ方向において、裏面４２ｄ，４４ｄと等しい位置、又は、裏面４２ｄ，４４ｄよりも僅かに一面６０ａから離れた位置にある。これにより、図３及び図５に示すように、裏面４２ｄ，４４ｄは、モールド樹脂６０から露出している。図５では、裏面４２ｄ，４４ｄの形状を明確にするために、裏面４２ｄ，４４ｄにハッチングを施している。
第１リード４２は、平板部４２ａの一部、及び、平板部４２ｂの全体がモールド樹脂６０から露出している。これにより、平板部４２ｂは、外部配線と接続可能となる。第２リード４４は、平板部４４ａの一部、及び、平板部４４ｂの全体がモールド樹脂６０から露出している。これにより、平板部４４ｂは、外部配線と接続可能となる。ピン４６は、柱部４６ａの一部、及び、柱部４６ｂの全体がモールド樹脂６０から露出している。これにより、柱部４６ｂは、外部配線と接続可能となる。
モールド樹脂６０には、ねじ９０が通るための貫通穴６０ｃが形成されている。この貫通穴６０ｃは、モールド樹脂６０をＺ方向に貫通している。ＸＹ平面において、貫通穴６０ｃの直径は、穴４０ａの直径よりも小さくされている。
絶縁シート７０は、電気絶縁材料を用いて形成されている。絶縁シート７０は、リードフレーム４０とヒートシンク８０との間に介在し、リードフレーム４０とヒートシンク８０とを電気的に絶縁する。絶縁シート７０は、厚さ方向がＺ方向に沿う平板形状をなしている。絶縁シート７０は、裏面４２ｄ、裏面４４ｄ、及び、底面６０ｂに接触配置されている。なお絶縁シート７０は、対称面Ｓを基準に対称的な形状とされている。
絶縁シート７０には、ねじ９０が通る貫通穴が形成されている。絶縁シート７０の貫通穴は、Ｚ方向に延びて、モールド樹脂６０の貫通穴６０ｃと連通している。絶縁シート７０のリードフレーム４０及びモールド樹脂６０と反対側には、ヒートシンク８０が配置されている。
ヒートシンク８０は、チップ１０，２０の熱を外部に放熱するものである。ヒートシンク８０は、金属材料を用いて形成されている。ヒートシンク８０は、各辺がＸ方向、Ｙ方向、又は、Ｚ方向に沿う立方体形状をなしている。ヒートシンク８０は、絶縁シート７０との接触面８０ａを有している。接触面８０ａは、Ｚ方向と直交する平面である。チップ１０，２０の熱は、リード４２，４４及び絶縁シート７０を介してヒートシンク８０に伝達され、ヒートシンク８０から外部に放熱される。
ヒートシンク８０には、ねじ９０と締結されるねじ穴が形成されている。ヒートシンク８０のねじ穴は、接触面８０ａからＺ方向に所定深さを有して形成されている。ヒートシンク８０のねじ穴は、モールド樹脂６０の貫通穴６０ｃ、及び、絶縁シート７０の貫通穴と連通している。なおヒートシンク８０は、対称面Ｓを基準に対称的な形状とされている。
ねじ９０は、モールド樹脂６０、絶縁シート７０、ヒートシンク８０を互いに固定するものである。ねじ９０は、モールド樹脂６０の貫通穴６０ｃ及び絶縁シート７０の貫通穴を通って、ヒートシンク８０のねじ穴に締結されている。ねじ９０の頭部は、座金９２を介してモールド樹脂６０の一面６０ａに配置されている。
ねじ９０は、リードフレーム４０及びモールド樹脂６０を絶縁シート７０及びヒートシンク８０側に押し付けている。これにより、リードフレーム４０及びモールド樹脂６０と、絶縁シート７０と、の間には、隙間が形成されていない。また、絶縁シート７０と、ヒートシンク８０と、の間にも、隙間が形成されていない。
次に、上記した半導体装置１００の効果について説明する。
本実施形態では、チップ１０，２０同士が、電流経路に流れる電流を検出するためのシャント抵抗３０によって接続されている。これによれば、チップ１０，２０同士を接続する配線とは別にシャント抵抗３０が設けられている構成に較べて、配線を省略できる。したがって、半導体装置１００の部品点数が増大するのを抑制できる。
本実施形態では、リード４２，４４の裏面４２ｄ，４４ｄがモールド樹脂６０から露出している。これによれば、裏面４２ｄ，４４ｄがモールド樹脂６０に覆われた構成に較べて、チップ１０，２０の熱が裏面４２ｄ，４４ｄから放熱され易い。したがって、チップ１０，２０が高温になるのを効果的に抑制できる。
本実施形態においてリード４２，４４は、チップ１０，２０の並び方向と直交する対称面Ｓを基準に、互いに対称的な形状をなしている。すなわち、第１チップ１０の放熱経路である第１リード４２の形状が、第２チップ２０の放熱経路である第２リード４４と対称的な形状とされている。これによれば、第１チップ１０から第１リード４２への放熱量が、第２チップ２０から第２リード４４への放熱量と近くできる。したがって、チップ１０，２０のうちの一方が他方に較べて高温になるのを抑制できる。
本実施形態では、絶縁シート７０がリードフレーム４０及びヒートシンク８０を電気的に絶縁しつつ、ヒートシンク８０がチップ１０，２０の熱を放熱している。これによれば、半導体装置１００が絶縁シート７０及びヒートシンク８０を備えない構成に較べて、チップ１０，２０が高温になるのを効果的に抑制できる。
ところで、リードフレーム４０、絶縁シート７０、及び、ヒートシンク８０が接着材を介して互いに固定された構成としてもよい。この場合には、チップ１０，２０の熱は、伝熱経路として接着材を通る。これに対して本実施形態において、リードフレーム４０、絶縁シート７０、及び、ヒートシンク８０は、互いにねじ締結されている。これによれば、チップ１０，２０の熱は、リード４２，４４から絶縁シート７０へ直接伝達されるとともに、絶縁シート７０からヒートシンク８０へ直接伝達される。したがって、チップ１０，２０の熱がヒートシンク８０へ伝達され易く、チップ１０，２０が高温になるのを効果的に抑制できる。
リード４２，４４がねじ９０によってヒートシンク８０側へ押し付けられているため、リード４２，４４のうちのねじ９０が通る穴４０ａに近い部分ほどヒートシンク８０へ伝熱し易い。これに対し本実施形態では、ＸＹ平面においてチップ１０，２０の穴４０ａの中心Ｃに対する最短距離が、互いに等しくされている。これにより、第１チップ１０から第１リード４２への放熱量を、第２チップ２０から第２リード４４への放熱量と近くできる。したがって、チップ１０，２０のうちの一方が高温となるのを効果的に抑制できる。
本実施形態において、リード４２，４４同士の面対称の基準となる対称面Ｓは、穴４０ａの中心Ｃを通っている。これによれば、第１リード４２のうちのヒートシンク８０へ特に放熱し易い部分の形状が、第２リード４４のうちのヒートシンク８０へ特に放熱し易い部分と対称的な形状とされる。したがって、チップ１０，２０からリード４２，４４への放熱量を互いに近くでき、チップ１０，２０のうちの一方が他方に較べて高温となるのを効果的に抑制できる。
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、半導体装置１００が絶縁シート７０及びヒートシンク８０を備える例を示したが、これに限定するものではない。半導体装置１００が絶縁シート７０及びヒートシンク８０を備えない例を採用することもできる。例えば、モールド樹脂６０から露出するリード４２，４４の裏面４２ｄ、４４ｄは、半導体装置１００の周囲の空気と接触していてもよい。
上記実施形態では、スイッチング素子１２，２２がＭＯＳＦＥＴである例を示したが、これに限定するものではない。例えば、スイッチング素子１２，２２としてバイポーラトランジスタやＩＧＢＴを採用することもできる。また、スイッチング素子１２，２２は、互いに異なる素子であってもよい。
１０…第１チップ、１０ａ…表面、１０ｂ…裏面、１２…第１スイッチング素子、２０…第２チップ、２０ａ…表面、２０ｂ…裏面、２２…第２スイッチング素子、３０…シャント抵抗、３２…抵抗体、３４ａ…固定部、３４ｂ…固定部、３６…中央部、３８ａ…連結部、３８ｂ…連結部、４０…リードフレーム、４０ａ…穴、４２…第１リード、４２ａ…平板部、４２ｂ…平板部、４２ｃ…表面、４２ｄ…裏面、４４…第２リード、４４ａ…平板部、４４ｂ…平板部、４４ｃ…表面、４４ｄ…裏面、４６…ピン、５０…ボンディングワイヤ、６０…モールド樹脂、６０ｃ…貫通穴、７０…絶縁シート、８０…ヒートシンク、９０…ねじ、１００…半導体装置、１００ａ…第１端子、１００ｂ…第２端子、１００ｃ…制御端子、１００ｄ…制御端子、１００ｅ…センス端子、１００ｆ…センス端子

Claims (7)

  1. 双方向に電流が流れる電流経路に接続されるとともに前記電流経路の一部を形成する半導体装置であって、
    オフ状態にされることで前記電流経路において一方向に電流が流れるのを制限する第１スイッチング素子（１２）を有する第１チップ（１０）と、
    オフ状態にされることで前記電流経路において前記一方向と反対方向に電流が流れるのを制限する第２スイッチング素子（２２）を有する第２チップ（２０）と、
    一端が前記第１チップに接続されるとともに他端が前記第２チップに接続されて、前記第１チップと前記第２チップとを中継することで前記電流経路の一部を形成する配線（３０）と、
    前記第１チップが固定配置された第１リード（４２）と、前記第２チップが固定配置された第２リード（４４）と、を有し、前記電流経路を形成するリードフレーム（４０）と、
    前記第１チップ、前記第２チップ、前記配線、及び、前記リードフレームを一体的に封止するモールド樹脂（６０）と、を備え、
    前記配線は、前記電流経路に流れる電流を検出するための抵抗体（３２）を有するシャント抵抗であり、
    前記リードフレームは、前記配線のうちの前記抵抗体の両端に接続され、前記抵抗体による電圧降下を検出するためのセンス端子（１００ｅ，１００ｆ，４６）をさらに有している半導体装置。
  2. 前記第１リードの前記第１チップと反対の面（４２ｄ）、及び、前記第２リードの前記第２チップと反対の面（４４ｄ）は、前記モールド樹脂から露出している請求項１に記載の半導体装置。
  3. 前記第１リード及び前記第２リードは、前記第１チップと前記第２チップの並び方向と直交する対称面（Ｓ）を基準に、互いに対称的な形状をなしている請求項１又は請求項２に記載の半導体装置。
  4. 前記リードフレームに対して前記第１チップ及び前記第２チップと反対側に配置され、前記第１チップ及び前記第２チップの熱を放熱するヒートシンク（８０）と、
    前記リードフレームと前記ヒートシンクとの間に介在し、前記リードフレーム及び前記ヒートシンクを電気的に絶縁する絶縁シート（７０）と、をさらに備える請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記リードフレーム、前記絶縁シート、及び、前記ヒートシンクは、互いにねじ締結されている請求項４に記載の半導体装置。
  6. 前記リードフレームには、ねじ締結されるための穴（４０ａ）が厚さ方向に形成され、
    前記厚さ方向と直交する平面において、前記第１チップ及び前記第２チップは、前記穴の中心（Ｃ）に対する最短距離が互いに等しくされている請求項５に記載の半導体装置。
  7. 前記リードフレームには、ねじ締結されるための穴（４０ａ）が厚さ方向に形成され、
    前記第１リード及び前記第２リードは、前記穴の中心（Ｃ）を通るとともに前記厚さ方向に沿う対称面（Ｓ）を基準に、互いに対称的な形状をなしている請求項５又は請求項６に記載の半導体装置。
JP2016199127A 2016-10-07 2016-10-07 半導体装置 Active JP6645396B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016199127A JP6645396B2 (ja) 2016-10-07 2016-10-07 半導体装置
CN201780060940.1A CN109791926A (zh) 2016-10-07 2017-09-27 半导体装置
PCT/JP2017/034829 WO2018066420A1 (ja) 2016-10-07 2017-09-27 半導体装置
US16/360,341 US10998295B2 (en) 2016-10-07 2019-03-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016199127A JP6645396B2 (ja) 2016-10-07 2016-10-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2018060966A true JP2018060966A (ja) 2018-04-12
JP2018060966A5 JP2018060966A5 (ja) 2018-12-20
JP6645396B2 JP6645396B2 (ja) 2020-02-14

Family

ID=61831648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016199127A Active JP6645396B2 (ja) 2016-10-07 2016-10-07 半導体装置

Country Status (4)

Country Link
US (1) US10998295B2 (ja)
JP (1) JP6645396B2 (ja)
CN (1) CN109791926A (ja)
WO (1) WO2018066420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911375A (zh) * 2018-09-18 2020-03-24 丰田自动车株式会社 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
DE102018207308B4 (de) * 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
JP7479759B2 (ja) * 2020-06-02 2024-05-09 三菱電機株式会社 半導体装置の製造方法、および、半導体装置
US11555832B2 (en) * 2021-03-02 2023-01-17 Allegro Microsystems, Llc Integrated shunt and magnetic field current sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
JP2011254387A (ja) * 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2013179744A (ja) * 2012-02-28 2013-09-09 Denso Corp 半導体モジュール
US20150115313A1 (en) * 2013-10-31 2015-04-30 Infineon Technologies Austria Ag Semiconductor Device Package
JP2016053521A (ja) * 2014-09-03 2016-04-14 株式会社デンソー シャント抵抗器
WO2016075985A1 (ja) * 2014-11-13 2016-05-19 株式会社村田製作所 パワー半導体のパッケージ素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003199350A (ja) 2001-12-27 2003-07-11 Sanken Electric Co Ltd ３相交流‐直流変換装置
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP5592073B2 (ja) 2009-02-09 2014-09-17 富士電機株式会社 双方向スイッチの電流検出回路
EP3087652A4 (en) * 2013-12-27 2017-09-20 Intel Corporation Power delivery system for an electronic device
JP6384112B2 (ja) * 2014-04-25 2018-09-05 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
US9979187B2 (en) * 2015-11-12 2018-05-22 Infineon Technologies Austria Ag Power device with overvoltage arrester

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
JP2011254387A (ja) * 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2013179744A (ja) * 2012-02-28 2013-09-09 Denso Corp 半導体モジュール
US20150115313A1 (en) * 2013-10-31 2015-04-30 Infineon Technologies Austria Ag Semiconductor Device Package
JP2016053521A (ja) * 2014-09-03 2016-04-14 株式会社デンソー シャント抵抗器
WO2016075985A1 (ja) * 2014-11-13 2016-05-19 株式会社村田製作所 パワー半導体のパッケージ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911375A (zh) * 2018-09-18 2020-03-24 丰田自动车株式会社 半导体装置
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
CN109791926A (zh) 2019-05-21
US10998295B2 (en) 2021-05-04
WO2018066420A1 (ja) 2018-04-12
US20190221549A1 (en) 2019-07-18
JP6645396B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
JP6645396B2 (ja) 半導体装置
US10861756B2 (en) Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
US7247929B2 (en) Molded semiconductor device with heat conducting members
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
JP4985810B2 (ja) 半導体装置
JP2007035670A (ja) 半導体装置
JPH07240497A (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
US11456244B2 (en) Semiconductor device
JP6727428B2 (ja) 半導体装置
JP5652346B2 (ja) パワー半導体モジュール
JP2021015857A (ja) 半導体装置及び電子装置
US11177190B2 (en) Semiconductor device
JP4985809B2 (ja) 半導体装置
US11315850B2 (en) Semiconductor device
CN107492531B (zh) 半导体装置
JP2019161967A (ja) 電力変換装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2011199148A (ja) 半導体装置
US10109603B2 (en) Semiconductor device
CN110771027A (zh) 功率半导体装置及使用该装置的电力转换装置
JP2013201325A (ja) 回路装置
JP7481343B2 (ja) 半導体装置
JP2008042091A (ja) 半導体装置
WO2020153190A1 (ja) 半導体モジュールおよびａｃ／ｄｃコンバータユニット
JP2017069352A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R151 Written notification of patent or utility model registration

Ref document number: 6645396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250