JP7479759B2 - 半導体装置の製造方法、および、半導体装置 - Google Patents

半導体装置の製造方法、および、半導体装置 Download PDF

Info

Publication number
JP7479759B2
JP7479759B2 JP2020095910A JP2020095910A JP7479759B2 JP 7479759 B2 JP7479759 B2 JP 7479759B2 JP 2020095910 A JP2020095910 A JP 2020095910A JP 2020095910 A JP2020095910 A JP 2020095910A JP 7479759 B2 JP7479759 B2 JP 7479759B2
Authority
JP
Japan
Prior art keywords
terminals
terminal
lead
semiconductor device
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020095910A
Other languages
English (en)
Other versions
JP2021190607A (ja
Inventor
脩平 横山
祥吾 柴田
宏之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020095910A priority Critical patent/JP7479759B2/ja
Priority to US17/182,419 priority patent/US11894291B2/en
Priority to DE102021110270.7A priority patent/DE102021110270A1/de
Priority to CN202110590681.1A priority patent/CN113764287A/zh
Publication of JP2021190607A publication Critical patent/JP2021190607A/ja
Application granted granted Critical
Publication of JP7479759B2 publication Critical patent/JP7479759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本願明細書に開示される技術は、半導体装置の製造方法、および、半導体装置に関するものである。
たとえば、特許文献１に開示されている半導体装置では、半導体素子に接続された複数のリード端子が外部へ導出され、互いに離間して配置されている。
特開平１０－１８９８５９号公報
特に大電力用途で半導体装置を使用する場合、空間距離および沿面距離を確保するためにリード端子間の距離（端子ピッチ）を長くする必要がある。一方で、リード端子を加工する過程において、リード端子の曲げられた箇所（曲げ部）が膨らみ、リード端子間の距離を短くしてしまう場合がある。
上記を考慮して端子ピッチを大きくすると、半導体装置が余分に大型化するという問題がある。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、端子間の空間距離および沿面距離を確保しつつ、半導体装置が大型化することを抑制するための技術である。
本願明細書に開示される技術の第１の態様は、半導体装置の製造方法に関連し、少なくとも１つの半導体素子を設け、前記半導体素子に、複数の第１の端子と、前記第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つの第２の端子とを接続し、前記第１の端子に第１の曲げ部を形成し、隣り合う前記複数の第１の端子は、互いに対向する面において前記第１の曲げ部が突出せず、前記第２の端子は、前記半導体素子に対して複数接続され、それぞれの前記第２の端子に第２の曲げ部を形成し、隣り合う複数の前記第２の端子は、互いに対向する面において前記第２の曲げ部が突出し、少なくとも１つの前記第２の端子は、前記第１の端子と対向する面において前記第２の曲げ部が突出せず、前記第２の端子と対向する面において前記第２の曲げ部が突出する。
本願明細書に開示される技術の第２の態様は、半導体装置に関連し、少なくとも１つの半導体素子と、前記半導体素子に接続される複数の端子とを備え、前記複数の端子は、第１の曲げ部を有する複数の第１の端子と、前記第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つの第２の端子とを備え、隣り合う前記複数の第１の端子は、互いに対向する面において前記第１の曲げ部が突出せず、前記第２の端子を複数備え、それぞれの前記第２の端子は第２の曲げ部を有し、隣り合う複数の前記第２の端子は、互いに対向する面において前記第２の曲げ部が突出し、少なくとも１つの前記第２の端子は、前記第１の端子と対向する面において前記第２の曲げ部が突出せず、前記第２の端子と対向する面において前記第２の曲げ部が突出する。
本願明細書に開示される技術の第１の態様によれば、高電圧が印加される端子間の対向する面において曲げ部が突出しないことによって、リード端子間の空間距離および沿面距離が短くならない。よって、半導体装置のサイズを小さくすることができる。
本願明細書に開示される技術の第２の態様によれば、高電圧が印加される端子間の対向する面において曲げ部が突出しないことによって、リード端子間の空間距離および沿面距離が短くならない。よって、半導体装置のサイズを小さくすることができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置の構成の例を概略的に示す平面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 図１および図２に例が示された構成に対応する回路図である。 図３に示される構成のうち、主に高圧ＩＣおよび低圧ＩＣに関する回路図である。 実施の形態に関する半導体装置の製造工程、特にリードフォーミングに関する製造工程の例を示すフローチャートである。 図５におけるパワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図５におけるトランスファーモールド工程の後、タイバーカット工程およびリードカット工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図７に例が示されたリード端子の構成の例を具体的に示す図である。 図５におけるリードカット工程の後、リードフォーミング工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図９に例が示された構成の断面図である。 図９および図１０に例が示されたリード端子の構成の例を具体的に示す図である。 実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図１２に示されるスリットの形状の例を示す平面図である。 実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。 実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図１５に示されるスリットの形状の例を示す平面図である。 実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。 図１７に示されるカット部品の形状の例を示す平面図である。 図５におけるトランスファーモールド工程の後、タイバーカット工程およびリードカット工程までが完了した時点での半導体装置の構造の例を示す平面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
また、以下に記載される説明において、等しい状態であることを示す表現、たとえば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の位置または方向とは関係しないものである。
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置の製造方法、および、半導体装置について説明する。
＜半導体装置の構成について＞
以下の実施の形態で示される例として示される（電力）半導体装置は、リードフレーム上にパワーチップ（たとえば、スイッチング素子）、ダイオード素子および集積回路（ＩＣ）を備え、トランスファーモールドによって封止された大電力用途の半導体装置であり、４辺のうち対向する２辺に端子を配置し、それぞれの辺において制御側端子とパワー側端子とが分かれているものとする。なおパワーチップは、Ｓｉを用いる半導体チップだけでなく、ＳｉＣなどのワイドバンドギャップ半導体を用いる半導体チップであってもよい。
図１は、本実施の形態に関する半導体装置の構成の例を概略的に示す平面図である。また、図２は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図１および図２に例が示されるように、半導体装置は、ブートストラップダイオード１２と、ブートストラップダイオード１４と、ブートストラップダイオード１６と、高圧ＩＣ１８と、低圧ＩＣ２０と、パワーチップ２２と、パワーチップ２４と、パワーチップ２６と、パワーチップ２８と、パワーチップ３０と、パワーチップ３２と、フリーホイールダイオード３４と、フリーホイールダイオード３６と、フリーホイールダイオード３８と、フリーホイールダイオード４０と、フリーホイールダイオード４２と、フリーホイールダイオード４４と、リードフレーム１１２と、リードフレーム１１４と、リードフレーム１１６と、リードフレーム１１８と、リードフレーム１２０と、リードフレーム１２２と、リードフレーム１２４と、それぞれの素子間を接続するワイヤー２００と、これらの構成を封止するモールド樹脂３００とを備える。
ブートストラップダイオード１２はリードフレーム１１２に接続され、さらに、リードフレーム１１２を介して半導体素子としての高圧ＩＣ１８に接続される。
同様に、ブートストラップダイオード１４はリードフレーム１１４に接続され、さらに、リードフレーム１１４を介して高圧ＩＣ１８に接続される。
同様に、ブートストラップダイオード１６はリードフレーム１１６に接続され、さらに、リードフレーム１１６を介して高圧ＩＣ１８に接続される。
また、パワーチップ２２はリードフレーム１１８に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード３４および高圧ＩＣ１８にそれぞれ接続される。
同様に、パワーチップ２４はリードフレーム１１８に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード３６および高圧ＩＣ１８にそれぞれ接続される。
同様に、パワーチップ２６はリードフレーム１１８に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード３８および高圧ＩＣ１８にそれぞれ接続される。
また、パワーチップ２８はリードフレーム１２０に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード４０および半導体素子としての低圧ＩＣ２０にそれぞれ接続される。
同様に、パワーチップ３０はリードフレーム１２２に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード４２および低圧ＩＣ２０にそれぞれ接続される。
同様に、パワーチップ３２はリードフレーム１２４に接続され、さらに、ワイヤー２００を介してフリーホイールダイオード４４および低圧ＩＣ２０にそれぞれ接続される。
高圧ＩＣ１８には、３相（Ｕ、Ｖ、Ｗ）の正電源端子ＶＢ（リードフレーム１１２、リードフレーム１１４およびリードフレーム１１６）と、３相（Ｕ、Ｖ、Ｗ）のフローティング電源端子ＶＳとがワイヤーを介して接続される。
リードフレーム１１８のＰ側のＰ相出力端子、リードフレーム１２０のＰ側のＵ相出力端子、リードフレーム１２２のＰ側のＶ相出力端子、リードフレーム１２４のＰ側のＷ相出力端子、および、上記の３相（Ｕ、Ｖ、Ｗ）のフローティング電源端子ＶＳは、高電圧が印加される端子である。そのため、それらの間には、一定以上の空間距離および沿面距離が必要となる。
ここで、上記のスイッチング素子およびダイオード素子には、ワイドバンドギャップ半導体が用いられていてもよい。ここで、ワイドバンドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）などの３族窒化物、酸化亜鉛（ＺｎＯ）などの２族酸化物、セレン化亜鉛（ＺｎＳｅ）などの２族カルコゲナイド、ダイヤモンドおよび炭化珪素などが知られる。
図１における距離Ａ１は、Ｐ側のＰ相出力端子とＰ側のＵ相出力端子との間の距離を示す。同様に、図１における距離Ａ２は、Ｐ側のＵ相出力端子とＰ側のＶ相出力端子との間の距離を示す。同様に、図１における距離Ａ３は、Ｐ側のＶ相出力端子とＰ側のＷ相出力端子との間の距離を示す。同様に、図１における距離Ａ４は、Ｐ側のＷ相出力端子とＮ側のＵ相出力端子との間の距離を示す。同様に、図１における距離Ａ５は、Ｕ相の正電源端子ＶＢとＶ相のフローティング電源端子ＶＳとの間の距離を示す。同様に、図１における距離Ａ６は、Ｖ相の正電源端子ＶＢとＷ相のフローティング電源端子ＶＳとの間の距離を示す。同様に、図１における距離Ａ７は、Ｗ相の正電源端子ＶＢとＵＰ端子との間の距離を示す。
一方で、Ｂ１領域に配置された制御用端子であるＵＰ端子、ＶＰ端子、ＷＰ端子、ＶＣＣ端子、ＵＮ端子、ＶＮ端子、ＷＮ端子、および、Ｘ端子には、高電圧が印加されない。そのため、これらの端子間に一定以上の空間距離および沿面距離が必要とはならない。なお、図１におけるＸ端子は、保護機能などのために用いられる端子である。
同様に、Ｂ２領域に配置された制御用端子であるＮＶ端子、および、ＮＷ端子には、高電圧が印加されない。そのため、これらの端子間に一定以上の空間距離および沿面距離が必要とはならない。
図３は、図１および図２に例が示された構成に対応する回路図である。図３に例が示されるように、半導体装置は、ブートストラップダイオード１２と、ブートストラップダイオード１４と、ブートストラップダイオード１６と、高圧ＩＣ１８と、低圧ＩＣ２０と、パワーチップ２２と、パワーチップ２４と、パワーチップ２６と、パワーチップ２８と、パワーチップ３０と、パワーチップ３２と、フリーホイールダイオード３４と、フリーホイールダイオード３６と、フリーホイールダイオード３８と、フリーホイールダイオード４０と、フリーホイールダイオード４２と、フリーホイールダイオード４４とを備える。
図４は、図３に示される構成のうち、主に高圧ＩＣ１８および低圧ＩＣ２０に関する回路図である。図４に例が示されるように、高圧ＩＣ１８および低圧ＩＣ２０は共通のＶＣＣ電圧に接続され、高圧ＩＣ１８のＶＣＣ端子とＶＢ端子との間にはブートストラップダイオードが接続されている。
＜半導体装置の製造方法について＞
図５は、本実施の形態に関する半導体装置の製造工程、特にリードフォーミングに関する製造工程の例を示すフローチャートである。図５に例が示されるように、本実施の形態に関する半導体装置の製造工程においては、まず、パワーチップダイボンド工程においては、パワーチップ２２と、パワーチップ２４と、パワーチップ２６と、パワーチップ２８と、パワーチップ３０と、パワーチップ３２とを、リードフレームの対応する箇所にそれぞれ接着する（図５におけるステップＳＴ０１）。
次に、ダイオードダイボンド工程においては、ブートストラップダイオード１２と、ブートストラップダイオード１４と、ブートストラップダイオード１６と、フリーホイールダイオード３４と、フリーホイールダイオード３６と、フリーホイールダイオード３８と、フリーホイールダイオード４０と、フリーホイールダイオード４２と、フリーホイールダイオード４４とを、リードフレームの対応する箇所にそれぞれ接着する（図５におけるステップＳＴ０２）。
次に、ＩＣダイボンド工程においては、高圧ＩＣ１８と、低圧ＩＣ２０とを、リードフレームの対応する箇所にそれぞれ接着する（図５におけるステップＳＴ０３）。
次に、ワイヤボンド工程においては、リードフレームの対応する箇所に接着されているそれぞれのパワーチップ、それぞれのダイオード、および、それぞれのＩＣにワイヤー２００を用いてワイヤーボンディングを行う（図５におけるステップＳＴ０４）。
次に、トランスファーモールド工程においては、ワイヤーボンディングが行われた状態の上記の構成を、モールド樹脂３００を用いて部分的に封止する（図５におけるステップＳＴ０５）。
次に、タイバーカット工程においては、リード端子間を接続しているタイバー部を切断する（図５におけるステップＳＴ０６）。次に、リードカット工程においては、リード端子の不要な部分を適宜切断する（図５におけるステップＳＴ０７）。そして、リードフォーミング工程においては、リード端子を曲げるなど適宜加工する（図５におけるステップＳＴ０８）。
図６は、図５におけるパワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。
一定以上の空間距離および沿面距離が必要となる距離Ａ１から距離Ａ７においては、半導体素子に接続された状態のリード２０１の端子となる部分の間の領域に対応するタイバー部に、スリット５０、スリット５２、スリット５４、スリット５６、スリット５８、スリット６０およびスリット６２をそれぞれ設ける。具体的には、距離Ａ１が設定される箇所にスリット５６を設け、距離Ａ２が設定される箇所にスリット５８を設け、距離Ａ３が設定される箇所にスリット６０を設け、距離Ａ４が設定される箇所にスリット６２を設け、距離Ａ５が設定される箇所にスリット５０を設け、距離Ａ６が設定される箇所にスリット５２を設け、距離Ａ７が設定される箇所にスリット５４を設ける。
一方で、高電圧が印加されず、一定以上の空間距離および沿面距離が必要とならないＢ１領域およびＢ２領域に配置された端子となる部分の間には、上記のスリットを設けない。
図７は、図５におけるトランスファーモールド工程の後、タイバーカット工程およびリードカット工程までが完了した時点での半導体装置の構造の例を示す平面図である。
図７に例が示されるように、それぞれのリードフレームに接続されるリード端子２０２Ａ、リード端子２０２Ｂおよびリード端子２０２Ｃが、モールド樹脂３００からそれぞれ延び出ている。
図７におけるモールド樹脂３００から右側に延び出るリード端子は、上から順に、図１におけるリードフレーム１１８のＰ側のＰ相出力端子、リードフレーム１２０のＰ側のＵ相出力端子、リードフレーム１２２のＰ側のＶ相出力端子、リードフレーム１２４のＰ側のＷ相出力端子、ＮＵ端子、ＮＶ端子、および、ＮＷ端子に対応する。
また、図７におけるモールド樹脂３００から左側に延び出るリード端子は、上から順に、図１におけるフローティング電源端子ＶＳ（Ｕ）、リードフレーム１１２の正電源端子ＶＢ（Ｕ）、フローティング電源端子ＶＳ（Ｖ）、リードフレーム１１４の正電源端子ＶＢ（Ｖ）、フローティング電源端子ＶＳ（Ｗ）、リードフレーム１１６の正電源端子ＶＢ（Ｗ）、ＵＰ端子、ＶＰ端子、ＷＰ端子、ＶＣＣ端子、ＵＮ端子、ＶＮ端子、ＷＮ端子、および、３つのＸ端子に対応する。
ここで、リード端子２０２Ａは、端子が形成された箇所の側方においていずれのスリットも形成されなかったリード端子である。また、リード端子２０２Ｂは、端子が形成された箇所の一方の側方においてスリットが形成されたリード端子である。また、リード端子２０２Ｃは、端子が形成された箇所の双方の側方においてスリットが形成されたリード端子である。
リード端子２０２Ｂおよびリード端子２０２Ｃは、スリットが形成された側方においてリード端子の太さが細くなっている。すなわち、対応する位置のスリットが、リード端子が形成される領域を狭めるように形成されている。
図８は、図７に例が示されたリード端子２０２Ｃの構成の例を具体的に示す図である。図８に例が示されるように、リード端子２０２Ｃは、後の工程で曲げるなどの加工が加えられる加工部２０３を備える。加工部２０３は、加工が容易となるように、リード端子２０２Ｃの他の部分よりも細く形成されている。加工部２０３の太さが他の部分よりも細いことによって、後のリードフォーミング工程においてリード端子２０２Ｃを加工する際に、曲げ位置が安定する。そのため、リード端子２０２Ｃの寸法バラつきを抑制することができる。
一方で、図７に例が示されたリード端子２０２Ａは、リード端子２０２Ｃの加工部２０３に対応する部分の太さは、リード端子２０２Ａの他の部分と同じ太さであるが、そのような構成であることによって、リードフレームの電気的な安定性が向上し、また、トランスファーモールド工程までの工程における加工性も向上する。そのため、製造工程における不良品の発生率を低減させることができる。
図９は、図５におけるリードカット工程の後、リードフォーミング工程までが完了した時点での半導体装置の構造の例を示す平面図である。また、図１０は、図９に例が示された構成の断面図である。
図９および図１０に例が示されるように、それぞれのリードフレームに接続されるリード端子２０２Ａ、リード端子２０２Ｂおよびリード端子２０２Ｃが、リードフォーミングによって図９の紙面手前方向（図１０の紙面上方向）に曲げられている。
図１１は、図９および図１０に例が示されたリード端子２０２Ｃの構成の例を具体的に示す図である。図１１に例が示されるように、リード端子２０２Ｃは、他の部分よりも細く形成されている加工部２０３を備えている。そのため、リードフォーミングによって加工部２０３が紙面手前に曲げられて膨らんだ後（曲げ部となった後）でも、当該部分（曲げ部）はリード端子２０２Ｃの他の部分よりも太くはならない。
一方で、リード端子２０２Ａは、リード端子２０２Ｃのような加工部２０３を備えていない。そのため、リードフォーミングによって紙面手前に曲げられて膨らんだ後では、曲げられた部分（曲げ部）がリード端子２０２Ａの他の部分よりも太くなってしまう。
また、リード端子２０２Ｂは、スリットが形成された側方においては曲げられて膨らんだ部分のリード端子２０２Ｂの太さは太くはならないが、スリットが形成されなかった側方においては、やはり、曲げられて膨らんだ部分のリード端子２０２Ｂの太さが太くなってしまう。
以上によれば、リード端子間のうち、スリットが形成されなかった箇所（たとえば、リード端子２０２Ａ同士の間など）は、リード端子の曲げられて膨らんだ部分である曲げ部がリード端子間の方向に突出するため、リード端子間の空間距離および沿面距離が短くなっている。図１１の例では、リード端子２０２Ａとリード端子２０２Ｂとの間の距離Ｄは曲げられて膨らんだ部分間の距離に相当しており、それぞれのリード端子の太さが変わらない場合の距離Ｃよりも短くなっている。
一方で、リード端子間のうち、スリットが形成された箇所は、リード端子の曲げられて膨らんだ部分である曲げ部がリード端子間の方向に突出しないため、リード端子間の空間距離および沿面距離が短くなっていない。図１１の例では、リード端子２０２Ｂとリード端子２０２Ｃとの間の距離Ｅは曲げられる前の端子の端面間の距離に相当しており、それぞれのリード端子の太さが変わらない場合の距離Ｃと同じである。なお、上記のリード端子の曲げ部は、リード端子の他の部分よりも細く形成されていてもよい。
上記のように、高電圧が印加されるリード端子間にスリットが形成された状態でタイバーカット工程およびリードカット工程が行われることによって、リードフォーミング工程の後でも上記のスリットが形成された箇所においてはリード端子間の空間距離および沿面距離が短くならない。よって、半導体装置のサイズを小さくすることができる。一方で、高電圧が印加されないリード端子間にスリットが形成されない状態でタイバーカット工程およびリードカット工程が行われることによって、リード端子の太さを維持してリードフレームの電気的な安定性、および、機械的な強度を向上させることができる。
＜第２の実施の形態＞
本実施の形態に関する半導体装置の製造方法、および、半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の製造方法について＞
図１２は、本実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。
一定以上の空間距離および沿面距離が必要となる図１の距離Ａ１から距離Ａ７においては、リード２０１Ａの端子となる部分の間のタイバー部にスリット５０Ａ、スリット５２Ａ、スリット５４Ａ、スリット５６Ａ、スリット５８Ａ、スリット６０Ａおよびスリット６２Ａをそれぞれ設ける。具体的には、距離Ａ１が設定される箇所にスリット５６Ａを設け、距離Ａ２が設定される箇所にスリット５８Ａを設け、距離Ａ３が設定される箇所にスリット６０Ａを設け、距離Ａ４が設定される箇所にスリット６２Ａを設け、距離Ａ５が設定される箇所にスリット５０Ａを設け、距離Ａ６が設定される箇所にスリット５２Ａを設け、距離Ａ７が設定される箇所にスリット５４Ａを設ける。
一方で、高電圧が印加されず、一定以上の空間距離および沿面距離が必要とならない図１のＢ１領域およびＢ２領域に配置された端子となる部分の間には、上記のスリットを設けない。
図１３は、図１２に示されるスリット６０Ａの形状の例を示す平面図である。図１３に例が示されるように、スリット６０Ａは、リード端子に向かう面の形状が凸形状（図１３では頂点を有する形状）である。なお、他のスリットの形状も同様であってもよい。
本実施の形態に関する構成によれば、スリットのリード端子に向かう面の形状が凸形状であることによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。
＜第３の実施の形態＞
本実施の形態に関する半導体装置の製造方法、および、半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の製造方法について＞
図１４は、本実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。
一定以上の空間距離および沿面距離が必要となる図１の距離Ａ１から距離Ａ７においては、リード２０１Ｂの端子となる部分の間のタイバー部にスリット５０Ｂ、スリット５２Ｂ、スリット５４Ｂ、スリット５６Ｂ、スリット５８Ｂ、スリット６０Ｂおよびスリット６２Ｂをそれぞれ設ける。具体的には、距離Ａ１が設定される箇所にスリット５６Ｂを設け、距離Ａ２が設定される箇所にスリット５８Ｂを設け、距離Ａ３が設定される箇所にスリット６０Ｂを設け、距離Ａ４が設定される箇所にスリット６２Ｂを設け、距離Ａ５が設定される箇所にスリット５０Ｂを設け、距離Ａ６が設定される箇所にスリット５２Ｂを設け、距離Ａ７が設定される箇所にスリット５４Ｂを設ける。
上記のスリット５０Ｂ、スリット５２Ｂ、スリット５４Ｂ、スリット５６Ｂ、スリット５８Ｂ、スリット６０Ｂおよびスリット６２Ｂは、リード端子の近傍にのみ形成される一対のスリットである。
一方で、高電圧が印加されず、一定以上の空間距離および沿面距離が必要とならない図１のＢ１領域およびＢ２領域に配置された端子となる部分の間には、上記のスリットを設けない。
本実施の形態に関する構成によれば、リード端子の近傍にのみスリットが形成されることによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。また、スリットが形成される領域が狭くなるため、リードフレームの機械的な強度を向上させることができる。
＜第４の実施の形態＞
本実施の形態に関する半導体装置の製造方法、および、半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の製造方法について＞
図１５は、本実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。
一定以上の空間距離および沿面距離が必要となる図１の距離Ａ１から距離Ａ７においては、リード２０１Ｃの端子となる部分の間のタイバー部にスリット５０Ｃ、スリット５２Ｃ、スリット５４Ｃ、スリット５６Ｃ、スリット５８Ｃ、スリット６０Ｃおよびスリット６２Ｃをそれぞれ設ける。具体的には、距離Ａ１が設定される箇所にスリット５６Ｃを設け、距離Ａ２が設定される箇所にスリット５８Ｃを設け、距離Ａ３が設定される箇所にスリット６０Ｃを設け、距離Ａ４が設定される箇所にスリット６２Ｃを設け、距離Ａ５が設定される箇所にスリット５０Ｃを設け、距離Ａ６が設定される箇所にスリット５２Ｃを設け、距離Ａ７が設定される箇所にスリット５４Ｃを設ける。
上記のスリット５０Ｃ、スリット５２Ｃ、スリット５４Ｃ、スリット５６Ｃ、スリット５８Ｃ、スリット６０Ｃおよびスリット６２Ｃは、リード端子の近傍にのみ形成される一対のスリットである。
一方で、高電圧が印加されず、一定以上の空間距離および沿面距離が必要とならない図１のＢ１領域およびＢ２領域に配置された端子となる部分の間には、上記のスリットを設けない。
図１６は、図１５に示されるスリット６０Ｃの形状の例を示す平面図である。図１６に例が示されるように、スリット６０Ｃは、リード端子に向かう面の形状が凸形状（図１６では頂点を有する形状）である。なお、他のスリットの形状も同様であってもよい。
本実施の形態に関する構成によれば、リード端子の近傍にのみスリットが形成されることによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。また、スリットが形成される領域が狭くなるため、リードフレームの機械的な強度を向上させることができる。
また、スリットのリード端子に向かう面の形状が凸形状であることによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。
＜第５の実施の形態＞
本実施の形態に関する半導体装置の製造方法、および、半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の製造方法について＞
図１７は、本実施の形態に関する、パワーチップダイボンド工程からトランスファーモールド工程までが完了した時点での半導体装置の構造の例を示す平面図である。また、図１８は、図１７に示されるカット部品４００の形状の例を示す平面図である。
図１７および図１８に例が示されるように、一定以上の空間距離および沿面距離が必要となる距離Ａ１から距離Ａ７においては、リード２０１Ｄに対してタイバーカットを行うためのカット部品４００の端面４０１が、凸形状（図１８では円形）である。なお、カット部品４００の他の部分における端面４０１の形状も同様であってもよい。
図１９は、図５におけるトランスファーモールド工程の後、タイバーカット工程およびリードカット工程までが完了した時点での半導体装置の構造の例を示す平面図である。
図１９に例が示されるように、それぞれのリードフレームに接続されるリード端子２０２Ｄ、リード端子２０２Ｅおよびリード端子２０２Ｆが、モールド樹脂３００からそれぞれ延び出ている。
ここで、リード端子２０２Ｄは、端子が形成された箇所の双方の側方において用いられたカット部品４００の端面が凸形状ではなかったリード端子である。また、リード端子２０２Ｅは、端子が形成された箇所の一方の側方において用いられたカット部品４００の端面４０１が凸形状であったリード端子である。また、リード端子２０２Ｆは、端子が形成された箇所の双方の側方において用いられたカット部品４００の端面４０１が凸形状であったリード端子である。
リード端子２０２Ｅおよびリード端子２０２Ｆは、用いられたカット部品４００の端面４０１が凸形状であった側方においてリード端子の太さが細くなっている。すなわち、対応する位置のカット部品４００の端面４０１が、リード端子が形成される領域を狭めるように形成されている。
本実施の形態に関する構成によれば、既存のリードフレームの形状に変更を加えずに、タイバーカット工程において用いられるカット部品４００の形状を変更するのみで、リードフォーミング工程の後でも上記の端面４０１に対応する箇所においてはリード端子間の空間距離および沿面距離が短くならないようにすることができる。一方で、高電圧が印加されないリード端子間では、リード端子の太さを維持してリードフレームの電気的な安定性、および、機械的な強度を向上させることができる。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置の製造方法において、少なくとも１つの半導体素子を設ける。ここで、半導体素子は、たとえば、高圧ＩＣ１８および低圧ＩＣ２０の対などに対応するものである。そして、半導体素子に、複数の第１の端子と、第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つの第２の端子とを接続する。ここで、第１の端子は、たとえば、リード端子２０２Ｂおよびリード端子２０２Ｃなどのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。また、第２の端子は、たとえば、リード端子２０２Ａなどに対応するものである。そして、第１の端子に第１の曲げ部を形成する。ここで、第１の曲げ部は、たとえば、加工部２０３が曲げられて膨らんだ後の当該部分などに対応するものである。そして、隣り合う複数の第１の端子同士は、互いに対向する面（たとえば、図１１において、距離Ｅを規定するリード端子２０２Ｂおよびリード端子２０２Ｃそれぞれの対向する面）において加工部２０３が曲げられて膨らんだ後の第１の曲げ部が突出しない。
このような構成によれば、高電圧が印加される端子間の対向する面において曲げ部が突出しないことによって、たとえば図１１などに示されたようにリード端子間の空間距離および沿面距離が短くならない。よって、端子間の空間距離および沿面距離を確保しつつ、半導体装置が大型化することを抑制することができる。また、加工部２０３がリード端子の他の部分よりも細いことによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
また、以上に記載された実施の形態によれば、リード端子２０２Ａは、半導体素子に対して複数接続される。そして、それぞれのリード端子２０２Ａに第２の曲げ部を形成する。そして、隣り合う複数のリード端子２０２Ａは、互いに対向する面（たとえば、図１１において、距離Ｄを規定するリード端子２０２Ｂおよびリード端子２０２Ａそれぞれの対向する面）において第２の曲げ部が突出する。このような構成によれば、高電圧が印加されないリード端子（制御用端子）の太さを維持することによって、リードフレームの電気的な安定性、および、機械的な強度を向上させることができる。
また、以上に記載された実施の形態によれば、半導体素子に、複数の第１の端子とリード端子２０２Ａとを接続することは、半導体素子にリード２０１（または、リード２０１Ａ、リード２０１Ｂ、リード２０１Ｃ、リード２０１Ｄ）を接続し、リード２０１における第１の端子またはリード端子２０２Ａとなる箇所間の領域であるタイバー部を切断することである。そして、隣り合う複数の第１の端子間の領域に対応するタイバー部には、スリット５６などが形成される。このような構成によれば、高電圧が印加されるリード端子間にスリットが形成された状態でタイバーカット工程およびリードカット工程が行われることによって、リードフォーミング工程の後でも当該スリットが形成された箇所においては、たとえば図１１などに示されたようにリード端子間の空間距離および沿面距離が短くならない。よって、半導体装置のサイズを小さくすることができる。また、スリットが形成された箇所においてはタイバー部の切断量が減るため、カット部品（金型）に掛かる負荷が軽減される。よって、金型の摩耗量を低減することができる。
また、以上に記載された実施の形態によれば、スリット５６Ａなどは、隣り合う複数の第１の端子に向かう面が凸形状である。このような構成によれば、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。
また、以上に記載された実施の形態によれば、スリット５６Ｂ（または、スリット５６Ｃ）は、隣り合う複数の第１の端子の近傍にのみ形成される。このような構成によれば、スリットが形成される領域が狭くなるため、リードフレームの機械的な強度を向上させることができる。
また、以上に記載された実施の形態によれば、半導体素子に、複数の第１の端子とリード端子２０２Ａとを接続することは、半導体素子にリード２０１Ｄを接続し、リード２０１Ｄにおける第１の端子またはリード端子２０２Ａとなる箇所間の領域であるタイバー部を切断することである。そして、タイバー部を切断するためのカット部品４００は、隣り合う複数の第１の端子間の領域に対応して凸形状の端面４０１を有する。このような構成によれば、既存のリードフレームの形状に変更を加えずに、タイバーカット工程において用いられるカット部品４００の形状を変更するのみで、リードフォーミング工程の後でも上記の端面４０１に対応する箇所においてはリード端子間の空間距離および沿面距離が短くならないようにすることができる。
以上に記載された実施の形態によれば、半導体装置は、少なくとも１つの半導体素子と、半導体素子に接続される複数の端子とを備える。ここで、複数の端子は、第１の曲げ部を有する複数の第１の端子と、第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つのリード端子２０２Ａとを備える。そして、隣り合う複数の第１の端子は、互いに対向する面において第１の曲げ部が突出しない。
このような構成によれば、高電圧が印加される端子間の対向する面において曲げ部が突出しないことによって、たとえば図１１などに示されたようにリード端子間の空間距離および沿面距離が短くならない。よって、端子間の空間距離および沿面距離を確保しつつ、半導体装置が大型化することを抑制することができる。また、加工部２０３がリード端子の他の部分よりも細いことによって、後のリードフォーミング工程においてリード端子を加工する際に、曲げ位置が安定する。そのため、リード端子の寸法バラつきを抑制することができる。
また、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、半導体装置は、リード端子２０２Ａを複数備える。そして、それぞれのリード端子２０２Ａは第２の曲げ部を有する。そして、隣り合う複数のリード端子２０２Ａは、互いに対向する面において第２の曲げ部が突出する。このような構成によれば、高電圧が印加されないリード端子（制御用端子）の太さを維持することによって、リードフレームの電気的な安定性、および、機械的な強度を向上させることができる。
また、以上に記載された実施の形態によれば、半導体素子には、ワイドバンドギャップ半導体が用いられる。ワイドバンドギャップ半導体が用いられているスイッチング素子またはダイオード素子は、耐電圧性が高く、また、許容電流密度も高い。そのため、ワイドバンドギャップ半導体が用いられることによって、スイッチング素子またはダイオード素子の小型化が可能となる。また、これらの小型化されたスイッチング素子またはダイオード素子を用いることによって、これらの素子を組み込む半導体装置の小型化が可能となる。また、ワイドバンドギャップ半導体が用いられているスイッチング素子またはダイオード素子は耐熱性も高いため、ヒートシンクの放熱フィンの小型化が可能となる。さらに、ワイドバンドギャップ半導体が用いられているスイッチング素子またはダイオード素子は電力損失が低いため、スイッチング素子またはダイオード素子の高効率化が可能となり、さらには、半導体装置の高効率化が可能となる。なお、スイッチング素子およびダイオード素子の両方にワイドバンドギャップ半導体が用いられていることが望ましいが、いずれか一方の素子にワイドバンドギャップ半導体が用いられていてもよい。
＜以上に記載された実施の形態の変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
１２，１４，１６ ブートストラップダイオード、１８ 高圧ＩＣ、２０ 低圧ＩＣ、２２，２４，２６，２８，３０，３２ パワーチップ、３４，３６，３８，４０，４２，４４ フリーホイールダイオード、５０，５０Ａ，５０Ｂ，５０Ｃ，５２，５２Ａ，５２Ｂ，５２Ｃ，５４，５４Ａ，５４Ｂ，５４Ｃ，５６，５６Ａ，５６Ｂ，５６Ｃ，５８，５８Ａ，５８Ｂ，５８Ｃ，６０，６０Ａ，６０Ｂ，６０Ｃ，６２，６２Ａ，６２Ｂ，６２Ｃ スリット、１１２，１１４，１１６，１１８，１２０，１２２，１２４ リードフレーム、２００ ワイヤー、２０１，２０１Ａ，２０１Ｂ，２０１Ｃ，２０１Ｄ リード、２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄ，２０２Ｅ，２０２Ｆ リード端子、２０３ 加工部、３００ モールド樹脂、４００ カット部品、４０１ 端面。

Claims (7)

  1. 少なくとも１つの半導体素子を設け、
    前記半導体素子に、複数の第１の端子と、前記第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つの第２の端子とを接続し、
    前記第１の端子に第１の曲げ部を形成し、
    隣り合う前記複数の第１の端子は、互いに対向する面において前記第１の曲げ部が突出せず、
    前記第２の端子は、前記半導体素子に対して複数接続され、
    それぞれの前記第２の端子に第２の曲げ部を形成し、
    隣り合う複数の前記第２の端子は、互いに対向する面において前記第２の曲げ部が突出し、
    少なくとも１つの前記第２の端子は、前記第１の端子と対向する面において前記第２の曲げ部が突出せず、前記第２の端子と対向する面において前記第２の曲げ部が突出する、
    半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であり、
    前記半導体素子に、前記複数の第１の端子と前記第２の端子とを接続することは、前記半導体素子にリードを接続し、前記リードにおける前記第１の端子または前記第２の端子となる箇所間の領域であるタイバー部を切断することであり、
    隣り合う前記複数の第１の端子間の領域に対応する前記タイバー部には、スリットが形成される、
    半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であり、
    前記スリットは、隣り合う前記複数の第１の端子に向かう面が凸形状である、
    半導体装置の製造方法。
  4. 請求項２または３に記載の半導体装置の製造方法であり、
    前記スリットは、隣り合う前記複数の第１の端子の近傍にのみ形成される、
    半導体装置の製造方法。
  5. 請求項１から４のうちのいずれか１つに記載の半導体装置の製造方法であり、
    前記半導体素子に、前記複数の第１の端子と前記第２の端子とを接続することは、前記半導体素子にリードを接続し、前記リードにおける前記第１の端子または前記第２の端子となる箇所間の領域であるタイバー部を切断することであり、
    前記タイバー部を切断するためのカット部品は、隣り合う前記複数の第１の端子間の領域に対応して凸形状の端面を有する、
    半導体装置の製造方法。
  6. 少なくとも１つの半導体素子と、
    前記半導体素子に接続される複数の端子とを備え、
    前記複数の端子は、
    第１の曲げ部を有する複数の第１の端子と、
    前記第１の端子よりも低い電圧が印加される制御用端子である少なくとも１つの第２の端子とを備え、
    隣り合う前記複数の第１の端子は、互いに対向する面において前記第１の曲げ部が突出せず、
    前記第２の端子を複数備え、
    それぞれの前記第２の端子は第２の曲げ部を有し、
    隣り合う複数の前記第２の端子は、互いに対向する面において前記第２の曲げ部が突出し、
    少なくとも１つの前記第２の端子は、前記第１の端子と対向する面において前記第２の曲げ部が突出せず、前記第２の端子と対向する面において前記第２の曲げ部が突出する、
    半導体装置。
  7. 請求項６に記載の半導体装置であり、
    前記半導体素子には、ワイドバンドギャップ半導体が用いられる、
    半導体装置。
JP2020095910A 2020-06-02 2020-06-02 半導体装置の製造方法、および、半導体装置 Active JP7479759B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020095910A JP7479759B2 (ja) 2020-06-02 2020-06-02 半導体装置の製造方法、および、半導体装置
US17/182,419 US11894291B2 (en) 2020-06-02 2021-02-23 Manufacturing method of semiconductor device and semiconductor device
DE102021110270.7A DE102021110270A1 (de) 2020-06-02 2021-04-22 Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung
CN202110590681.1A CN113764287A (zh) 2020-06-02 2021-05-28 半导体装置的制造方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020095910A JP7479759B2 (ja) 2020-06-02 2020-06-02 半導体装置の製造方法、および、半導体装置

Publications (2)

Publication Number Publication Date
JP2021190607A JP2021190607A (ja) 2021-12-13
JP7479759B2 true JP7479759B2 (ja) 2024-05-09

Family

ID=78509151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020095910A Active JP7479759B2 (ja) 2020-06-02 2020-06-02 半導体装置の製造方法、および、半導体装置

Country Status (4)

Country Link
US (1) US11894291B2 (ja)
JP (1) JP7479759B2 (ja)
CN (1) CN113764287A (ja)
DE (1) DE102021110270A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063688A (ja) 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2015090960A (ja) 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2019075525A (ja) 2017-10-19 2019-05-16 株式会社デンソー 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100456U (ja) * 1987-12-23 1989-07-05
JPH10189859A (ja) 1996-12-24 1998-07-21 Matsushita Electron Corp 半導体装置のリードフレーム
KR101698431B1 (ko) 2010-02-10 2017-02-02 페어차일드코리아반도체 주식회사 반도체 파워 모듈 패키지 및 그의 제조방법
JP5793995B2 (ja) 2011-06-28 2015-10-14 トヨタ自動車株式会社 リードフレーム、及び、パワーモジュール
JP6645396B2 (ja) * 2016-10-07 2020-02-14 株式会社デンソー 半導体装置
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
US10566713B2 (en) * 2018-01-09 2020-02-18 Semiconductor Components Industries, Llc Press-fit power module and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063688A (ja) 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2015090960A (ja) 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2019075525A (ja) 2017-10-19 2019-05-16 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
US11894291B2 (en) 2024-02-06
CN113764287A (zh) 2021-12-07
DE102021110270A1 (de) 2021-12-02
US20210375728A1 (en) 2021-12-02
JP2021190607A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
JP5805513B2 (ja) 電力用半導体装置
EP2824696B1 (en) Semiconductor device and method of manufacture thereof
EP2814059A1 (en) Semiconductor device
CN104919589A (zh) 半导体装置
JP5213884B2 (ja) 半導体装置モジュール
US20170301613A1 (en) Adaptable Molded Leadframe Package and Related Method
KR20180129614A (ko) 전자 장치
US7109570B2 (en) Integrated circuit package with leadframe enhancement and method of manufacturing the same
JP7479759B2 (ja) 半導体装置の製造方法、および、半導体装置
JP5206007B2 (ja) パワーモジュール構造
JP5051183B2 (ja) パワーモジュール
JP7050732B2 (ja) 半導体装置
TWI495072B (zh) 半導體裝置
JP2023033569A (ja) 電力半導体装置及びその製造方法
JP7145798B2 (ja) 半導体装置の製造方法および半導体装置
JP7268637B2 (ja) 半導体パッケージ
JP5835174B2 (ja) 半導体装置
US11626353B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP7240541B2 (ja) 半導体装置
JP7304830B2 (ja) トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
US10847489B2 (en) Semiconductor device
US20230230940A1 (en) Semiconductor device
US20230411260A1 (en) Semiconductor module and method for manufacturing semiconductor module
WO2023218959A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2017028195A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150