JP2020102595A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020102595A
JP2020102595A JP2018241540A JP2018241540A JP2020102595A JP 2020102595 A JP2020102595 A JP 2020102595A JP 2018241540 A JP2018241540 A JP 2018241540A JP 2018241540 A JP2018241540 A JP 2018241540A JP 2020102595 A JP2020102595 A JP 2020102595A
Authority
JP
Japan
Prior art keywords
semiconductor element
sealing body
heat dissipation
conductor
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018241540A
Other languages
English (en)
Inventor
洋之 竹田
Hiroyuki Takeda
洋之 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018241540A priority Critical patent/JP2020102595A/ja
Publication of JP2020102595A publication Critical patent/JP2020102595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造過程におけるリードフレームの変形を抑制することにより、半導体装置の寸法精度の低下を抑制し得る技術を提供する。【解決手段】半導体装置は、第1半導体素子と、第2半導体素子と、前記第1半導体素子及び前記第2半導体素子を封止する封止体と、前記封止体の内部で前記第1半導体素子に接合され、前記封止体の一表面に露出する第1導体板と、前記封止体の内部で前記第2半導体素子に接合され、前記封止体の前記一表面に露出する第2導体板と、を備える。前記封止体の前記一表面には、前記第1導体板と前記第2導体板との間に穴が設けられており、前記穴の内面には、前記第1導体板及び前記第2導体板の各一部が、互いに対向して露出している。【選択図】図3

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体素子と、半導体素子が載置された導体板とを備える半導体装置が開示されている。特許文献1の技術では、導体板には、半導体素子を位置決めするための凹凸が形成されている。
特開2002−368018号公報
この種の半導体装置では、半導体素子及び導体板は封止体によって封止される。半導体装置を製造する場合には、導体板を含むリードフレームに半導体素子を載置した後で、半導体素子とリードフレームのうちの導体板を含む部分とを封止体によって封止する。
この種の半導体装置を製造する場合、製造過程においてリードフレームの一部が変形すると、製造される半導体装置の寸法精度が低下するおそれがある。そのため、この種の半導体装置の製造に用いられるリードフレームには、変形を抑制するために、部位間を相互に連結する連結部(即ちタイバー)が設けられている。ただし、タイバーは、完成品である半導体装置には不要な構成であり、封止体の成形後に除去されることを前提とする。従って、従来のリードフレームでは、封止体で封止される範囲を避けて、タイバーが設けられている。タイバーを設ける範囲が制限されていることから、従来の製造方法では、リードフレームの変形を十分に抑制することができず、製造される半導体装置の寸法精度が低下することがあった。
本明細書は、製造過程におけるリードフレームの変形を抑制することにより、半導体装置の寸法精度を向上し得る技術を提供する。
本明細書が開示する技術は、半導体装置の製造方法として具現化される。この方法は、連結部を介して連結された第1導体板及び第2導体板を有するリードフレームを用意する工程と、前記第1導体板上及び前記第2導体板上に第1半導体素子及び第2半導体素子をそれぞれ実装する工程と、前記第1半導体素子、前記第2半導体素子、前記第1導体板、及び、前記第2導体板を一体に保持する封止体を成形する成形工程と、前記封止体に穴を形成する加工工程と、を備える。前記成形工程では、前記連結部の少なくとも一部が前記封止体の内部に位置するように前記封止体を成形する。前記加工工程では、前記連結部が断絶されるように、前記穴を形成する。
上記した製造方法では、連結部(即ち、タイバー)を介して連結された第1導体板及び第2導体板を有するリードフレームを用意し、連結部を介して連結された第1導体板と第2導体板のそれぞれに第1半導体素子と第2半導体素子を実装する。そして、連結部の少なくとも一部が封止体の内部に位置するように封止体を成形した後で、当該連結部が断絶されるように封止体に穴を形成する。即ち、封止体を成形するときは、連結部が封止体の内部に位置することを許容し、封止体を成形した後に、連結部の一部又は全部をその周囲の封止体と共に取り除く。これにより、リードフレームには、封止体で封止される範囲の外側だけでなく、当該範囲の内側にもタイバーを設けることができる。タイバーを設ける範囲の自由度が増すことで、リードフレームの剛性を効果的に高めることができ、リードフレームの変形を有意に抑制することができる。そのため、上記の製造方法によると、製造される半導体装置の寸法精度を向上することができる。
上記した製造方法により、下記の特徴的な半導体装置が提供される。即ち、この半導体装置は、第1半導体素子と、第2半導体素子と、前記第1半導体素子及び前記第2半導体素子を封止する封止体と、前記封止体の内部で前記第1半導体素子に接合され、前記封止体の一表面に露出する第1導体板と、前記封止体の内部で前記第2半導体素子に接合され、前記封止体の前記一表面に露出する第2導体板と、を備える。前記封止体の前記一表面には、前記第1導体板と前記第2導体板との間に穴が設けられており、前記穴の内面には、前記第1導体板又はそこから延びる導体部と、前記第2導体板又はそこから延びる導体部が、互いに対向して露出している。
上記の通り、本技術で具現化される製造方法で製造される半導体装置は、高い寸法精度を備える。
第1実施例の半導体装置10の平面図。 半導体装置10の内部構造を示す平面図。 図1中のIII−III線における断面図であって、半導体装置10の内部構造を示す。なお、説明の理解を助けるために、本来は図示されない継手部22c、46cも併せて図示されている。 図1中のIV−IV線における断面図であって、半導体装置10の内部構造を示す。 半導体装置10の底面図。 リードフレーム100の平面図。 第1半導体素子20、第2半導体素子40、第1上側放熱板22、及び、第2上側放熱板42が実装された状態のリードフレーム100の平面図。 図7中のVIII−VIII線における断面図。 封止体12が成形された状態の半製品の平面図。 図9中のX−X線における断面図。なお、説明の理解を助けるために、本来は図示されない第1継手部22c及び第2継手部46cも併せて図示されている。 図3に対応する断面図であって、半導体装置210の内部構造を示す断面図。なお、説明の理解を助けるために、本来は図示されない第1継手部22c及び第2継手部46cも併せて図示されている。 第3実施例の半導体装置310の図3に対応する断面図であって、半導体装置310の内部構造を示す断面図。なお、説明の理解を助けるために、本来は図示されない第1継手部22c及び第2継手部46cも併せて図示されている。 第4実施例の半導体装置410の図3に対応する断面図であって、半導体装置410の内部構造を示す断面図。 第5実施例の半導体装置510の底面図。 第6実施例の半導体装置610の底面図。
(第1実施例)
図面を参照して、第1実施例の半導体装置10について説明する。本実施例の半導体す値10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置10の用途は特に限定されない。半導体装置10は、様々な装置や回路に広く採用することができる。
図1〜図5に示すように、半導体装置10は、第1半導体素子20と、第2半導体素子40と、封止体12と、複数の端子14、15、16、18、19とを備える。第1半導体素子20と第2半導体素子40は、パワー半導体素子であり、封止体12の内部に封止されている。封止体12は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。本実施例における封止体12は、概して板形状を有しており、上面12aと、上面12aの反対側に位置する下面12bと、上面12aと下面12bとに隣接する第1端面12cと、上面12aと下面12bとに隣接するとともに第1端面12cの反対側に位置する第2端面12dとを有する。但し、封止体12の形状は、本実施例で例示されるものに限定されず、適宜変更することができる。
各々の端子14、15、16、18、19は、封止体12の外部から内部に亘って延びており、封止体12の内部で第1半導体素子20及び第2半導体素子40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の端子14、15、16、18、19には、電力用であるP端子14、N端子15及びO端子16と、信号用である複数の第1信号端子18及び複数の第2信号端子19が含まれる。P端子14、N端子15及びO端子16は、封止体12の第2端面12dから突出しており、同一方向に沿って互いに平行に延びている。複数の第1信号端子18及び複数の第2信号端子19は、封止体12の第1端面12cから突出しており、同一方向に沿って互いに平行に延びている。複数の第1信号端子18及び複数の第2信号端子19は、例えば、図示しない外部の制御基板のコネクタに接続される。
第1半導体素子20は、上面電極20aと下面電極20bと複数の信号電極20cとを有する。上面電極20a及び複数の信号電極20cは、第1半導体素子20の上面に位置しており、下面電極20bは、第1半導体素子20の下面に位置している。第1半導体素子20は、上下一対の電極20a、20bを有する縦型の半導体素子である。複数の信号電極20cは、第1半導体素子20に対する駆動信号、第1半導体素子20の温度を示す温度信号、及び第1半導体素子20の電流を示す電流信号といった。各種の信号を入出力するための電極である。同様に、第2半導体素子40は、上面電極40aと下面電極40bと複数の信号電極40cとを有する。上面電極40a及び複数の信号電極40cは第2半導体素子40の上面に位置しており、下面電極40bは第2半導体素子40の下面に位置している。即ち、第2半導体素子40についても、上下一対の電極40a、40bを有する縦型の半導体素子である。本実施例における第1半導体素子20と第2半導体素子40は、互いに同種の半導体素子であり、詳しくはIGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC−IGBT(Reverse Conducting IGBT)素子である。
但し、第1半導体素子20と第2半導体素子40の各々は、RC−IGBT素子に限定されず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子といった他のパワー半導体素子であってもよい。あるいは、第1半導体素子20と第2半導体素子40の各々は、ダイオード素子とIGBT素子(又はMOSFET素子)といった二以上の半導体素子に置き換えられてもよい。第1半導体素子20と第2半導体素子40の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第1半導体素子20と第2半導体素子40は、互いに異種の半導体素子であってもよい。また、第1半導体素子20と第2半導体素子40の各々は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。第1半導体素子20の上面電極20a及び下面電極20bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。同様に、第2半導体素子40の上面電極40a及び下面電極40bを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
半導体装置10は、第1上側放熱板22と、第1導体スペーサ24と、第1下側放熱板26とをさらに備える。第1導体スペーサ24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第1導体スペーサ24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bとを有する。第1導体スペーサ24は封止体12内に位置している。第1導体スペーサ24の上面24aは、第1上側放熱板22にはんだ層23を介して接合されている。第1導体スペーサ24の下面24bは、第1半導体素子20の上面電極20aにはんだ層25を介して接合されている。即ち、第1導体スペーサ24は、第1半導体素子20に電気的に接続されている。第1導体スペーサ24は、必ずしも必要とされないが、第1信号端子18を第1半導体素子20に接続する際のスペースを確保する。
第1上側放熱板22及び第1下側放熱板26は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第1上側放熱板22は、概して直方体形状又は板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bとを有する。第1上側放熱板22の上面22aは、封止体12の上面12aにおいて外部に露出されている。また、第1上側放熱板22の下面22bは、前述した第1導体スペーサ24の上面24aにはんだ層23を介して接合されている。即ち、第1上側放熱板22は第1導体スペーサ24を介して第1半導体素子20と電気的及び熱的に接続されている。これにより、第1上側放熱板22は、半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。
第1下側放熱板26は、概して直方体形状又は板形状の部材であり、上面26aと、上面26aとは反対側に位置する下面26bとを有する。第1下側放熱板26の下面26bは、封止体12の下面12bにおいて外部に露出されている。また、第1下側放熱板26の上面26aは、第1半導体素子20の下面電極20bにはんだ層27を介して接合されている。即ち、第1下側放熱板26は、第1半導体素子20と電気的及び熱的に接続されている。これにより、第1下側放熱板26においても半導体装置10の電気回路の一部を構成するだけでなく、第1半導体素子20の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第1上側放熱板22及び第1下側放熱板26が露出される両面冷却構造を有する。
半導体装置10は、第2上側放熱板42と、第2導体スペーサ44と、第2下側放熱板46とをさらに備える。第2導体スペーサ44は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第2導体スペーサ44は、概して板形状あるいはブロック形状の部材であり、上面44aと、上面44aとは反対側に位置する下面44bとを有する。第2導体スペーサ44は封止体12内に位置している。第2導体スペーサ44の上面44aは、第2上側放熱板42にはんだ層43を介して接合されている。第2導体スペーサ44の下面44bは、第2半導体素子40の上面電極40aにはんだ層45を介して接合されている。即ち、第2導体スペーサ44は、第2半導体素子40に電気的に接続されている。第2導体スペーサ44は、必ずしも必要とされないが、第2信号端子19を第2半導体素子40に接続する際のスペースを確保する。
第2上側放熱板42及び第2下側放熱板46は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。第2上側放熱板42は、概して直方体形状又は板形状の部材であり、上面42aと、上面42aとは反対側に位置する下面42bとを有する。第2上側放熱板42の上面42aは、封止体12の上面12aにおいて外部に露出されている。また、第2上側放熱板42の下面42bは、前述した第2導体スペーサ44の上面44aにはんだ層43を介して接合されている。即ち、第2上側放熱板42は第2導体スペーサ44を介して第2半導体素子40と電気的及び熱的に接続されている。これにより、第2上側放熱板42は、半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。
第2下側放熱板46は、概して直方体形状又は板形状の部材であり、上面46aと、上面46aとは反対側に位置する下面46bとを有する。第2下側放熱板46の下面46bは、封止体12の下面12bにおいて外部に露出されている。また、第2下側放熱板46の上面46aは、第2半導体素子40の下面電極40bにはんだ層47を介して接合されている。即ち、第2下側放熱板46は、第2半導体素子40と電気的及び熱的に接続されている。これにより、第2下側放熱板46においても半導体装置10の電気回路の一部を構成するだけでなく、第2半導体素子40の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置10は、封止体12の両面12a、12bに第2上側放熱板42及び第2下側放熱板46が露出される両面冷却構造を有する。第2下側放熱板46は、後述する第1継手部22c及び第2継手部46cを介して、第1上側放熱板22に接続されている。
上述したように、半導体装置10は、外部接続端子として、P端子14、N端子15及びO端子16を備える。本実施例におけるP端子14、N端子15及びO端子16は、銅で構成されている。但し、P端子14、N端子15及びO端子16は、銅に限定されず、他の導体で構成されてもよい。P端子14は、封止体12の内部において、第1下側放熱板26の上面26aに接続されている。N端子15は、封止体12の内部において、第2上側放熱板42の下面42bに接続されている。そして、O端子16は、第2下側放熱板46の上面46aに接続されている。一例ではあるが、P端子14及びO端子16は、それぞれ第1下側放熱板26及び第2下側放熱板46に一体に形成されている。但し、P端子14及びO端子16の一方又は両方は、それぞれ第1下側放熱板26及び第2下側放熱板46に例えば溶接によって接合されてもよい。また、N端子15は、図示しないが、第2上側放熱板42の第3継手部42cにはんだ付けによって接合されている。
複数の第1信号端子18は、封止体12の内部において、第1半導体素子20の複数の信号電極20cにそれぞれ接続されている。本実施例では、第1信号端子18と第1半導体素子20の信号電極20cとの間が、ボンディングワイヤ18aを介して接続されている。但し、第1信号端子18とボンディングワイヤ18aとの間は、ボンディングワイヤ18a又はその他の接続部材を介することなく、直接的に接続されてもよい。同様に、複数の第2信号端子19は、封止体12の内部において、第2半導体素子40の複数の信号電極40cにそれぞれ接続されている。第2信号端子19と第2半導体素子40の信号電極40cとの間についても、ボンディングワイヤ19aを介して接続されている。但し、第2信号端子19とボンディングワイヤ19aとの間は、ボンディングワイヤ19a又はその他の接続部材を介することなく、直接的に接続されてもよい。
図2、図3に示すように、半導体装置10の第1上側放熱板22は、導体で構成された第1継手部22cをさらに有する。同様に、第2下側放熱板46も、導体で構成された第2継手部46cをさらに有する。第1継手部22c及び第2継手部46cは、封止体12の内部に位置している。第1上側放熱板22の第1継手部22cは、第2下側放熱板46の第2継手部46cにはんだ層50を介して接合されている。即ち、第1継手部22c及び第2継手部46cは、第1上側放熱板22と第2下側放熱板46との間を電気的に接続している。これにより、第1半導体素子20と第2半導体素子40は、第1継手部22c及び第2継手部46cを介して直列に接続される。第1継手部22c及び第2継手部46cは、例えば銅で構成されることができる。第1継手部22cと第1上側放熱板22とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法は、特に限定されず、例えば溶接によって接合されていてもよい。同様に、第2継手部46cと第2下側放熱板46とは、一体に形成されていてもよいし、互いに接合されていてもよい。この場合の接合手法においても、特に限定されず、例えば溶接によって接合されていてもよい。
図3、図5に示すように、半導体装置10の第1下側放熱板26は、導体で構成された導体部61をさらに有する。同様に、同様に、第2下側放熱板46も、導体で構成された導体部62をさらに有する。導体部61の下面61a及び導体部62の下面62aは、封止体12の下面12bにおいて外部に露出されている。また、封止体12の下面12bには、下面12bに開口する穴70が設けられている。本実施例では、穴70の深さ(即ち下面12bからの深さ)は第1下側放熱板26の厚さ及び第2下側放熱板46の厚さとほぼ同等である。封止体12には、穴70の側面12e(以下、穴側面12eと称する)が形成されている。導体部61の端面61bは、穴側面12eにおいて外部に露出されている。同様に、導体部62の端面62bは、穴側面12eにおいて外部に露出されている。導体部61の端面61bと導体部62の端面62bとは、穴70を介して互いに対向している。
以上、本実施例の半導体装置10の構成を説明した。続いて、図6〜図10を参照して、本実施例の半導体装置10の製造方法について説明する。
図6に示すように、初めにリードフレーム100を用意する。リードフレーム100は、上記の第1下側放熱板26と、第2下側放熱板46と、複数の端子14、15、16、18、19とを備える。リードフレーム100では、第1下側放熱板26と第2下側放熱板46とがタイバー60によって連結されている。また、端子14、15、16がタイバー110、112、114、116によって連結されている。さらに、各端子18、19がタイバー118によって連結されている。さらに、端子18、19の周囲にも、タイバー120が配置されている。
次いで、図7、図8に示すように、リードフレーム100に、第1半導体素子20、第2半導体素子40、第1導体スペーサ24、第2導体スペーサ44、第1上側放熱板22、及び、第2上側放熱板42を実装する。具体的には、第1下側放熱板26の上面26aと、第1半導体素子20の下面電極20bとをはんだ層27を介して接合させる。同様に、第2下側放熱板46の上面46aと、第2半導体素子40の下面電極40bとをはんだ層47を介して接合させる。そして、第1導体スペーサ24の下面24bと、第1半導体素子20の上面電極20aとをはんだ層25を介して接合させる。同様に、第2導体スペーサ44の下面44bと、第2半導体素子40の上面電極50aとをはんだ層45を介して接合させる。さらに、第1導体スペーサ24の上面24aと、第1上側放熱板22の下面22bとをはんだ層23を介して接合させるとともに、第1上側放熱板22の第1継手部22cと、第2下側放熱板46の第2継手部46cとをはんだ層50を介して接合させる。さらに、第2導体スペーサ44の上面44aと、第2上側放熱板42の下面42bとをはんだ層43を介して接合させる。さらに、N端子15と、第2上側放熱板42の第3継手部42cとをはんだ層(図示しない)を介して接合させる。
そして、第1信号端子18と第1半導体素子20の信号電極20cとを、ボンディングワイヤ18aを介して接続させる。同様に、第2信号端子19と第2半導体素子40の信号電極40cとを、ボンディングワイヤ19aを介して接続させる。
次いで、第1下側放熱板26、第2下側放熱板46、第1半導体素子20、第2半導体素子40、第1導体スペーサ24、第2導体スペーサ44、第1上側放熱板22、及び、第2上側放熱板42を封止する封止体12を成形する(図9、図10参照)。この際、第1下側放熱板26と第2下側放熱板46とを連結するタイバー60の少なくとも一部も封止体12の内部に配置されるように封止体12を成形する。その後、成形された封止体12の上面を適宜切削し、図9、図10に示すように、第1上側放熱板22の上面22a及び第2上側放熱板42の上面42aを封止体12の上面12aに露出させる。同様に、成形された封止体12の下面を適宜切削し、図9、図10に示すように、第1下側放熱板26の下面26b、第2下側放熱板46の下面46b、及び、タイバー60の下面60aを封止体12の下面12bに露出させる。
その後、封止体12の外部のタイバー110、112、114、116、118、120を除去する(図1〜図5参照)。そして、封止体12の下面12bの一部、及び、タイバー60の下面60aの一部に亘る範囲を除去し、穴70を形成する(図1〜図5参照)。穴70が形成されることで、タイバー60が穴70によって断絶され、第1下側放熱板26と一体に設けられた部分である導体部61と、第2下側放熱板46と一体に設けられた部分である導体部62とに分かれる。この結果、図3、図5に示すように、導体部61の端面61bは、穴側面12eにおいて外部に露出し、導体部62の端面62bは、穴側面12eにおいて外部に露出する。導体部61の端面61bと導体部62の端面62bとは、穴70を介して互いに対向する。また、導体部61の下面61a及び導体部62の下面62aは、封止体12の下面12bにおいて外部に露出する。
以上の各工程が実行されることにより、図1〜図5に示す本実施例の半導体装置10が製造される。
以上、本実施例の半導体装置10の構成及びその製造方法を説明した。上記の通り、タイバー60を介して連結された第1下側放熱板26及び第2下側放熱板46を有するリードフレーム100を用意し、第1下側放熱板26及び第2下側放熱板46に第1半導体素子20及び第2半導体素子40等を実装する(図6〜図8参照)。そして、タイバー60が封止体12の内部に位置するように封止体12を成形した後で、当該タイバー60が断絶されるように封止体12に穴70を形成する(図9、図10、図3、図5参照)。即ち、封止体12を成形するときは、タイバー60が封止体12の内部に位置することを許容し、封止体12を成形した後に、タイバー60の一部(又は全部)をその周囲の封止体12と共に取り除く。これにより、リードフレーム100には、封止体12で封止される範囲の外側だけでなく、当該範囲の内側にもタイバーを設けることができる。タイバーを設ける範囲の自由度が増すことで、リードフレーム100の剛性を効果的に高めることができ、リードフレーム100の変形を有意に抑制することができる。そのため、上記の製造方法によると、製造される半導体装置10の寸法精度を向上することができる。本実施例の製造方法で製造される本実施例の半導体装置10は、高い寸法精度を備える。
本実施例と請求項の記載の対応関係を説明しておく。第1下側放熱板26と第2下側放熱板46とがそれぞれ「第1導体板」「第2導体板」の一例である。導体部61と導体部62とが「第1導体板又はそこから延びる導体部と、第2導体板又はそこから延びる導体部」の一例である。穴側面12eが「穴の内面」の一例である。
(第2実施例)
図11に示すように、本実施例の半導体装置210では、封止体12の下面12bに形成される穴70の形成範囲が第1実施例とは異なる。図11に示すように、本実施例では、タイバー60が穴70によって除去され、導体部61、62(図3参照)が残存しないように穴70が形成されている。本実施例では、第1下側放熱板26の端面26cの一部と、第2下側放熱板46の端面46dの一部とが、穴70の内面に互いに対向して露出する。本実施例では、端面26cの一部と端面46dの一部とが「第1導体板又はそこから延びる導体部と、第2導体板又はそこから延びる導体部」の一例である。
(第3実施例)
図12に示すように、本実施例の半導体装置310でも、封止体12の下面12bに形成される穴70の形成範囲が第1実施例とは異なる。図12に示すように、本実施例では、穴70が形成されることにより、タイバー60ともに、第1下側放熱板26の一部、及び、第2下側放熱板46の一部も除去される。本実施例でも、導体部61、62(図3参照)は残存しない。本実施例でも、第1下側放熱板26の一部と、第2下側放熱板46の一部とが、穴70の内面に互いに対向して露出する。
(第4実施例)
図13に示すように、本実施例の半導体装置410でも、封止体12の下面12bに形成される穴70の形成範囲が第1実施例とは異なる。図13に示すように、本実施例では、穴70が、封止体12の下面12bから上面12aまで貫通する貫通穴として形成される。また、本実施例でも、穴70が形成されることで、タイバー60が除去される。本実施例でも、第1下側放熱板26の端面26cの一部と、第2下側放熱板46の端面46dの一部とが、穴70の内面に互いに対向して露出する。本実施例では、端面26cの一部と端面46dの一部とが「第1導体板又はそこから延びる導体部と、第2導体板又はそこから延びる導体部」の一例である。
(第5実施例)
図14に示すように、本実施例の半導体装置510では、穴70と連通する複数本のグリス溝72a〜72fが形成されている点が第1実施例とは異なる。各グリス溝72a〜72fの深さは、穴70の深さよりも浅く形成されているが、各グリス溝72a〜72fの深さはこれに限られない。本実施例では、各グリス溝72a〜72fは、穴70から放射状に形成されている。グリス溝72a〜72cは、一部が第1下側放熱板26に達するように形成され、グリス溝72d〜72fは、一部が第2下側放熱板46に達するように形成されている。
(第6実施例)
本実施例は第5実施例の変形例である。図15に示すように、本実施例の半導体装置610では、各グリス溝72a〜72fが、穴70から直線状に形成されている。本実施例でも、グリス溝72a〜72cは、一部が第1下側放熱板26に達するように形成され、グリス溝72d〜72fは、一部が第2下側放熱板46に達するように形成されている。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:封止体
14:P端子
15:N端子
16:O端子
18、19:信号端子
20、40:半導体素子
22、42:上側放熱板
23、25、27、43、45、47、50:はんだ層
24、44:導体スペーサ
26、46:下側放熱板
60:タイバー
61、62:導体部
72a、72b、72c、72d、72e、72f:グリス溝
100:リードフレーム
110、112、114、116、118、120 :タイバー
210:半導体装置
310:半導体装置
410:半導体装置
510:半導体装置
610:半導体装置

Claims (1)

  1. 第1半導体素子と、
    第2半導体素子と、
    前記第1半導体素子及び前記第2半導体素子を封止する封止体と、
    前記封止体の内部で前記第1半導体素子に接合され、前記封止体の一表面に露出する第1導体板と、
    前記封止体の内部で前記第2半導体素子に接合され、前記封止体の前記一表面に露出する第2導体板と、
    を備え、
    前記封止体の前記一表面には、前記第1導体板と前記第2導体板との間に穴が設けられており、
    前記穴の内面には、前記第1導体板又はそこから延びる導体部と、前記第2導体板又はそこから延びる導体部が、互いに対向して露出している、
    半導体装置。
JP2018241540A 2018-12-25 2018-12-25 半導体装置 Pending JP2020102595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018241540A JP2020102595A (ja) 2018-12-25 2018-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018241540A JP2020102595A (ja) 2018-12-25 2018-12-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2020102595A true JP2020102595A (ja) 2020-07-02

Family

ID=71140022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018241540A Pending JP2020102595A (ja) 2018-12-25 2018-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2020102595A (ja)

Similar Documents

Publication Publication Date Title
JP4576448B2 (ja) 電力用半導体装置
WO2015190559A1 (ja) パワーモジュールおよびその製造方法
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP7040032B2 (ja) 半導体装置
EP3522213B1 (en) Semiconductor device
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2019186403A (ja) 半導体装置
JP2015126168A (ja) パワーモジュール
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
WO2018151010A1 (ja) 半導体装置
US10950526B2 (en) Semiconductor device
JP2019029410A (ja) 半導体モジュール
JP2019083292A (ja) 半導体装置
JP2015185835A (ja) 半導体装置及びその製造方法
US12113002B2 (en) Plurality of transistors attached to a heat sink with a periphery notch
US11694948B2 (en) Semiconductor device and semiconductor module using same
JP6692449B2 (ja) 半導体モジュールおよび半導体装置
JP7147186B2 (ja) 半導体装置
JP2020102595A (ja) 半導体装置
JP2015076441A5 (ja)
JP2019067950A (ja) 半導体装置の製造方法
JP7074046B2 (ja) 半導体装置とその製造方法
JP7159609B2 (ja) 半導体装置
JP7278439B1 (ja) 半導体装置及びそれを用いた電力変換装置
JP7069848B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720