JPH02207592A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JPH02207592A
JPH02207592A JP1029526A JP2952689A JPH02207592A JP H02207592 A JPH02207592 A JP H02207592A JP 1029526 A JP1029526 A JP 1029526A JP 2952689 A JP2952689 A JP 2952689A JP H02207592 A JPH02207592 A JP H02207592A
Authority
JP
Japan
Prior art keywords
electronic component
pad
bumps
bump
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1029526A
Other languages
English (en)
Inventor
Katsutoshi Yamauchi
勝利 山内
Yasuo Kawamura
河村　泰雄
Toshihiro Sakamura
坂村　利弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1029526A priority Critical patent/JPH02207592A/ja
Publication of JPH02207592A publication Critical patent/JPH02207592A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電子部品をプリント板等に実装する際に適用される電子
部品の実装方法に関し、 特に実装後のバンプ（接合用半田）の形状を熱歪に強い
形に矯正して、半田付は接合部の信顛性を向上させた電
子部品の実装方法の提供を目的とし、 基板側に設けられたパッド上に電子部品側に設けられた
パッドを位置決めし、これを加熱することによって前記
両パッド上に配置されたバンプを溶融させて前記電子部
品を前記基板に実装する電子部品の実装方法において、
前記基板側および電子部品側のバンプを溶融させた後、
前記電子部品を引き上げ手段により引き上げて、前記基
板側のパッドと電子部品側のパッド間の間隔を拡大させ
るようにした実装方法。
〔産業上の利用分野〕
本発明は電子部品をプリント板（以下基板と呼ぶ）に実
装する際に適用される電子部品の実装方法に関する。
〔従来の技術〕
第２図（ａｌと（ｂ）および（Ｃ１は従来の電子部品の
実装方法を工程別に示した模式的要部側断面図である。
これらの図において、１は電子部品、１１は該電子部品
１が実装される基板、２は電子部品１側に設けられたパ
ッド、３は該パッド２上に配置されたバンプ、１２は基
板ｌｌ側に設けられたパッド、１３はパッド１２上に配
置されたバンプ、１５は基板１１上に塗布された酸化膜
除去用のフラックス、２０はバンプ３および１３上に形
成された酸化膜をそれぞれ示す。
以下この実装方法を工程順序に従って説明する。
■、基板１１側のパッド１２上に電子部品１側のパッド
２を第２図（ａ）に示す如く位置決めする。
■０位置決めが終了すると、次は電子部品１を第２図（
′ｂ）に示す如く矢印８方向に移動させて両者を当接さ
せる。
■、この状態でこれを例えばペーパー槽（図示せず）内
に収容して加熱する。この加熱によってフラックス１５
が作用して酸化膜２０を除去する。その結果、半田で構
成されたバンプ３と１３が第２図（ｂ）に示す如く溶融
して接合状態となる。
■、さらに加熱を続けることにより、バンプ３と１３は
完全に溶は合って第２図（Ｃ）に示すような状態となり
、半田付けが完了する。
〔発明が解決しようとする課題〕
しかしながら、上記従来の方法によって実装を行うと、
実装後のバンプ３の形状が、その中央部分が外方へ張り
出した所謂“布袋腹型”となる。
これは電子部品１の自重によって生じる現象である。し
かしながら、接合部がこのような形状であると、電子部
品と基板との熱膨張係数の差によって生じる熱歪による
ストレスがパッドとバンプの接合部分に集中するため、
この接合部付近に例えば矢印Ａ方向、或いは矢印Ａ゛方
向外力が加わった場合は当該接合部にクラック（亀裂）
が生じるという問題点があった。
本発明はこの問題点を解決するためになされたもので、
部品実装後のバンプの形状をストレスに強い形状、即ち
“柱状”或いは“ツヅミ状”に矯正するような手段を講
じている点にその特徴がある。
〔課題を解決するための手段〕
本発明による電子部品の実装方法は、第１図に示すよう
に、基板１１側および電子部品１側のバンプ３，１３を
溶融させた後、前記電子部品１を引き上げ手段により引
き上げて、前記パッド２と１２間の間隔Ｇを拡大させる
構成になっている。
〔作　用〕
本発明はこのように、バンプ３，１３を溶融させた後、
前記電子部品を引き上げ手段により引き上げて、電子部
品側のパッド２と基板側のパッド間の間隔Ｇを拡大させ
る構成になっているので、部品実装後のバンプの形状が
熱歪に強い形（“柱状或いはツヅミ状″）に矯正される
。尚その詳細なる説明は次項において本願発明者が行っ
た実験データにより説明する。
〔実　施　例〕
以下実施例図に基づいて本発明の詳細な説明する。
第１図（ａｌ、　（ｂｌ、　（Ｃ１，（ｄｌおよび（８
１は本発明の一実施例を示す模式的要部側断面図である
が、前記第２図と同一部分には同一符号を付している。
以下本発明による電子部品の実装方法を工程手順に従っ
て説明する。尚、本発明においては、ノンフラックス接
合の超音波振動を加えたバンプ接合方法を用いている。
図において、８は電子部品１の上面に設けられた磁性体
層を示す。
■、第１図（ａｌに示すように、基板１１側のパッド１
２上に電子部品１側のパッド２を位置決めする。
■、電子部品１を矢印８方向に移動させてパッド１２上
に配置されているバンプ１３とパッド２上に配置されて
いるバンプ３とを当接させ、これを加熱する。
■、加熱中に基板１１に対して超音波振動３０を加え・
る（第１図（ｂｌ参照）。この超音波振動３０が当接状
態にあるバンプ３と１３の表面に形成されている酸化膜
２０を破壊する。
■、酸化膜２０が破壊されたことによって溶融している
バンプ３と１３が互いに融合して第１図（ｔｌ）に示す
ように半田付けが始まる。
■、この操作を続けることによって溶融状態のバンプ３
と１３が完全に融合し、電子部品１と基板１１は該バン
プ３と１３を介して第１図（Ｃ１に示すように結合され
る。
■、実装完了状態にある電子部品１の磁性体層８に磁石
（図示せず）を作用させて電子部品１を第１図（ｄｌに
示すように矢印官方向に持ち上げる。
■、電子部品１を矢印？方向に持ち上げたことによって
電子部品１例のパッド２と基板１１側のパッド１２間の
間隔Ｇが大きくなり、その分、バンプ３は上方に背丈が
伸びて第１図（ｄｉに示すような円柱型の柱状バンプ２
３となる。
■、さらにこの電子部品１を矢印？方向に持ち上げる。
その結果、バンプ３はさらにその背丈が伸びて第１図（
ｅ）に示すようにツヅミ（鼓）状バンプ３３となる。
このように、本発明による実装方法は、実装後のバンプ
の形状を熱歪に強い形、即ち柱状或いはッヅミ状に矯正
する構成になっているので、電子部品１と基板１１とを
結合するバンプの外力に対する抵抗力が増し、容易にク
ランクを生じない。
上記事項を実証するため本願発明者はバンプを接合させ
た状態の試作モデルの寿命評価を熱衝撃テストで行った
。テスト条件として＋２５”Ｃ（常温）から−１９６°
Ｃ（極低温）の熱衝撃を繰り返してみた。この温度差に
よる接合部に加わるクランク発生回数は従来を“８”と
して対比した結果本願の場合は約“１”となった。つま
り本願は熱歪によるストレスが従来と比較して約８分の
−に緩和されたことになる。よって上記実験データから
明らかなように、本願の方が従来と比較して熱歪による
ストレスの分散効率が高いことから、バンプとパッドの
接合部に応力の集中が無くなり、ひいては外力に対する
抵抗力が増し、クランクの発生が抑制される。
なお、この実施例は、電子部品１を引き上げる手段とし
て磁石を用いる構成としたため、電子部品１の上面に磁
性体層８が設けられているが、引き上げ手段について例
えば真空吸着等を利用した場合は磁性体１ｉ８は不要で
ある。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、電子部
品と基板を結合するバンプのクラック発生を効率的に抑
制し得ることから、製品の信顛性が著しく向上するとい
った優れた工業的効果がある。
【図面の簡単な説明】
第１図（ａｌ、　（ｂ）、　（Ｃ，）、　（ｄ）および
＜ｅ＋は本発明の一実施例を工程別に示した模式的要部
側断面図、 第２図は従来の実装方法を工程別に示した模式的要部側
断面図である。 ３は電子部品側のバンプ、 ８は磁性体層、 １１は基板、 工２は基板側のバンド、 工３は基板側のバンプ、 １５はフラックス、 １６はフラックス残渣、 ２０は酸化膜、 ２３は柱状バンプ、 ３３はツヅミ状バンブ、 をそれぞれ示す。 図において、１は電子部品、 ２は電子部品側のパッド、 第 図 （ン−ｒ） （ｄ） ／ ツー （ｅ） 本発明内−笑厩ｌ」をホＴ図 第１図（イ／＋２）

Claims (1)

  1. 【特許請求の範囲】 基板（１１）側に設けられたパッド（１２）上に電子部
    品（１）側に設けられたパッド（２）を位置決めし、こ
    れを加熱することによって前記パッド（２），（１２）
    上に配置されたバンプ（３），（１３）を溶融させて前
    記電子部品（１）を前記基板（１１）に実装する電子部
    品の実装方法において、 前記基板（１１）側および電子部品（１）側のバンプ（
    ３），（１３）を溶融させた後、前記電子部品（１）を
    引き上げ手段により引き上げて、前記パッド（２）と（
    １２）間の間隔を拡大させるようにしたことを特徴とす
    る電子部品の実装方法。
JP1029526A 1989-02-07 1989-02-07 電子部品の実装方法 Pending JPH02207592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1029526A JPH02207592A (ja) 1989-02-07 1989-02-07 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029526A JPH02207592A (ja) 1989-02-07 1989-02-07 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH02207592A true JPH02207592A (ja) 1990-08-17

Family

ID=12278552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029526A Pending JPH02207592A (ja) 1989-02-07 1989-02-07 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH02207592A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303182A (ja) * 1989-05-18 1990-12-17 Mitsubishi Electric Corp 電子部品の実装方法
JPH1140610A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd バンプ付ワークの実装方法
JP2009010430A (ja) * 2008-10-15 2009-01-15 Renesas Technology Corp 半導体素子の実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303182A (ja) * 1989-05-18 1990-12-17 Mitsubishi Electric Corp 電子部品の実装方法
JPH1140610A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd バンプ付ワークの実装方法
JP2009010430A (ja) * 2008-10-15 2009-01-15 Renesas Technology Corp 半導体素子の実装方法

Similar Documents

Publication Publication Date Title
US8759158B2 (en) Assembly jig for a semiconductor device and assembly method for a semiconductor device
TW459317B (en) Joint structure between film substrate semiconductor chip and manufacturing method
JPH06296080A (ja) 電子部品実装基板及び電子部品実装方法
JPH04192596A (ja) 電子部品の表面実装構造
JP2000286380A (ja) 半導体の実装構造および製造方法
JPH02207592A (ja) 電子部品の実装方法
JPS5873127A (ja) Ｉｃチツプのはんだ溶融接続方法
JPH08236918A (ja) 電子部品の実装方法
JP3565204B2 (ja) 電子装置
JP3383518B2 (ja) 半田バンプを有する配線基板の製造方法
JPH01209736A (ja) 半導体素子の交換方法
JP2809952B2 (ja) ハンダバンプ形成方法
JP3392735B2 (ja) はんだバンプ形成方法
JPS59169694A (ja) 半田接着方法
JP3168889B2 (ja) 半導体素子の実装方法
TWI813341B (zh) 覆晶接合方法
JPH04363055A (ja) 半導体パッケージ
JP3217041B2 (ja) 電子部品の実装構造
JP3214486B2 (ja) 電子部品の実装構造
JP2003324125A (ja) 半導体装置
JPH04268739A (ja) 半導体装置の製造方法
JPH0794674A (ja) 半導体装置およびその製造方法
JPS62160735A (ja) フリツプチツプ素子のボンデイング方式
JPS61156745A (ja) チツプ実装法
JPH0281464A (ja) 半導体装置の製造方法