JPH0281464A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0281464A JPH0281464A JP63233316A JP23331688A JPH0281464A JP H0281464 A JPH0281464 A JP H0281464A JP 63233316 A JP63233316 A JP 63233316A JP 23331688 A JP23331688 A JP 23331688A JP H0281464 A JPH0281464 A JP H0281464A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- forming
- lead electrodes
- circuit board
- forming member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 22
- 238000003825 pressing Methods 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
童栗上夏■皿分界
本発明はリード電極付きIC等の半導体装置の製造方法
に関する。
に関する。
災来Ω且古
従来からIC等の半導体装置の実装方式としてペデスタ
ル方式やテープキャリヤ方式が知られている。ペデスタ
ル方式では、ICを実装しようとする回路基板に形成し
た配線パターン上に、ICの電極数と同数のペデスタル
を形成しなければならないので、−枚の回路基板に多数
のICを実装する場合には、IC−個分のペデスタルの
歩留り率が高率であっても、回路基板全体では各ICの
歩留り率が積算されることになって、全体としての歩留
り率は大幅に低下するという問題点があった。また、実
装されたICの中に不良品があった場合でも、そのIC
の電極とペデスタルとが直接的に接続されているので取
り外すことができず、ICを交換することができなかっ
た。
ル方式やテープキャリヤ方式が知られている。ペデスタ
ル方式では、ICを実装しようとする回路基板に形成し
た配線パターン上に、ICの電極数と同数のペデスタル
を形成しなければならないので、−枚の回路基板に多数
のICを実装する場合には、IC−個分のペデスタルの
歩留り率が高率であっても、回路基板全体では各ICの
歩留り率が積算されることになって、全体としての歩留
り率は大幅に低下するという問題点があった。また、実
装されたICの中に不良品があった場合でも、そのIC
の電極とペデスタルとが直接的に接続されているので取
り外すことができず、ICを交換することができなかっ
た。
一方、テープキャリヤ方式では、ICの各電極に対応す
るリード電極がベースフィルム上に形成されている。と
ころが、このベースフィルムが温度条件などによって収
縮することによりリード電極間のピッチが変化するので
、いわゆる寸法安定性が悪い。また、ベースフィルム自
体が高価であることから、製造コストが高くなるという
問題点もあった。
るリード電極がベースフィルム上に形成されている。と
ころが、このベースフィルムが温度条件などによって収
縮することによりリード電極間のピッチが変化するので
、いわゆる寸法安定性が悪い。また、ベースフィルム自
体が高価であることから、製造コストが高くなるという
問題点もあった。
このような問題点を克服するために、例えば、特開昭6
3−34935号公報に示すようなICの実装方法が提
案されている。この方法の特徴とするところは、リード
形成用基板上にリード電極を剥離可能に形成するととも
に、このリード電極上の所定位置にバンプを形成し、か
つこのバンプを介してICの電極とリード電極とを接続
してリード電極付きICとしたのち、リード電極付きI
Cをリード形成用基板から分離し、このリード電極付き
ICを回路基板における所要位置に配置して各リード電
極を対応する配線パターンに接続することにある。
3−34935号公報に示すようなICの実装方法が提
案されている。この方法の特徴とするところは、リード
形成用基板上にリード電極を剥離可能に形成するととも
に、このリード電極上の所定位置にバンプを形成し、か
つこのバンプを介してICの電極とリード電極とを接続
してリード電極付きICとしたのち、リード電極付きI
Cをリード形成用基板から分離し、このリード電極付き
ICを回路基板における所要位置に配置して各リード電
極を対応する配線パターンに接続することにある。
日 (”しよ゛と る蕾
しかしながら、特開昭63−34935号公報に記載の
ICの実装方法においても、以下に述べるような問題点
がある。第2図に示した半導体装置は、IC10aの電
極11a上にバンプ12aおよびリード電極13aを形
成したリード電極付きIC20aを、ガラス製の回路基
板30aの配線パターン31a上に半田32aによって
取り付けたものである。このような半導体装置が電子機
器等に組み込まれて使用されるとき、この半導体装置の
周囲温度の変化が生じると、IC10a、 リード電極
13aの材料である銅および回路基板30aの材料であ
るガラスのそれぞれの線膨張率の違いによってリード電
極15に応力が発生し、バンプ12aや半田32aの部
分に損傷が発生する。この損傷の発生をなくするために
は、I Cl0a 、リード電極13aの銅および回路
基板30aのガラスの線膨張率が、それぞれ3.5 X
l0−″、17X10−’および8.5 Xl0−bで
あることを考慮すると、IC10aのチップサイズが1
0mmであるとき、リード電極13aの全長は、半田付
は領域dの長さを0.5 mmとすると、この半田付は
領域以外の領域!の長さとして2.94mmを必要とし
、リード電極13aの長さは3.44鵬となる。
ICの実装方法においても、以下に述べるような問題点
がある。第2図に示した半導体装置は、IC10aの電
極11a上にバンプ12aおよびリード電極13aを形
成したリード電極付きIC20aを、ガラス製の回路基
板30aの配線パターン31a上に半田32aによって
取り付けたものである。このような半導体装置が電子機
器等に組み込まれて使用されるとき、この半導体装置の
周囲温度の変化が生じると、IC10a、 リード電極
13aの材料である銅および回路基板30aの材料であ
るガラスのそれぞれの線膨張率の違いによってリード電
極15に応力が発生し、バンプ12aや半田32aの部
分に損傷が発生する。この損傷の発生をなくするために
は、I Cl0a 、リード電極13aの銅および回路
基板30aのガラスの線膨張率が、それぞれ3.5 X
l0−″、17X10−’および8.5 Xl0−bで
あることを考慮すると、IC10aのチップサイズが1
0mmであるとき、リード電極13aの全長は、半田付
は領域dの長さを0.5 mmとすると、この半田付は
領域以外の領域!の長さとして2.94mmを必要とし
、リード電極13aの長さは3.44鵬となる。
このように長いリード電極を有するリード電極付きIC
を基板等に実装した場合には、実装密度が小さくなる。
を基板等に実装した場合には、実装密度が小さくなる。
また、このようなリード電極付きICをリード形成用基
板から分離する場合、リード電極が、リード形成用基板
表面に形成されている金属との親和性が低いITO(イ
ンジウム・錫酸化物)蒸着膜等から剥離するときに、リ
ード電極13aに曲がりが発生することが多く、リード
電極付きICの歩留りが低くなる。
板から分離する場合、リード電極が、リード形成用基板
表面に形成されている金属との親和性が低いITO(イ
ンジウム・錫酸化物)蒸着膜等から剥離するときに、リ
ード電極13aに曲がりが発生することが多く、リード
電極付きICの歩留りが低くなる。
本発明は上記事情に鑑みて創案されたものであって、リ
ード電極を短くしてリード形成用基板からリード電極付
き[Cを剥離するときにリード電極に曲がりが生じるこ
とがなく、またリード電極が短くても周囲温度の変化に
よる応力によってリード電極のバンプや半田付けの部分
にt員傷を生じることがなく、そして、リード電極付き
ICの基板への実装密度も太き(することが出来るリー
ド電極付きIC等の半導体装置の製造方法を提供するこ
とを目的としている。
ード電極を短くしてリード形成用基板からリード電極付
き[Cを剥離するときにリード電極に曲がりが生じるこ
とがなく、またリード電極が短くても周囲温度の変化に
よる応力によってリード電極のバンプや半田付けの部分
にt員傷を生じることがなく、そして、リード電極付き
ICの基板への実装密度も太き(することが出来るリー
ド電極付きIC等の半導体装置の製造方法を提供するこ
とを目的としている。
課mi先if犬2ム曳手段
以上の課題を解決するために本発明の半導体装置の製造
方法は、リード形成用基板上に剥離可能に形成したリー
ド電極とこのリード電極に接続されたICとを有するリ
ード電極付きICを前記リード形成用基板から分離後、
段差を有するフォーミングステージ上に載置し、次いで
前記フォーミングステージの上方に配置され且つ吸着手
段と加熱押圧体とを有するフォーミング部材の前記吸着
手段を前記ICに当接するとともに、前記フォーミング
部材の加熱押圧体の下端を前記段差に圧接することによ
り前記リード電極を屈曲形成したあと、前記吸着手段で
前記リード電極付きICを吸着し、前記フォーミング部
材を移動して前記リード電極付きICを回路基板上の所
要位置に配置し、次に前記加熱押圧体の熱によって前記
リード電極と前記回路基板上の配線パターン間に設けた
半田を溶かして前記リード電極と前記配線パターンとを
接続する。
方法は、リード形成用基板上に剥離可能に形成したリー
ド電極とこのリード電極に接続されたICとを有するリ
ード電極付きICを前記リード形成用基板から分離後、
段差を有するフォーミングステージ上に載置し、次いで
前記フォーミングステージの上方に配置され且つ吸着手
段と加熱押圧体とを有するフォーミング部材の前記吸着
手段を前記ICに当接するとともに、前記フォーミング
部材の加熱押圧体の下端を前記段差に圧接することによ
り前記リード電極を屈曲形成したあと、前記吸着手段で
前記リード電極付きICを吸着し、前記フォーミング部
材を移動して前記リード電極付きICを回路基板上の所
要位置に配置し、次に前記加熱押圧体の熱によって前記
リード電極と前記回路基板上の配線パターン間に設けた
半田を溶かして前記リード電極と前記配線パターンとを
接続する。
■
リード形成用基板からリード電極付きICが分離されて
フォーミングステージ上に載置され、フォーミング部材
の吸着手段がICに当接するとともにフォーミング部材
の加熱押圧体の下端がフォーミングステージの段差に圧
接してリード電極を屈曲形成し、吸着手段でリード電極
付きICを吸着し、フォーミング部材を移動してリード
電極付きICを回路基板上に配置し、加熱押圧体の熱に
よってリード電極と基板上の配線パターン間に設けた半
田が溶かされてリード電極と配線パターンとが接続され
る。
フォーミングステージ上に載置され、フォーミング部材
の吸着手段がICに当接するとともにフォーミング部材
の加熱押圧体の下端がフォーミングステージの段差に圧
接してリード電極を屈曲形成し、吸着手段でリード電極
付きICを吸着し、フォーミング部材を移動してリード
電極付きICを回路基板上に配置し、加熱押圧体の熱に
よってリード電極と基板上の配線パターン間に設けた半
田が溶かされてリード電極と配線パターンとが接続され
る。
尖搭桝
以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明の一実施例に係る各工程を示す説明図であ
って、第1図(a)はリード形成用基板上にリード電極
付きICを設けた状態を、第1図(b)はリード電極付
きICをフォーミングステージ上に載置した状態を、第
1図(C)はフォーミング部材とフォーミングステージ
とによってリード電極付きICのリード電極を折り曲げ
た状態を、第1図(d)はフォーミング部材によってリ
ード電極付きICを回路基板上に取り付けた状態をそれ
ぞれ示す。
1図は本発明の一実施例に係る各工程を示す説明図であ
って、第1図(a)はリード形成用基板上にリード電極
付きICを設けた状態を、第1図(b)はリード電極付
きICをフォーミングステージ上に載置した状態を、第
1図(C)はフォーミング部材とフォーミングステージ
とによってリード電極付きICのリード電極を折り曲げ
た状態を、第1図(d)はフォーミング部材によってリ
ード電極付きICを回路基板上に取り付けた状態をそれ
ぞれ示す。
第1図(a)において、40はリード形成用基板であっ
て、ガラス基板41の表面全面にわたって、金属との親
和性が低いITO(インジウム・錫酸化物)を蒸着して
ITO蒸着膜42を形成したものである。
て、ガラス基板41の表面全面にわたって、金属との親
和性が低いITO(インジウム・錫酸化物)を蒸着して
ITO蒸着膜42を形成したものである。
このようなリード形成用基板40の表面全面に、厚みが
30μm程度で銅からなるメツキ層を形成し、このメツ
キ層をフォトリソグラフィやフォトエツチングによって
エツチングして、長さが例えば1〜21II11のリー
ド電極13を形成する。このようにリード電極13が形
成されたリード形成用基板40の表面全面にレジスト膜
を形成し、リード電極13上でICl0の電極11が接
続される所定位置のレジスト膜を除去し、その個所に金
もしくは銅からなる突起部、いわゆるバンプ12をメツ
キにより形成する。
30μm程度で銅からなるメツキ層を形成し、このメツ
キ層をフォトリソグラフィやフォトエツチングによって
エツチングして、長さが例えば1〜21II11のリー
ド電極13を形成する。このようにリード電極13が形
成されたリード形成用基板40の表面全面にレジスト膜
を形成し、リード電極13上でICl0の電極11が接
続される所定位置のレジスト膜を除去し、その個所に金
もしくは銅からなる突起部、いわゆるバンプ12をメツ
キにより形成する。
このバンプ12の高さは30μm程度とする。次に前記
レジスト膜を全面的に除去したのち、ICl0の電極1
3とバンプ12とが互いに当接するようにしてリード電
極13上にICl0を載置する。更にこれらの両者を熱
圧着することにより、ICl0の電極11とリード電極
13とをバンプ12を介して接続する。
レジスト膜を全面的に除去したのち、ICl0の電極1
3とバンプ12とが互いに当接するようにしてリード電
極13上にICl0を載置する。更にこれらの両者を熱
圧着することにより、ICl0の電極11とリード電極
13とをバンプ12を介して接続する。
このことによりICl0はリード電極付きIC20とな
る。
る。
そして、リード電極付きIC20を真空吸着等で引っ張
ることにより、リード形成用基板40を構成するITO
蒸着膜42からリード電極13が剥離し、リード電極付
きIC20がリード形成用基板4oがら分離する。
ることにより、リード形成用基板40を構成するITO
蒸着膜42からリード電極13が剥離し、リード電極付
きIC20がリード形成用基板4oがら分離する。
このようなリード電極付きIC20を、図示しない移送
手段によって、第1図(ハ)に示すようにフォーミング
ステージ51の上に載置する。フォーミングステージ5
1の上面には一対の段差511が形成されている。フォ
ーミングステージ51の上方には、フォーミング部材5
2が設けられている。フォーミング部材52は吸着手段
として吸着コレット521 とこの吸着コレット521
の両側に配置した一対の加熱押圧体522とを具備して
いる。加熱押圧体522の下端にはモリブデン、ニクロ
ム或いはインコネル等からなるサーモードツールが設け
られている。
手段によって、第1図(ハ)に示すようにフォーミング
ステージ51の上に載置する。フォーミングステージ5
1の上面には一対の段差511が形成されている。フォ
ーミングステージ51の上方には、フォーミング部材5
2が設けられている。フォーミング部材52は吸着手段
として吸着コレット521 とこの吸着コレット521
の両側に配置した一対の加熱押圧体522とを具備して
いる。加熱押圧体522の下端にはモリブデン、ニクロ
ム或いはインコネル等からなるサーモードツールが設け
られている。
このサーモードツールに200〜300Aの電流を流す
と、発生するジュール熱でサーモードツールはほぼ瞬間
的に400〜500°Cの温度になる。なお、第1図(
b)〜(d)では吸着コレット521と加熱押圧体52
2の下端部分のみを示している。
と、発生するジュール熱でサーモードツールはほぼ瞬間
的に400〜500°Cの温度になる。なお、第1図(
b)〜(d)では吸着コレット521と加熱押圧体52
2の下端部分のみを示している。
次に、第1図(C)に示すように、フォーミング部材5
2を降下させて吸着コレット521をICl0に当接さ
せるとともに、常温状態に保たれている加熱押圧体52
2の下端をフォーミングステージ51の段差511に圧
接させる。すると、リード電極13は加熱押圧体522
の下端部分によって段差511に圧接されて、2個所で
ほぼ90@屈曲しているように形成される。
2を降下させて吸着コレット521をICl0に当接さ
せるとともに、常温状態に保たれている加熱押圧体52
2の下端をフォーミングステージ51の段差511に圧
接させる。すると、リード電極13は加熱押圧体522
の下端部分によって段差511に圧接されて、2個所で
ほぼ90@屈曲しているように形成される。
この状態で吸着コレット521でリード電極付きIC2
0を吸着し、フォーミング部材52にリード電極付きI
C20を保持させる。次いで、この状態のフォーミング
部材52を、図示しない移動手段によって移動させるこ
とにより、リード電極付きIC20を回路基板30上に
載置する。即ち、リード電極付きIC20のリード電極
13の先端部分の下面が、回路基板30上に形成した配
線パターン31上の所定個所に設けた半田32に当接す
るように載置する。
0を吸着し、フォーミング部材52にリード電極付きI
C20を保持させる。次いで、この状態のフォーミング
部材52を、図示しない移動手段によって移動させるこ
とにより、リード電極付きIC20を回路基板30上に
載置する。即ち、リード電極付きIC20のリード電極
13の先端部分の下面が、回路基板30上に形成した配
線パターン31上の所定個所に設けた半田32に当接す
るように載置する。
そして、加熱押圧体522の前記サーモードツールが通
電されて熱せられる。この熱はリード電極13を経て半
田32に伝えられて半田32が融け、リード電極13と
配線パターン31との接続が完了する。この後、吸着コ
レット521の吸引を中止し、フォーミング部材52を
引き上げる。このようにして、リード電極付きIC20
を回路基板30上へ搭載する半導体装置の製造が完了す
る。
電されて熱せられる。この熱はリード電極13を経て半
田32に伝えられて半田32が融け、リード電極13と
配線パターン31との接続が完了する。この後、吸着コ
レット521の吸引を中止し、フォーミング部材52を
引き上げる。このようにして、リード電極付きIC20
を回路基板30上へ搭載する半導体装置の製造が完了す
る。
光凱■四呆
以上説明したように、本発明の半導体装置の製造方法は
、リード形成用基板から分離したリード電極を有するリ
ード電極付きICを、段差を有するフォーミングステー
ジ上に載置し、フォーミング部材の加熱押圧体の下端を
上記段差に圧接させることによりリード電極を屈曲形成
したあと、フォーミング部材の吸着手段でリード電極付
きICを吸着し、フォーミング部材を移動してリード電
極付きICを回路基板における所要の位置に配置し、加
熱押圧体の熱によってリード電極と配線パターンとの間
に設けた半田を溶かすことによってリード電極と配線パ
ターンとを接続している。
、リード形成用基板から分離したリード電極を有するリ
ード電極付きICを、段差を有するフォーミングステー
ジ上に載置し、フォーミング部材の加熱押圧体の下端を
上記段差に圧接させることによりリード電極を屈曲形成
したあと、フォーミング部材の吸着手段でリード電極付
きICを吸着し、フォーミング部材を移動してリード電
極付きICを回路基板における所要の位置に配置し、加
熱押圧体の熱によってリード電極と配線パターンとの間
に設けた半田を溶かすことによってリード電極と配線パ
ターンとを接続している。
従って、本発明の半導体装置の製造方法によれば、リー
ド電極を短くしてリード形成用基板からリード電極付き
ICを剥離するときにリード電極に曲がりが生じること
がなく、またリード電極が短くても周囲温度の変化によ
る応力によってリード電極のバンプや半田付けの部分に
損傷を生じることがなく、そして、リード電極付きIC
の基板への実装密度も大きくすることが出来るリード電
極付きIC等の半導体装置の製造方法を堤供することが
できる利点がある。
ド電極を短くしてリード形成用基板からリード電極付き
ICを剥離するときにリード電極に曲がりが生じること
がなく、またリード電極が短くても周囲温度の変化によ
る応力によってリード電極のバンプや半田付けの部分に
損傷を生じることがなく、そして、リード電極付きIC
の基板への実装密度も大きくすることが出来るリード電
極付きIC等の半導体装置の製造方法を堤供することが
できる利点がある。
第1図は本発明の一実施例に係る各工程を示す説明図で
あって、第1図(a)はリード形成用基板上にリード電
極付きICを設けた状態を、第1図(b)はリード電極
付きICをフォーミングステージ上に載置した状態を、
第1図(C)はフォーミング部材とフォーミングステー
ジとによってリード電極付きICのリード電極を折り曲
げた状態を、第1図(d)はフォーミング部材によって
リード電極付きICを回路基板上に取り付けた状態をそ
れぞれ示す。 第2図はリード電極付きIcを回路基板上に取り付けた
状態を示す説明図である。 13・・ ・リード電極、 20・・・リード電極付きIC1 30・・・回路基板、 31・・・配線パターン、 32・・・半田、 40・・・リード形成用基板、 51・・・フォーミングステージ、 511 ・・・段差、 52・・・フォーミング部材、 521 ・・・吸着コレット、 522 ・・・加熱押圧体。 (d) 第1図(fの2) (30Σ銘氷叛 第2図
あって、第1図(a)はリード形成用基板上にリード電
極付きICを設けた状態を、第1図(b)はリード電極
付きICをフォーミングステージ上に載置した状態を、
第1図(C)はフォーミング部材とフォーミングステー
ジとによってリード電極付きICのリード電極を折り曲
げた状態を、第1図(d)はフォーミング部材によって
リード電極付きICを回路基板上に取り付けた状態をそ
れぞれ示す。 第2図はリード電極付きIcを回路基板上に取り付けた
状態を示す説明図である。 13・・ ・リード電極、 20・・・リード電極付きIC1 30・・・回路基板、 31・・・配線パターン、 32・・・半田、 40・・・リード形成用基板、 51・・・フォーミングステージ、 511 ・・・段差、 52・・・フォーミング部材、 521 ・・・吸着コレット、 522 ・・・加熱押圧体。 (d) 第1図(fの2) (30Σ銘氷叛 第2図
Claims (1)
- (1)リード形成用基板上に剥離可能に形成したリード
電極とこのリード電極に接続されたICとを有するリー
ド電極付きICを前記リード形成用基板から分離後、段
差を有するフォーミングステージ上に載置し、次いで前
記フォーミングステージの上方に配置され且つ吸着手段
と加熱押圧体とを有するフォーミング部材の前記吸着手
段を前記ICに当接するとともに、前記フォーミング部
材の加熱押圧体の下端を前記段差に圧接することにより
前記リード電極を屈曲形成したあと、前記吸着手段で前
記リード電極付きICを吸着し、前記フォーミング部材
を移動して前記リード電極付きICを回路基板上の所要
位置に配置し、次に前記加熱押圧体の熱によって前記リ
ード電極と前記回路基板上の配線パターン間に設けた半
田を溶かして前記リード電極と前記配線パターンとを接
続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63233316A JP2709484B2 (ja) | 1988-09-17 | 1988-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63233316A JP2709484B2 (ja) | 1988-09-17 | 1988-09-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0281464A true JPH0281464A (ja) | 1990-03-22 |
JP2709484B2 JP2709484B2 (ja) | 1998-02-04 |
Family
ID=16953220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63233316A Expired - Lifetime JP2709484B2 (ja) | 1988-09-17 | 1988-09-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2709484B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585281A (en) * | 1995-02-03 | 1996-12-17 | Motorola, Inc. | Process and apparatus for forming and testing semiconductor package leads |
JP2003508898A (ja) * | 1999-08-26 | 2003-03-04 | ハネウェル・インコーポレーテッド | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5755953U (ja) * | 1980-09-17 | 1982-04-01 | ||
JPS5832441A (ja) * | 1981-08-20 | 1983-02-25 | Matsushita Electric Ind Co Ltd | 半導体素子のリ−ド曲げ成形装置 |
JPS6334935A (ja) * | 1986-07-29 | 1988-02-15 | Rohm Co Ltd | Icの実装方法 |
-
1988
- 1988-09-17 JP JP63233316A patent/JP2709484B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5755953U (ja) * | 1980-09-17 | 1982-04-01 | ||
JPS5832441A (ja) * | 1981-08-20 | 1983-02-25 | Matsushita Electric Ind Co Ltd | 半導体素子のリ−ド曲げ成形装置 |
JPS6334935A (ja) * | 1986-07-29 | 1988-02-15 | Rohm Co Ltd | Icの実装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585281A (en) * | 1995-02-03 | 1996-12-17 | Motorola, Inc. | Process and apparatus for forming and testing semiconductor package leads |
JP2003508898A (ja) * | 1999-08-26 | 2003-03-04 | ハネウェル・インコーポレーテッド | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2709484B2 (ja) | 1998-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4332341A (en) | Fabrication of circuit packages using solid phase solder bonding | |
US3921285A (en) | Method for joining microminiature components to a carrying structure | |
US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
US5072874A (en) | Method and apparatus for using desoldering material | |
JPH06103703B2 (ja) | 半田付け方法 | |
JPS60119737A (ja) | 背高半田接続体を形成する方法 | |
JP2756184B2 (ja) | 電子部品の表面実装構造 | |
JPH077038A (ja) | 電子パッケージ | |
JPH02155242A (ja) | 半田を除去するための方法及び装置 | |
US7353983B2 (en) | Vertical removal of excess solder from a circuit substrate | |
JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JP2709484B2 (ja) | 半導体装置の製造方法 | |
JPH0357617B2 (ja) | ||
JP3728918B2 (ja) | 基板、基板の製造方法及び突起製造装置 | |
JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
JP2674786B2 (ja) | Icの実装方法および実装装置 | |
JP2870456B2 (ja) | 電子部品の接合方法 | |
JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
JP3168889B2 (ja) | 半導体素子の実装方法 | |
JPH1123656A (ja) | フリップチップicの検査方法及び検査用基板 | |
JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
JPS5944834A (ja) | 電子回路素子のダイボンデイング方法 | |
JPS6334935A (ja) | Icの実装方法 | |
JPH08153750A (ja) | 電子デバイス組立体およびその製造方法 | |
JPH10189666A (ja) | 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法 |