JPH05101996A - チツプ部品の製造方法 - Google Patents

チツプ部品の製造方法

Info

Publication number
JPH05101996A
JPH05101996A JP3255640A JP25564091A JPH05101996A JP H05101996 A JPH05101996 A JP H05101996A JP 3255640 A JP3255640 A JP 3255640A JP 25564091 A JP25564091 A JP 25564091A JP H05101996 A JPH05101996 A JP H05101996A
Authority
JP
Japan
Prior art keywords
metal paste
chip
chip component
cutting groove
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3255640A
Other languages
English (en)
Other versions
JP3018645B2 (ja
Inventor
Yasuhito Inagaki
泰人 稲垣
Yoshiaki Kono
芳明 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP3255640A priority Critical patent/JP3018645B2/ja
Priority to US07/955,838 priority patent/US5295289A/en
Priority to EP92309050A priority patent/EP0535995B1/en
Priority to DE69204005T priority patent/DE69204005T2/de
Publication of JPH05101996A publication Critical patent/JPH05101996A/ja
Application granted granted Critical
Publication of JP3018645B2 publication Critical patent/JP3018645B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【目的】 積層セラミックコンデンサのようなチップ部
品の外部電極を、所望の厚みで能率的に形成する。 【構成】 ブロック1を個々のチップ6に分割するよう
に、外部電極が形成されるべき面3,4に沿って切断溝
5を形成し、切断溝5内に外部電極となるべき金属ぺー
スト7を流込み、次いで乾燥をさせた後、切断溝5内の
金属ペースト7を2分割するようにブレード8により切
断する。このようにブレード8により2分割された各々
の金属ペースト7が外部電極となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、チップコンデンサ、
チップ抵抗器のようなチップ部品の製造方法に関するも
ので、特に、このようなチップ部品の外部電極を形成す
る工程に特徴があるチップ部品の製造方法に関するもの
である。
【0002】
【従来の技術】この発明にとって興味あるチップ部品の
従来の外部電極形成方法が、たとえば特開昭60−10
9204号公報に記載されている。
【0003】この従来技術では、次のような手順でチッ
プ部品に外部電極が形成される。 (1) 表面側から裏面側へ貫通するように複数個の収
納孔が形成された弾性体からなる第1および第2の保持
プレートを用意する。
【0004】(2) 第1の保持プレートの表面側にチ
ップ部品の一方端が露出するようにして、チップ部品の
他方端をその表面側からその収納孔内に押し込む。
【0005】(3) 第1の保持プレートの表面側に露
出しているチップ部品の一方端に金属ペーストを塗布
し、次いでこれを乾燥する。
【0006】(4) 第1の保持プレートの表面側を第
2の保持プレートの表面側に対向させるとともに、第1
の保持プレートに保持されているチップ部品の金属ペー
ストが付与されていない他方端が第2の保持プレートの
表面側に露出するようにして、第1の保持プレートに保
持されているチップ部品の金属ペーストの付与された一
方端を第2の保持プレートの収納孔内に押し込むことに
より、第1の保持プレートに保持されているチップ部品
を第2の保持プレートに移し変える。
【0007】(5) 第2の保持プレートの表面側に露
出しているチップ部品の他方端に金属ペーストを塗布
し、次いでこれを乾燥する。
【0008】(6) 第2の保持プレートからチップ部
品を取出す。 (7) このように処理されたチップ部品を熱処理炉で
熱処理することにより、金属ペーストを焼成して、外部
電極とする。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来方法では、外部電極を形成するため、ばらばらの
状態とされたチップ部品を取扱わなければならないた
め、それらを一定の方向に配向させるための設備が必要
である。このような設備は、たとえば、前述した第1お
よび第2の保持プレート、ならびに第1の保持プレート
の収納孔内に一定の方向でチップ部品を押し込むための
設備を含む。また、これら設備を用いて外部電極を形成
するために実施されなければならない工程数も比較的多
いという問題にも遭遇する。
【0010】また、上述した従来方法では、金属ペース
トの塗布厚みがばらつきやすいという問題もある。
【0011】それゆえに、この発明の目的は、外部電極
を形成するための工程数を低減でき、かつ設備の上でも
簡略化されるとともに、外部電極の厚みのばらつきを小
さくできる、チップ部品の製造方法を提供しようとする
ことである。
【0012】
【課題を解決するための手段】この発明は、外部電極が
両端面に形成されたチップ部品の製造方法に向けられる
ものであって、上述した技術的課題を解決するため、次
のようなステップを備えることを特徴としている。
【0013】すなわち、この発明は、外部電極が形成さ
れるべき面に沿って切断されたときに複数個のチップ部
品を与えるブロックを用意するステップと、外部電極が
形成されるべき面に沿って前記ブロックに切断溝を形成
するステップと、前記切断溝内に外部電極となるべき金
属ペーストを付与するステップと、前記切断溝内の前記
金属ペーストを2分割するように切断するステップとを
備えている。
【0014】
【作用】この発明では、切断溝を形成した後も、ブロッ
クの形態を維持したまま、外部電極となるべき金属ペー
ストが切断溝内に付与される。また、切断溝内の金属ペ
ーストは、2分割されることにより、隣合うチップ部品
の各々のための外部電極とされる。
【0015】
【発明の効果】このように、この発明によれば、金属ペ
ーストを付与する対象が、従来のばらばらの状態のチッ
プ部品に比べて大きなブロックの状態であるので、取扱
いやすく、それゆえに、所定の位置に金属ペーストを付
与することが容易である。
【0016】また、従来のように、ばらばらの状態のチ
ップ部品を一定の方向に配向させる必要がないので、そ
のための工程を少なくとも削減することができる。
【0017】また、外部電極の厚みは、切断溝が与える
間隔および切断溝内の金属ペーストを2分割するように
切断するときに用いるブレードの厚みにより決定され
る。そのため、外部電極の厚みのばらつきを小さくする
ことができるとともに、外部電極の厚みをコントロール
することも容易である。
【0018】この発明は、たとえば積層セラミックコン
デンサのようなチップ状セラミック電子部品の製造に有
利に適用することができる。この場合、ブロックは生の
セラミックを含んだ状態、すなわち未焼成の状態で用意
され、金属ペーストを切断するステップの後に、金属ペ
ーストと生のセラミックとを共焼成するステップが実施
されてもよい。このような特定的な方法は、特に内部に
ニッケルのような卑金属からなる内部電極を備える積層
セラミックコンデンサのようなチップ状セラミック電子
部品の製造に適用されたとき、有用である。この場合、
外部電極には銀が用いられるが、内部電極となるニッケ
ルと外部電極となる銀とは相互固溶しにくいため、外部
電極の第1層としてニッケルペーストを付与した後、セ
ラミックと共焼成し、得られたニッケル膜上に、第2層
として銀を含むペーストを付与し、焼付けることが行な
われている。このような場合において、上述した外部電
極の第1層を形成するにあたって、この発明の特徴ある
工程を有利に適用することができる。
【0019】
【実施例】図1には、この発明の一実施例に含まれるス
テップが示されている。この実施例は、積層セラミック
コンデンサの製造に向けられるものである。
【0020】まず、図1の(1)に示すように、生のセ
ラミックシートの積層体からなるブロック1が用意され
る。ブロック1の内部には、静電容量を形成するための
複数の内部電極2が層状に形成されている。このブロッ
ク1は、外部電極が形成されるべき面3および4に沿っ
て切断されたときに複数個のチップ状の積層セラミック
コンデンサを与えるものである。
【0021】次に、同じく(1)に示すように、外部電
極が形成されるべき面3および4に沿って、ブロック1
に切断溝5が形成される。これら切断溝5の形成によっ
て、ブロック1は、個々の積層セラミックコンデンサを
与える複数個のチップ6に分割される。なお、切断溝5
の形成には、たとえばダイシングソーが用いられる。
【0022】次に、(2)に示すように、切断溝5内に
外部電極となるべき金属ペースト7が、たとえば流込み
により付与される。
【0023】次いで(3)に示すように、金属ペースト
7が乾燥される。次に、(4)に示すように、切断溝5
内の金属ペースト7が、2分割されるように、たとえば
ブレード8により切断される。これによって、各チップ
6の外部電極が形成されるべき面3および4上に、所望
の厚さの金属ペースト7が付与される。
【0024】なお、ブレード8は、前述した(1)のス
テップで切断溝5を形成するために用いたブレードより
薄いものが用いられる。また、切断溝5を形成するため
のブレードおよび図1(4)に示したブレード8の各々
の厚みを選ぶことにより、チップ6の外部電極が形成さ
れるべき面3および4上に付与される金属ペースト7の
厚みを自由にコントロールすることができる。
【0025】上述のように金属ペースト7が面3および
4上にそれぞれ付与されたチップ6は、次いで、焼成さ
れる。このとき、チップ6に含まれる生のセラミックと
金属ペースト7とは、共焼成される。これによって、所
望の積層セラミックコンデンサが得られる。
【0026】図2には、この発明の他の実施例が示され
ている。なお、図2において、図1に示した要素に相当
する要素には、同様の参照符号を付し、重複する説明は
省略する。
【0027】図2に示した実施例では、互いに直交する
各々複数の切断線9および10に沿って切断されたと
き、個々のチップ6が得られるようなより大きなブロッ
ク1aが用意される。このようなブロック1aには、ま
ず、切断溝5が形成され、そこに金属ペースト7が流込
まれ、次いで乾燥される。その後、切断線9および10
に沿う切断が、たとえばダイシングソーによって実施さ
れる。なお、切断線9および10に沿う各切断は、いず
れが先に実施されてもよい。
【0028】図2に示した実施例によれば、切断溝5の
形成およびその内部への金属ペースト7の付与が、多数
のチップ6に対して同時に行なうことができるので、特
に量産性に優れている。
【0029】以下に、この発明に従って実施された実験
例について説明する。まず、セラミックスラリーをドク
ターブレード法によって成形し、厚さ20μm、幅15
0mm、長さ10mのシートを得た。次に、このシート
上に、内部電極となるべき導電膜を所望のパターンで形
成した後、これらシートを積重ね、次いでプレスするこ
とにより、図2に示すようなブロック1aを得た。
【0030】次いで、ブロック1aに対して、厚み10
0μmのブレードを備えるダイシングソーを適用して、
切断溝5を形成した。
【0031】次に、粘度4〜5poise に調整されたニッ
ケルペーストを、切断溝5内にへらを用いて流込んだ。
次いで、70℃で30分間、オーブンで乾燥させた後、
図2の切断線9および10に沿う切断をダイシングソー
によって実施した。このとき用いたブレードの厚みは、
前述した切断溝を形成するのに用いたブレードより薄い
ものを用いた。
【0032】次いで、得られたチップ6を、脱バインダ
処理した後、焼成した。このようにして、外部電極の第
1層としてニッケル膜が形成された積層セラミックコン
デンサを得た。次いで、外部電極の第2層として、銀の
膜を焼付により形成した後、はんだ付け性を良くするた
め、Ni/Snめっきを施し、完成品としての積層セラ
ミックコンデンサを得た。
【0033】上述した実験例において、外部電極の第1
層の形成に関して、その所要時間を評価したところ、1
000個の積層セラミックコンデンサについて、従来で
は1分必要としていたのに対し、0.3分しか必要とし
なかった。また、この第1層の厚みの偏差は、従来が1
20%であったのに対し、上述の実験例では15%にま
で抑制することができた。
【0034】以上、この発明を、積層セラミックコンデ
ンサの製造方法に関連して説明したが、積層セラミック
コンデンサ以外のチップ状セラミック電子部品にも、さ
らには、セラミックを含まないチップ部品にも、この発
明を適用することができる。
【0035】また、たとえばチップ状セラミック電子部
品にこの発明が適用される場合、前述したように、切断
溝が形成されるべきブロックが未焼成である必要はな
く、焼結体としてのブロックに切断溝を形成し、以後の
ステップを実施してもよい。
【図面の簡単な説明】
【図1】この発明の一実施例に含まれるステップを順次
示す断面図である。
【図2】この発明の他の実施例において用いられるブロ
ック1aを示す斜視図である。
【符号の説明】
1,1a ブロック 3,4 外部電極が形成されるべき面 5 切断溝 6 チップ 7 金属ペースト 8 ブレード 9,10 切断線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 外部電極が両端面に形成されたチップ部
    品の製造方法であって、 外部電極が形成されるべき面に沿って切断されたときに
    複数個のチップ部品を与えるブロックを用意し、 外部電極が形成されるべき面に沿って前記ブロックに切
    断溝を形成し、 前記切断溝内に外部電極となるべき金属ペーストを付与
    し、 前記切断溝内の前記金属ペーストを2分割するように切
    断する、 各工程を備える、チップ部品の製造方法。
  2. 【請求項2】 前記チップ部品はチップ状セラミック電
    子部品であり、前記ブロックは生のセラミックを含み、
    前記金属ペーストを切断するステップの後に、前記金属
    ペーストと前記生のセラミックとを共焼成するステップ
    をさらに備える、請求項1に記載のチップ部品の製造方
    法。
JP3255640A 1991-10-03 1991-10-03 チップ部品の製造方法 Expired - Lifetime JP3018645B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3255640A JP3018645B2 (ja) 1991-10-03 1991-10-03 チップ部品の製造方法
US07/955,838 US5295289A (en) 1991-10-03 1992-10-02 Method of manufacturing electronic components
EP92309050A EP0535995B1 (en) 1991-10-03 1992-10-05 Method of manufacturing electronic components
DE69204005T DE69204005T2 (de) 1991-10-03 1992-10-05 Herstellungsverfahren von elektronischen Komponenten.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3255640A JP3018645B2 (ja) 1991-10-03 1991-10-03 チップ部品の製造方法

Publications (2)

Publication Number Publication Date
JPH05101996A true JPH05101996A (ja) 1993-04-23
JP3018645B2 JP3018645B2 (ja) 2000-03-13

Family

ID=17281557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3255640A Expired - Lifetime JP3018645B2 (ja) 1991-10-03 1991-10-03 チップ部品の製造方法

Country Status (4)

Country Link
US (1) US5295289A (ja)
EP (1) EP0535995B1 (ja)
JP (1) JP3018645B2 (ja)
DE (1) DE69204005T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279702A (ja) * 1995-04-07 1996-10-22 Fuji Elelctrochem Co Ltd 積層誘電体フィルタ及びその製造方法
JP2008159966A (ja) * 2006-12-26 2008-07-10 Tdk Corp 電子部品及びその製造方法
JP2014187216A (ja) * 2013-03-23 2014-10-02 Kyocera Corp 積層セラミックコンデンサの製造方法
WO2020184652A1 (ja) * 2019-03-12 2020-09-17 Tdk株式会社 積層型全固体二次電池及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
WO1997001868A1 (en) * 1995-06-27 1997-01-16 Philips Electronics N.V. Method of manufacturing multilayer electronic components
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
EP0941545B1 (en) * 1997-08-05 2006-01-11 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of electronic components
US6678927B1 (en) * 1997-11-24 2004-01-20 Avx Corporation Miniature surface mount capacitor and method of making same
GB9817120D0 (en) * 1998-08-07 1998-10-07 Abb Power T & D Limited Improvements in or relating to electronic components
US6515842B1 (en) 2000-03-30 2003-02-04 Avx Corporation Multiple array and method of making a multiple array
JP3882718B2 (ja) * 2002-08-29 2007-02-21 株式会社村田製作所 薄膜積層電子部品の製造方法
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
JP2012532455A (ja) * 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109204A (ja) * 1983-11-17 1985-06-14 株式会社村田製作所 チップ部品の外部電極形成方法
JPH01225307A (ja) * 1988-03-05 1989-09-08 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279702A (ja) * 1995-04-07 1996-10-22 Fuji Elelctrochem Co Ltd 積層誘電体フィルタ及びその製造方法
JP2008159966A (ja) * 2006-12-26 2008-07-10 Tdk Corp 電子部品及びその製造方法
JP2014187216A (ja) * 2013-03-23 2014-10-02 Kyocera Corp 積層セラミックコンデンサの製造方法
WO2020184652A1 (ja) * 2019-03-12 2020-09-17 Tdk株式会社 積層型全固体二次電池及びその製造方法
CN113454826A (zh) * 2019-03-12 2021-09-28 Tdk株式会社 层叠型全固体二次电池及其制造方法
CN113454826B (zh) * 2019-03-12 2024-03-12 Tdk株式会社 层叠型全固体二次电池及其制造方法

Also Published As

Publication number Publication date
US5295289A (en) 1994-03-22
JP3018645B2 (ja) 2000-03-13
DE69204005D1 (de) 1995-09-14
EP0535995B1 (en) 1995-08-09
EP0535995A2 (en) 1993-04-07
DE69204005T2 (de) 1996-03-07
EP0535995A3 (en) 1993-05-12

Similar Documents

Publication Publication Date Title
JPH05101996A (ja) チツプ部品の製造方法
CN102568824A (zh) 层叠陶瓷电子部件
JPH10241991A (ja) 積層コンデンサとそのトリミング方法
JPH03108306A (ja) 積層コンデンサの製造方法
KR100676035B1 (ko) 적층 세라믹 콘덴서
JPH09260187A (ja) セラミック電子部品の製造方法
KR20060099859A (ko) 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판
JP7127720B2 (ja) 積層セラミック電子部品の製造方法
JP3092440B2 (ja) 積層セラミック電子部品の製造方法
JPH08265083A (ja) チップ型低域フィルタ
JP2002270459A (ja) 積層セラミック電子部品の製造方法
US20160276103A1 (en) High capacitance single layer capacitor and manufacturing method thereof
JPH0722222B2 (ja) セラミック積層板の分割方法
JP3166953B2 (ja) セラミック電子部品の製造方法
JPH1126279A (ja) 積層セラミック電子部品の製造方法
JPH06196353A (ja) 積層セラミックコンデンサの製造方法
JPH08273972A (ja) 電子部品の製造方法
JP2001267176A (ja) 積層コンデンサおよびその製造方法
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JPH06283335A (ja) チップインダクタ及びその製造方法
JPH0722752A (ja) 多層セラミック基板およびその製造方法
JPH03255633A (ja) Icパッケージのバンプ形成方法
JPH01166414A (ja) チップ状ジャンパー素子の製造方法
JPH0845779A (ja) 電子部品のメッキ下地電極形成方法
JPH08330175A (ja) セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 12