JPH08279702A - 積層誘電体フィルタ及びその製造方法 - Google Patents
積層誘電体フィルタ及びその製造方法Info
- Publication number
- JPH08279702A JPH08279702A JP7107160A JP10716095A JPH08279702A JP H08279702 A JPH08279702 A JP H08279702A JP 7107160 A JP7107160 A JP 7107160A JP 10716095 A JP10716095 A JP 10716095A JP H08279702 A JPH08279702 A JP H08279702A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor film
- terminal conductor
- ground conductor
- laminated dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 従来のものと非常に近いチップ上面パターン
であり、しかも無隙間方式で製作できるようにしたチッ
プ上面パターンとする積層誘電体フィルタを提供するこ
と 【構成】 上面パターンを以下の条件を満たすようにし
た。チップ上面は−d≦x≦dかつ−k≦y≦kの長方
形をなしている。b≦x≦dかつh≦y≦iの領域に一
方の端子導体膜13がパターン形成されており、これに
対して座標原点を中心とする180度の回転対称に他方
の端子導体膜14がパターン形成されている。前記アー
ス導体膜12の半分12aは、−c≦x≦aかつ0≦y
≦jの領域、−c≦x≦−aかつj≦y≦kの領域、−
d≦x≦−cかつh≦y≦iの領域にパターン形成され
ており、これに対して座標原点を中心とする180度の
回転対称に前記アース導体膜12の残りの半分12bが
パターン形成されている。
であり、しかも無隙間方式で製作できるようにしたチッ
プ上面パターンとする積層誘電体フィルタを提供するこ
と 【構成】 上面パターンを以下の条件を満たすようにし
た。チップ上面は−d≦x≦dかつ−k≦y≦kの長方
形をなしている。b≦x≦dかつh≦y≦iの領域に一
方の端子導体膜13がパターン形成されており、これに
対して座標原点を中心とする180度の回転対称に他方
の端子導体膜14がパターン形成されている。前記アー
ス導体膜12の半分12aは、−c≦x≦aかつ0≦y
≦jの領域、−c≦x≦−aかつj≦y≦kの領域、−
d≦x≦−cかつh≦y≦iの領域にパターン形成され
ており、これに対して座標原点を中心とする180度の
回転対称に前記アース導体膜12の残りの半分12bが
パターン形成されている。
Description
【0001】
【産業上の利用分野】本発明は、UHF帯やマイクロ波
帯の移動体通信機器等の回路素子として利用される積層
誘電体フィルタ及びその製造方法に関し、特に、フィル
タチップの上面に形成されるアース導体膜と端子導体膜
のパターンに関する。
帯の移動体通信機器等の回路素子として利用される積層
誘電体フィルタ及びその製造方法に関し、特に、フィル
タチップの上面に形成されるアース導体膜と端子導体膜
のパターンに関する。
【0002】
【従来の技術】積層誘電体フィルタは、大面積の誘電体
シート(所定の誘電体シートの表面には、スクリーン印
刷等により所定形状の金属膜パターンが形成されてい
る)を多数枚積層して誘電体基板を形成することによ
り、同一構成の多数の誘電体フィルタが同時に一体に集
積形成され、ある段階で大きな誘電体基板を切断して個
々のフィルタチップに分離する(この切断分離工程をダ
イシングという)。このようにして製作されるチップ型
の積層誘電体フィルタの代表的な形態を図1に示してい
る。積層誘電体チップ1の内部には素材シート間にパタ
ーン形成された帯状共振電極が埋め込まれており、チッ
プ1の下面には全面的にアース導体膜が形成され、その
上面の一部には以下に詳述するパターンでアース導体膜
2が形成され、この上面のアース導体膜2と下面のアー
ス導体膜を接続するアース導体膜5がチップ側面にパタ
ーン形成されている。また、チップ上面には2つの端子
導体膜3,4がパターン形成され、この端子導体膜3,
4はそれぞれ側面に回り込んだ導体膜につながってい
る。
シート(所定の誘電体シートの表面には、スクリーン印
刷等により所定形状の金属膜パターンが形成されてい
る)を多数枚積層して誘電体基板を形成することによ
り、同一構成の多数の誘電体フィルタが同時に一体に集
積形成され、ある段階で大きな誘電体基板を切断して個
々のフィルタチップに分離する(この切断分離工程をダ
イシングという)。このようにして製作されるチップ型
の積層誘電体フィルタの代表的な形態を図1に示してい
る。積層誘電体チップ1の内部には素材シート間にパタ
ーン形成された帯状共振電極が埋め込まれており、チッ
プ1の下面には全面的にアース導体膜が形成され、その
上面の一部には以下に詳述するパターンでアース導体膜
2が形成され、この上面のアース導体膜2と下面のアー
ス導体膜を接続するアース導体膜5がチップ側面にパタ
ーン形成されている。また、チップ上面には2つの端子
導体膜3,4がパターン形成され、この端子導体膜3,
4はそれぞれ側面に回り込んだ導体膜につながってい
る。
【0003】
【発明が解決しようとする課題】図1の誘電体フィルタ
のチップ上面の導体膜パターンを図2に詳しく示してい
る。チップ上面は横の長さが2dで、縦の長さが2kの
長方形である。この長方形の中心を原点としてx軸・y
軸がそれぞれチップの横・縦に平行な2次元座標(x,
y)を想定する。するとアース導体膜2および端子導体
膜3と4のパターンは次のように表わされる。
のチップ上面の導体膜パターンを図2に詳しく示してい
る。チップ上面は横の長さが2dで、縦の長さが2kの
長方形である。この長方形の中心を原点としてx軸・y
軸がそれぞれチップの横・縦に平行な2次元座標(x,
y)を想定する。するとアース導体膜2および端子導体
膜3と4のパターンは次のように表わされる。
【0004】一方の端子導体膜3は、b≦x≦dかつh
≦y≦iの領域にパターン形成されており、これに対し
て座標原点を中心とする180度の回転対称に他方の端
子導体膜4がパターン形成されている。
≦y≦iの領域にパターン形成されており、これに対し
て座標原点を中心とする180度の回転対称に他方の端
子導体膜4がパターン形成されている。
【0005】またアース導体膜2の半分2aは、−d≦
x≦aかつ0≦y≦kの領域にパターン形成されてお
り、これに対して座標原点を中心とする180度の回転
対称にアース導体膜2の残りの半分2bがパターン形成
されている。つまりチップ上面の中心部分でアース導体
膜2a,2bがつながっている。
x≦aかつ0≦y≦kの領域にパターン形成されてお
り、これに対して座標原点を中心とする180度の回転
対称にアース導体膜2の残りの半分2bがパターン形成
されている。つまりチップ上面の中心部分でアース導体
膜2a,2bがつながっている。
【0006】ここで、大面積の積層誘電体基板に同一の
多数のフィルタを集積形成する場合に、個々のフィルタ
形成エリアが相互に接していて、各エリア間にまったく
隙間のない状態で製作できれば、素材の誘電体基板を最
大限に活用してより多数のフィルタを能率よく製作でき
ることになる(これを無隙間集積方式と呼ぶことにす
る)。
多数のフィルタを集積形成する場合に、個々のフィルタ
形成エリアが相互に接していて、各エリア間にまったく
隙間のない状態で製作できれば、素材の誘電体基板を最
大限に活用してより多数のフィルタを能率よく製作でき
ることになる(これを無隙間集積方式と呼ぶことにす
る)。
【0007】図1および図2に示したチップ上面パター
ンのフィルタを無隙間集積方式で製作する場合、大面積
の積層誘電体基板の上面に形成する導体膜集積パターン
は図3のようになる。つまり、図2に示す個々のフィル
タの導体膜パターンが縦横に隙間なく連続したパターン
になる。図3において、PとQはダイシング工程での縦
横の切断ラインを示している。なお、この切断は、図外
(大面積の積層誘電体基板の周縁所定位置)に形成され
るマーカーを基準に行われる。
ンのフィルタを無隙間集積方式で製作する場合、大面積
の積層誘電体基板の上面に形成する導体膜集積パターン
は図3のようになる。つまり、図2に示す個々のフィル
タの導体膜パターンが縦横に隙間なく連続したパターン
になる。図3において、PとQはダイシング工程での縦
横の切断ラインを示している。なお、この切断は、図外
(大面積の積層誘電体基板の周縁所定位置)に形成され
るマーカーを基準に行われる。
【0008】図3のような集積パターンにより無隙間集
積方式でフィルタを製作する場合、ダイシング工程で切
断ラインがごく僅かでも狂うと、隣のエリアの導体膜を
切り込んでしまい、例えば図4のように端子導体膜4と
アース導体膜2aがショートしたり(イ部)、アース導
体膜2bに無用なヒゲ状導体膜(ロ部)がつながってし
まい、これが実装時にショート原因になる。ダイシング
工程で、1本の切断ラインで2つのエリアを常に正確に
切り分けることは不可能であり、ある程度の誤差は避け
られない。したがって、図3のような集積パターンによ
り無隙間集積方式でフィルタを製作すると、歩留まりが
悪く実用に供し得ないものとなる。
積方式でフィルタを製作する場合、ダイシング工程で切
断ラインがごく僅かでも狂うと、隣のエリアの導体膜を
切り込んでしまい、例えば図4のように端子導体膜4と
アース導体膜2aがショートしたり(イ部)、アース導
体膜2bに無用なヒゲ状導体膜(ロ部)がつながってし
まい、これが実装時にショート原因になる。ダイシング
工程で、1本の切断ラインで2つのエリアを常に正確に
切り分けることは不可能であり、ある程度の誤差は避け
られない。したがって、図3のような集積パターンによ
り無隙間集積方式でフィルタを製作すると、歩留まりが
悪く実用に供し得ないものとなる。
【0009】一方、係る問題を解決するため、各フィル
タエリアの間に適当な隙間をあけて集積パターンを形成
する(これを有隙間集積方式と呼ぶことにする)ことも
考えられる。しかし、係る場合には。フィルタエリア間
に形成された隙間の両側を切断する必要が生じ、切断工
程が増加する。さらに、この有隙間集積方式では、同じ
面積の基板で製作できるフィルタの個数が少なくなり、
また製作能率も悪いという問題がある。
タエリアの間に適当な隙間をあけて集積パターンを形成
する(これを有隙間集積方式と呼ぶことにする)ことも
考えられる。しかし、係る場合には。フィルタエリア間
に形成された隙間の両側を切断する必要が生じ、切断工
程が増加する。さらに、この有隙間集積方式では、同じ
面積の基板で製作できるフィルタの個数が少なくなり、
また製作能率も悪いという問題がある。
【0010】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題点を解
決し、従来のパターン(例えば図1および図2に示した
パターン)にほとんど類似したチップ上面パターンの積
層誘電体フィルタを無隙間方式で製作でき、しかも特性
は従来と同等となるようにした積層誘電体フィルタ及び
その製造方法を提供することにある。
もので、その目的とするところは、上記した問題点を解
決し、従来のパターン(例えば図1および図2に示した
パターン)にほとんど類似したチップ上面パターンの積
層誘電体フィルタを無隙間方式で製作でき、しかも特性
は従来と同等となるようにした積層誘電体フィルタ及び
その製造方法を提供することにある。
【0011】
【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る積層誘電体フィルタでは、内部に共
振子パターン(11)を有する積層誘電体チップ(1
0)の長方形の上面に大きなアース導体膜(12)と2
つの小さな端子導体膜(13,14)とがパターン形成
された積層誘電体フィルタを前提とし、前記一方の端子
導体膜(13)は、前記長方形の一辺(A)に接続さ
れ、前記他方の端子導体膜(14)は前記一辺と反対側
の対辺(B)に接続されるとともに、前記両端子導体膜
は前記長方形の中心を挟んで反対側に配置される。一
方、前記アース導体膜は、前記端子導体膜と非接触状態
に配置される。そして、前記端子導体膜が接続された長
方形の各辺との接続縁の両側端にそれぞれ第1の切欠部
(16)が形成され、前記長方形の残りの2辺との接続
縁の中央側端部に、第2の切欠部(17)が形成される
ようにした。
ため、本発明に係る積層誘電体フィルタでは、内部に共
振子パターン(11)を有する積層誘電体チップ(1
0)の長方形の上面に大きなアース導体膜(12)と2
つの小さな端子導体膜(13,14)とがパターン形成
された積層誘電体フィルタを前提とし、前記一方の端子
導体膜(13)は、前記長方形の一辺(A)に接続さ
れ、前記他方の端子導体膜(14)は前記一辺と反対側
の対辺(B)に接続されるとともに、前記両端子導体膜
は前記長方形の中心を挟んで反対側に配置される。一
方、前記アース導体膜は、前記端子導体膜と非接触状態
に配置される。そして、前記端子導体膜が接続された長
方形の各辺との接続縁の両側端にそれぞれ第1の切欠部
(16)が形成され、前記長方形の残りの2辺との接続
縁の中央側端部に、第2の切欠部(17)が形成される
ようにした。
【0012】そして、より具体的には、従来の図2のパ
ターンに多少の修正を加えて図6のパターンとした。つ
まり図6に示すように、前記長方形の中心を原点とし、
前記長方形の各辺に平行な直交座標系を仮想的に置いた
際の座標点をを(x,y)とし、a、b、c、dおよび
h、i、j、kがa<b<c<dおよびh<i<j<k
の関係にある正の数としたときに、本発明の積層誘電体
フィルタでは、前記アース導体膜12と前記端子導体膜
13と14のパターンが次のように表わされる。 前記チップ上面は−d≦x≦dかつ−k≦y≦kの長
方形をなしている。 b≦x≦dかつh≦y≦iの領域に一方の前記端子導
体膜13がパターン形成されており、これに対して座標
原点を中心とする180度の回転対称に他方の端子導体
膜14がパターン形成されている(これは図2の従来パ
ターンと同じである)。 前記アース導体膜12の半分12aは、−c≦x≦a
かつ0≦y≦jの領域、−c≦x≦−aかつj≦y≦k
の領域、−d≦x≦−cかつh≦y≦iの領域、にパタ
ーン形成されており、これに対して座標原点を中心とす
る180度の回転対称に前記アース導体膜12の残りの
半分12bがパターン形成されている。 前記,で規定されるパターンを基本とし、X軸方
向またはY軸方向の少なくとも一方に、0を含む所定距
離だけ平行移動させ、その際に前記で規定される範囲
を越える部分を除いたパターンからなる。
ターンに多少の修正を加えて図6のパターンとした。つ
まり図6に示すように、前記長方形の中心を原点とし、
前記長方形の各辺に平行な直交座標系を仮想的に置いた
際の座標点をを(x,y)とし、a、b、c、dおよび
h、i、j、kがa<b<c<dおよびh<i<j<k
の関係にある正の数としたときに、本発明の積層誘電体
フィルタでは、前記アース導体膜12と前記端子導体膜
13と14のパターンが次のように表わされる。 前記チップ上面は−d≦x≦dかつ−k≦y≦kの長
方形をなしている。 b≦x≦dかつh≦y≦iの領域に一方の前記端子導
体膜13がパターン形成されており、これに対して座標
原点を中心とする180度の回転対称に他方の端子導体
膜14がパターン形成されている(これは図2の従来パ
ターンと同じである)。 前記アース導体膜12の半分12aは、−c≦x≦a
かつ0≦y≦jの領域、−c≦x≦−aかつj≦y≦k
の領域、−d≦x≦−cかつh≦y≦iの領域、にパタ
ーン形成されており、これに対して座標原点を中心とす
る180度の回転対称に前記アース導体膜12の残りの
半分12bがパターン形成されている。 前記,で規定されるパターンを基本とし、X軸方
向またはY軸方向の少なくとも一方に、0を含む所定距
離だけ平行移動させ、その際に前記で規定される範囲
を越える部分を除いたパターンからなる。
【0013】換言すると、本発明のパターン(図6)
は、従来のパターン(図2)におけるアース導体膜(2
a)の3つの角部分に小さな切り欠き部(16),(1
7)を設けたものに相当する。もちろんアース導体膜
(2b)にも同じ切り欠き部がある。これが本発明によ
り加えた修正部分である。
は、従来のパターン(図2)におけるアース導体膜(2
a)の3つの角部分に小さな切り欠き部(16),(1
7)を設けたものに相当する。もちろんアース導体膜
(2b)にも同じ切り欠き部がある。これが本発明によ
り加えた修正部分である。
【0014】また、本発明に係る誘電体フィルタの製造
方法では、製造する積層誘電体フィルタの形状よりも十
分大きな誘電体シートを用い、表面に導体パターンを未
形成の誘電体シートと、表面に共振子パターン等の所定
の導体膜パターンが形成された誘電体シートと、前記ア
ース導体膜及び端子導体膜からなる導体膜パターンが形
成された誘電体シートを所定の順で所定枚数積層して誘
電体基板を形成する。
方法では、製造する積層誘電体フィルタの形状よりも十
分大きな誘電体シートを用い、表面に導体パターンを未
形成の誘電体シートと、表面に共振子パターン等の所定
の導体膜パターンが形成された誘電体シートと、前記ア
ース導体膜及び端子導体膜からなる導体膜パターンが形
成された誘電体シートを所定の順で所定枚数積層して誘
電体基板を形成する。
【0015】次いで前記誘電体基板の所定部位を切断し
て個々のチップに分離後、そのチップの側面に所定の導
体膜を形成するようにした誘電体フィルタの製造方法に
おいて、上面に位置する誘電体シートの表面に形成する
導体膜パターンの形状を、請求項2に規定する条件,
で特定されるパターンを基準パターンとし、その基準
パターンを縦横方向に連続して繰り返し配置する。そし
て、チップに分離するための切断処理を行うに際し、前
記基準パターン単位で切断するようにした。
て個々のチップに分離後、そのチップの側面に所定の導
体膜を形成するようにした誘電体フィルタの製造方法に
おいて、上面に位置する誘電体シートの表面に形成する
導体膜パターンの形状を、請求項2に規定する条件,
で特定されるパターンを基準パターンとし、その基準
パターンを縦横方向に連続して繰り返し配置する。そし
て、チップに分離するための切断処理を行うに際し、前
記基準パターン単位で切断するようにした。
【0016】
【作用】第1,第2の切欠部を形成するようにしたた
め、たとえ切断部位がずれたとしても、端子導体膜とア
ース導体膜が接続されてしまうことがなく、非接触状態
が保たれる。
め、たとえ切断部位がずれたとしても、端子導体膜とア
ース導体膜が接続されてしまうことがなく、非接触状態
が保たれる。
【0017】具体的には図6に示したチップ上面パター
ンのフィルタを無隙間集積方式で製作する場合、大面積
の積層誘電体基板の上面に形成する導体膜集積パターン
は図7のようになる。つまり、図6に示す個々のフィル
タの導体膜パターンが縦横に隙間なく連続したパターン
になる。図7,図8において、PとQはダイシング工程
での縦横の切断ラインを示している。アース導体膜(1
2)に切り欠き部(16),(17)に相当する導体膜
の未形成領域(21)を設けてあるので、ダイシング工
程で切断ラインがP、Qから多少ずれても、端子導体膜
とアース導体膜がショートしたり、アース導体膜に無用
なヒゲ状導体膜がつながるという不都合はなくなる。
ンのフィルタを無隙間集積方式で製作する場合、大面積
の積層誘電体基板の上面に形成する導体膜集積パターン
は図7のようになる。つまり、図6に示す個々のフィル
タの導体膜パターンが縦横に隙間なく連続したパターン
になる。図7,図8において、PとQはダイシング工程
での縦横の切断ラインを示している。アース導体膜(1
2)に切り欠き部(16),(17)に相当する導体膜
の未形成領域(21)を設けてあるので、ダイシング工
程で切断ラインがP、Qから多少ずれても、端子導体膜
とアース導体膜がショートしたり、アース導体膜に無用
なヒゲ状導体膜がつながるという不都合はなくなる。
【0018】
【実施例】以下、本発明に係る積層誘電体フィルタ及び
その製造方法の好適な実施例を添付図面を参照にして詳
述する。図5,図6は本発明の一実施例を示している。
同図に示すように、基本的な構成は従来と同様で、複数
の誘電体シート(グリーンシート)を積層して構成され
る直方体状の積層誘電体チップ10の内部にはそのシー
ト間にパターン形成された帯状の共振子パターン(内導
体)11が埋め込まれている。チップ10の下面には全
面的にアース導体膜が形成され、その上面の一部には以
下に詳述するパターンでアース導体膜12が形成され、
この上面のアース導体膜12と下面のアース導体膜を接
続するアース導体膜15がチップ側面にパターン形成さ
れている。また、チップ上面には2つの小さな端子導体
膜13,14がパターン形成され、この端子導体膜1
3,14はそれぞれ側面に回り込んだ導体膜につながっ
ている。
その製造方法の好適な実施例を添付図面を参照にして詳
述する。図5,図6は本発明の一実施例を示している。
同図に示すように、基本的な構成は従来と同様で、複数
の誘電体シート(グリーンシート)を積層して構成され
る直方体状の積層誘電体チップ10の内部にはそのシー
ト間にパターン形成された帯状の共振子パターン(内導
体)11が埋め込まれている。チップ10の下面には全
面的にアース導体膜が形成され、その上面の一部には以
下に詳述するパターンでアース導体膜12が形成され、
この上面のアース導体膜12と下面のアース導体膜を接
続するアース導体膜15がチップ側面にパターン形成さ
れている。また、チップ上面には2つの小さな端子導体
膜13,14がパターン形成され、この端子導体膜1
3,14はそれぞれ側面に回り込んだ導体膜につながっ
ている。
【0019】さらに、本例では、共振子パターン11の
両端を積層誘電体チップ10の側面にまで至るように形
成している。すなわち、共振子パターン11の長さと、
その配置方向の積層誘電体チップ10の長さを等しくし
ている。これにともない、共振子パターン11の一端は
開放端(アースと非接触)となるため、それに対応して
積層誘電体チップ10の側面に形成するアース導体膜1
5のうち、上記開放端に対応する部分にはアース導体膜
を未形成とした。
両端を積層誘電体チップ10の側面にまで至るように形
成している。すなわち、共振子パターン11の長さと、
その配置方向の積層誘電体チップ10の長さを等しくし
ている。これにともない、共振子パターン11の一端は
開放端(アースと非接触)となるため、それに対応して
積層誘電体チップ10の側面に形成するアース導体膜1
5のうち、上記開放端に対応する部分にはアース導体膜
を未形成とした。
【0020】なお、共振子パターン11が露出しないタ
イプ、すなわち、共振子パターン11の長さが積層誘電
体チップ10のそれよりも短い場合には、上記した未形
成部分にもアース導体膜を形成して良いのはもちろんで
ある。
イプ、すなわち、共振子パターン11の長さが積層誘電
体チップ10のそれよりも短い場合には、上記した未形
成部分にもアース導体膜を形成して良いのはもちろんで
ある。
【0021】また、本実施例では両端子導体膜13,1
4は、ともに長方形に構成し、一方の端子導体膜13
は、積層誘電体チップ10の上面(長方形)の一辺Aに
接続され、他方の端子導体膜14は前記一辺Aと反対側
の対辺Bに接続されるようにした。そして理想的には、
両者は同一形状となり、上面の辺との接続部位は、上記
した各辺A,Bのみになるようにした。さらに、両端子
導体膜13,14は前記長方形の中心を挟んで反対側に
配置している。すなわち、上面の中心を通り、4辺と平
行な2つの線分にて4つの区画に分割した場合に、隣接
しない対角線上に位置する2つの区画内に配置する。
4は、ともに長方形に構成し、一方の端子導体膜13
は、積層誘電体チップ10の上面(長方形)の一辺Aに
接続され、他方の端子導体膜14は前記一辺Aと反対側
の対辺Bに接続されるようにした。そして理想的には、
両者は同一形状となり、上面の辺との接続部位は、上記
した各辺A,Bのみになるようにした。さらに、両端子
導体膜13,14は前記長方形の中心を挟んで反対側に
配置している。すなわち、上面の中心を通り、4辺と平
行な2つの線分にて4つの区画に分割した場合に、隣接
しない対角線上に位置する2つの区画内に配置する。
【0022】一方、上記した積層誘電体チップ10の上
面に形成するアース導体膜12は、両端子導体膜13,
14と非接触状態に配置され、上記した4つの区画のう
ち残りの2つの区画のほぼ全面を覆う(12aと12
b)とともに、中央部分でそれらを接続するような所定
のパターン形状から構成される。
面に形成するアース導体膜12は、両端子導体膜13,
14と非接触状態に配置され、上記した4つの区画のう
ち残りの2つの区画のほぼ全面を覆う(12aと12
b)とともに、中央部分でそれらを接続するような所定
のパターン形状から構成される。
【0023】ここで本発明では、アース導体膜12の周
縁のうち、積層誘電体チップ10の上面の各辺との接続
縁の各端部にそれぞれ所定の切欠部を形成した。具体的
には、前記端子導体膜13,14が接続された長方形の
各辺A,Bとの接続縁の両側端にそれぞれ第1の切欠部
16を形成し、長方形の残りの2辺との接続縁の中央側
端部に、第2の切欠部17を形成した。そして、図から
明らかなように、同一辺上に形成された第1の切欠部1
6,16間の距離が、端子導体膜13,14の幅と一致
するようにしている。
縁のうち、積層誘電体チップ10の上面の各辺との接続
縁の各端部にそれぞれ所定の切欠部を形成した。具体的
には、前記端子導体膜13,14が接続された長方形の
各辺A,Bとの接続縁の両側端にそれぞれ第1の切欠部
16を形成し、長方形の残りの2辺との接続縁の中央側
端部に、第2の切欠部17を形成した。そして、図から
明らかなように、同一辺上に形成された第1の切欠部1
6,16間の距離が、端子導体膜13,14の幅と一致
するようにしている。
【0024】そして、各導体膜の寸法形状についてより
具体的に説明すると、前記長方形の中心を原点とし、前
記長方形の各辺に平行な直交座標系を仮想的に置いた際
の座標点を(x,y)とし、a、b、c、dおよびh、
i、j、kがa<b<c<dおよびh<i<j<kの関
係にある正の数としたときに、本発明の積層誘電体フィ
ルタでは、前記アース導体膜12と前記端子導体膜1
3,14のパターンが次の条件を満たすようなパターン
形状とした。 前記チップ上面は−d≦x≦dかつ−k≦y≦kの長
方形をなしている。 b≦x≦dかつh≦y≦iの領域に一方の前記端子導
体膜13がパターン形成されており、これに対して座標
原点を中心とする180度の回転対称に他方の端子導体
膜4がパターン形成されている。 前記アース導体膜12の半分12aは、−c≦x≦a
かつ0≦y≦jの領域、−c≦x≦−aかつj≦y≦k
の領域、−d≦x≦−cかつh≦y≦iの領域、にパタ
ーン形成されており、これに対して座標原点を中心とす
る180度の回転対称に前記アース導体膜12の残りの
半分12bがパターン形成されている。
具体的に説明すると、前記長方形の中心を原点とし、前
記長方形の各辺に平行な直交座標系を仮想的に置いた際
の座標点を(x,y)とし、a、b、c、dおよびh、
i、j、kがa<b<c<dおよびh<i<j<kの関
係にある正の数としたときに、本発明の積層誘電体フィ
ルタでは、前記アース導体膜12と前記端子導体膜1
3,14のパターンが次の条件を満たすようなパターン
形状とした。 前記チップ上面は−d≦x≦dかつ−k≦y≦kの長
方形をなしている。 b≦x≦dかつh≦y≦iの領域に一方の前記端子導
体膜13がパターン形成されており、これに対して座標
原点を中心とする180度の回転対称に他方の端子導体
膜4がパターン形成されている。 前記アース導体膜12の半分12aは、−c≦x≦a
かつ0≦y≦jの領域、−c≦x≦−aかつj≦y≦k
の領域、−d≦x≦−cかつh≦y≦iの領域、にパタ
ーン形成されており、これに対して座標原点を中心とす
る180度の回転対称に前記アース導体膜12の残りの
半分12bがパターン形成されている。
【0025】そして、上記した条件は、理想状態で各パ
ターン成形ならびに切断処理等が行われた場合の理想
(基本)的なパターン(移動距離が0)であり、製造時
の公差などにより切断位置がずれた場合には、上記基本
パターンのまま、X軸方向またはY軸方向の少なくとも
一方側に所定距離だけ平行移動することもある。その場
合に、各パターンのうち条件、すなわち上面の範囲を
越える部分は当然排除された形状となる。換言すれば、
理想的なパターンの場合には、各導体膜のパターン形状
は原点を中心とし、180度回転させた時の点対称とな
るが、それをずれると、各パターンの寸法形状が多少異
なるとともに、対応する各切欠部同士の長さや幅も異な
ることになる。
ターン成形ならびに切断処理等が行われた場合の理想
(基本)的なパターン(移動距離が0)であり、製造時
の公差などにより切断位置がずれた場合には、上記基本
パターンのまま、X軸方向またはY軸方向の少なくとも
一方側に所定距離だけ平行移動することもある。その場
合に、各パターンのうち条件、すなわち上面の範囲を
越える部分は当然排除された形状となる。換言すれば、
理想的なパターンの場合には、各導体膜のパターン形状
は原点を中心とし、180度回転させた時の点対称とな
るが、それをずれると、各パターンの寸法形状が多少異
なるとともに、対応する各切欠部同士の長さや幅も異な
ることになる。
【0026】また、係る積層誘電体フィルタを製造する
場合には、大きな積層誘電体基板に複数の誘電体フィル
タのパターンを形成し、それを切断するため、切断位置
がずれて上記のように平行移動した場合には、本来存在
しないパターン(別の誘電体フィルタ用のパターン)が
上面に形成されることがあるが、後述したように係る不
要なパターンは、上記した各導体膜12,13,14の
いずれとも接触しない。
場合には、大きな積層誘電体基板に複数の誘電体フィル
タのパターンを形成し、それを切断するため、切断位置
がずれて上記のように平行移動した場合には、本来存在
しないパターン(別の誘電体フィルタ用のパターン)が
上面に形成されることがあるが、後述したように係る不
要なパターンは、上記した各導体膜12,13,14の
いずれとも接触しない。
【0027】そして、上面に形成するアース導体膜12
の所定部位には上記したように切欠部16,17が形成
されるため、その設置面積が若干減少するものの、その
減少量はごく僅かであるので、フィルタとしての特性は
従来のものと変わらない。
の所定部位には上記したように切欠部16,17が形成
されるため、その設置面積が若干減少するものの、その
減少量はごく僅かであるので、フィルタとしての特性は
従来のものと変わらない。
【0028】また、側面に形成するアース導体膜15
は、従来の構成と全く同じものを使用することができる
ので、本実施例の積層誘電体フィルタを製造するための
マスクパターンとしては、上面用のものを作り直すだけ
で、その他は従来のものをそのまま使用でき、さらに、
具体的な製造工程も従来のものと同一とすることができ
る。なお、側面パターンを適宜変更するようにしてもも
ちろん良い。
は、従来の構成と全く同じものを使用することができる
ので、本実施例の積層誘電体フィルタを製造するための
マスクパターンとしては、上面用のものを作り直すだけ
で、その他は従来のものをそのまま使用でき、さらに、
具体的な製造工程も従来のものと同一とすることができ
る。なお、側面パターンを適宜変更するようにしてもも
ちろん良い。
【0029】そして、上記した各部の寸法の一例を示す
と、次のように設定することができる。
と、次のように設定することができる。
【0030】2d=7.00mm 2k=5.00mm a=0.35mm b=0.75mm c=0.25mm h=0.40mm i=2.10mm j=3.35mm 次に、本発明に係る誘電体フィルタの製造方法の一実施
例を説明する。基本的な製造プロセスは、従来のものと
同様で、大面積の誘電体シート(グリーンシート)を用
い、それらを所定枚数積層して積層誘電体基板を製造す
る。この時、中間の所定の誘電体シートの表面には、共
振子パターンなどを構成する所定の導体膜を形成してお
く。最上方に位置する誘電体シートの上面には、所定形
状からなる導体膜パターンを形成する。本発明では、こ
の導体膜パターンの形状を改良している。
例を説明する。基本的な製造プロセスは、従来のものと
同様で、大面積の誘電体シート(グリーンシート)を用
い、それらを所定枚数積層して積層誘電体基板を製造す
る。この時、中間の所定の誘電体シートの表面には、共
振子パターンなどを構成する所定の導体膜を形成してお
く。最上方に位置する誘電体シートの上面には、所定形
状からなる導体膜パターンを形成する。本発明では、こ
の導体膜パターンの形状を改良している。
【0031】すなわち、本実施例では図5,図6に示す
チップ上面のパターンからなる本発明のフィルタを無隙
間集積方式で製作する方法で、具体的には図6に示す導
体膜パターンを基準パターンとし、その基準パターンを
縦横に隙間なく連続した導体膜パターンとなる。そし
て、係る導体膜パターンの一例を示すと、図7のように
なる。そしてダイシング工程での縦横の切断は、大面積
の積層誘電体基板の周縁所定位置に形成されるマーカー
位置(矢印で示す)を基準に行われる。このマーカーで
切断すると、基準パターン単位で切り出されるようにな
っている。
チップ上面のパターンからなる本発明のフィルタを無隙
間集積方式で製作する方法で、具体的には図6に示す導
体膜パターンを基準パターンとし、その基準パターンを
縦横に隙間なく連続した導体膜パターンとなる。そし
て、係る導体膜パターンの一例を示すと、図7のように
なる。そしてダイシング工程での縦横の切断は、大面積
の積層誘電体基板の周縁所定位置に形成されるマーカー
位置(矢印で示す)を基準に行われる。このマーカーで
切断すると、基準パターン単位で切り出されるようにな
っている。
【0032】そして、図8に拡大して示すように、アー
ス導体膜となるパターン部分20の側縁20aは、交互
に相手側にはみだすようになり、同一直線上に位置する
側縁20aを結ぶ線間の距離m1がマージンとなる。上
記した切欠部に対応する部分が導体膜の未形成領域21
となり、隣接するパターン部分20間には一定の隙間が
存在する。また、上記パターン部分20の先端には端子
導体膜となるパターン部分22も連続して形成される
が、上記未形成領域21のためにそのパターン部分22
の幅wは、パターン部分20の幅w′よりも狭くなって
いる。
ス導体膜となるパターン部分20の側縁20aは、交互
に相手側にはみだすようになり、同一直線上に位置する
側縁20aを結ぶ線間の距離m1がマージンとなる。上
記した切欠部に対応する部分が導体膜の未形成領域21
となり、隣接するパターン部分20間には一定の隙間が
存在する。また、上記パターン部分20の先端には端子
導体膜となるパターン部分22も連続して形成される
が、上記未形成領域21のためにそのパターン部分22
の幅wは、パターン部分20の幅w′よりも狭くなって
いる。
【0033】従って、理想的には上記したダイシング工
程では同図中P,Qで示すように側縁20aにより決定
される上記マージンm1の中央の線上P(同図(B)参
照)と、パターン部分20と22の接続部位に近接し、
未形成領域21の中央Q(同図(C)参照)となり、当
該部位で切断をした場合には、図9中破線で囲まれた長
方形の領域が切り出され、ハッチングで示すパターン部
分が各導体膜となり、これが上記した図7の状態に相当
する。そして、上記未形成領域21がそれぞれ各切欠部
16,17になる。
程では同図中P,Qで示すように側縁20aにより決定
される上記マージンm1の中央の線上P(同図(B)参
照)と、パターン部分20と22の接続部位に近接し、
未形成領域21の中央Q(同図(C)参照)となり、当
該部位で切断をした場合には、図9中破線で囲まれた長
方形の領域が切り出され、ハッチングで示すパターン部
分が各導体膜となり、これが上記した図7の状態に相当
する。そして、上記未形成領域21がそれぞれ各切欠部
16,17になる。
【0034】ところで、本実施例では未形成領域21を
形成したため、図8(B),(C)に示すように各切断
位置P,Qには、それぞれ所定幅のマージンm1,m2
が形成される。そして、各マージンm1,m2は、 m1=2(k−j) m2=2(d−c) となる。
形成したため、図8(B),(C)に示すように各切断
位置P,Qには、それぞれ所定幅のマージンm1,m2
が形成される。そして、各マージンm1,m2は、 m1=2(k−j) m2=2(d−c) となる。
【0035】従って、たとえ切断位置が理想状態からず
れたとしても、未形成領域21を設けたためパターン部
分20と22が導通することがない。その一例を示す
と、例えば横方向の切断位置Pが上側にずれた場合に
は、図10(A)に示すように、一方の端子導体膜13
の近傍に無用の導体膜24が形成されるが、この導体膜
24は、上面に着目してみると他の導体膜12,13,
14のいずれとも接続されず、また、チップ10の側面
は図5に示したようにアース導体膜15の未形成領域に
対向することになり、独立した島状パターンとなる。し
たがって、この導体膜24はフィルタ特性には何等影響
を与えないものとなる。また、図示省略するが内部の共
振子パターンを短くし側面全面にアース導体膜を形成し
た構造のものの場合には、上記導体膜パターンは側面の
アース導体膜と接続されることになるが、いずれにして
も端子導体膜13,14とは非接触状態が保たれるので
問題はない。
れたとしても、未形成領域21を設けたためパターン部
分20と22が導通することがない。その一例を示す
と、例えば横方向の切断位置Pが上側にずれた場合に
は、図10(A)に示すように、一方の端子導体膜13
の近傍に無用の導体膜24が形成されるが、この導体膜
24は、上面に着目してみると他の導体膜12,13,
14のいずれとも接続されず、また、チップ10の側面
は図5に示したようにアース導体膜15の未形成領域に
対向することになり、独立した島状パターンとなる。し
たがって、この導体膜24はフィルタ特性には何等影響
を与えないものとなる。また、図示省略するが内部の共
振子パターンを短くし側面全面にアース導体膜を形成し
た構造のものの場合には、上記導体膜パターンは側面の
アース導体膜と接続されることになるが、いずれにして
も端子導体膜13,14とは非接触状態が保たれるので
問題はない。
【0036】一方、縦方向の切断位置Qが図中左側にず
れた場合には、図10(B)に示すように、第1の切欠
部16の幅が異なるものの、やはりアース導体膜12と
端子導体膜13,14が接続されることがなく、不良品
とならない。
れた場合には、図10(B)に示すように、第1の切欠
部16の幅が異なるものの、やはりアース導体膜12と
端子導体膜13,14が接続されることがなく、不良品
とならない。
【0037】また、図示の状態は、上記したマージンm
1,m2の範囲内で切断位置がずれた場合のパターン例
を示しているが、これ以上ずれたとしても、端子導体膜
の形状が若干変わる(長方形の2つの頂点に小さな突片
が突出する)ものの、上面の範囲内に限ると端子導体膜
とアース導体膜とは非接触状態が保たれるので、側面の
アース導体膜15の形状を適宜に設定することにより所
望のフィルタ特性を維持できる。
1,m2の範囲内で切断位置がずれた場合のパターン例
を示しているが、これ以上ずれたとしても、端子導体膜
の形状が若干変わる(長方形の2つの頂点に小さな突片
が突出する)ものの、上面の範囲内に限ると端子導体膜
とアース導体膜とは非接触状態が保たれるので、側面の
アース導体膜15の形状を適宜に設定することにより所
望のフィルタ特性を維持できる。
【0038】
【発明の効果】本発明によれば、従来のパターン(図
2)とほとんど同じパターン(図6)のチップ上面導体
膜の積層誘電体フィルタを無隙間集積方式で製作でき
る。したがって従来の有隙間集積方式に比べて、素材の
誘電体基板を最大限に活用してより多数のフィルタを能
率よく製作できることになる。また、切断処理も比較的
ラフに行うことができる。
2)とほとんど同じパターン(図6)のチップ上面導体
膜の積層誘電体フィルタを無隙間集積方式で製作でき
る。したがって従来の有隙間集積方式に比べて、素材の
誘電体基板を最大限に活用してより多数のフィルタを能
率よく製作できることになる。また、切断処理も比較的
ラフに行うことができる。
【図1】従来の積層誘電体フィルタの斜視図である。
【図2】同上従来のフィルタのチップ上面パターンの詳
細な平面図である。
細な平面図である。
【図3】同上従来のフィルタを無隙間集積方式で製作す
る場合の集積パターンの平面図である。
る場合の集積パターンの平面図である。
【図4】同上従来のフィルタを無隙間集積方式で製作し
た場合の問題点を示すチップ上面パターンの平面図であ
る。
た場合の問題点を示すチップ上面パターンの平面図であ
る。
【図5】本発明に係る積層誘電体フィルタの一例を示す
斜視図である。
斜視図である。
【図6】本発明の一実施例による積層誘電体フィルタの
チップ上面パターンの平面図である。
チップ上面パターンの平面図である。
【図7】上記実施例のフィルタを無隙間集積方式で製作
する場合の集積パターンの平面図である。
する場合の集積パターンの平面図である。
【図8】図7の要部を拡大して示す図である。
【図9】集合パターンのうち、切断して切り出される部
分を説明する図である。
分を説明する図である。
【図10】切断位置がずれた場合の作用を説明する図で
ある。
ある。
10 積層誘電体チップ 11 共振子パターン 12,12a,12b アース導体膜 13,14 端子導体膜 16 第1の切欠部 17 第2の切欠部
Claims (3)
- 【請求項1】 内部に共振子パターン(11)を有する
積層誘電体チップ(10)の長方形の上面に大きなアー
ス導体膜(12)と2つの小さな端子導体膜(13,1
4)とがパターン形成された積層誘電体フィルタであっ
て、 前記一方の端子導体膜(13)は、前記長方形の一辺
(A)に接続され、前記他方の端子導体膜(14)は前
記一辺と反対側の対辺(B)に接続されるとともに、前
記両端子導体膜は前記長方形の中心を挟んで反対側に配
置され、 前記アース導体膜は、前記端子導体膜と非接触状態に配
置され、前記端子導体膜が接続された長方形の各辺との
接続縁の両側端にそれぞれ第1の切欠部(16)が形成
され、前記長方形の残りの2辺との接続縁の中央側端部
に、第2の切欠部(17)が形成されてなることを特徴
とする積層誘電体フィルタ。 - 【請求項2】 内部に共振子パターン(11)を有する
積層誘電体チップ(10)の長方形の上面に大きなアー
ス導体膜(12)と2つの小さな端子導体膜(13,1
4)とがパターン形成された積層誘電体フィルタであっ
て、 前記長方形の中心を原点とし、前記長方形の各辺に平行
な直交座標系を仮想的に置いた際の座標点を(x,y)
とし、a、b、c、dおよびh、i、j、kがa<b<
c<dおよびh<i<j<kの関係にある正の数とした
ときに、前記アース導体膜と前記端子導体膜のパターン
が次のように表わされることを特徴とする積層誘電体フ
ィルタ。 前記上面は−d≦x≦dかつ−k≦y≦kの長方形を
なしている。 b≦x≦dかつh≦y≦iの領域に一方の前記端子導
体膜がパターン形成されており、これに対して座標原点
を中心とする180度の回転対称に他方の端子導体膜が
パターン形成されている。 前記アース導体膜の半分は、 −c≦x≦aかつ0≦y≦jの領域、 −c≦x≦−aかつj≦y≦kの領域、 −d≦x≦−cかつh≦y≦iの領域、にパターン形成
されており、これに対して座標原点を中心とする180
度の回転対称に残りの半分の前記アース導体膜がパター
ン形成されている。 前記条件,で規定されるパターンを基本とし、X
軸方向またはY軸方向の少なくとも一方に、0を含む所
定距離だけ平行移動させ、その際に前記で規定される
範囲を越える部分を除いたパターンからなる。 - 【請求項3】 製造する積層誘電体フィルタの形状より
も十分大きな誘電体シートを用い、表面に導体パターン
を未形成の誘電体シートと、表面に共振子パターン等の
所定の導体膜パターンが形成された誘電体シートと、前
記アース導体膜及び端子導体膜からなる導体膜パターン
が形成された誘電体シートを所定の順で所定枚数積層し
て誘電体基板を形成し、 次いで前記誘電体基板の所定部位を切断して個々のチッ
プに分離後、そのチップの側面に所定の導体膜を形成す
るようにした誘電体フィルタの製造方法において、 上面に位置する誘電体シートの表面に形成する導体膜パ
ターンの形状を、請求項2に規定する条件,で特定
されるパターンを基準パターンとし、その基準パターン
を縦横方向に連続して繰り返し配置し、 その基準パターン単位で前記切断処理をするようにした
誘電体フィルタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10716095A JP3524630B2 (ja) | 1995-04-07 | 1995-04-07 | 積層誘電体フィルタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10716095A JP3524630B2 (ja) | 1995-04-07 | 1995-04-07 | 積層誘電体フィルタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08279702A true JPH08279702A (ja) | 1996-10-22 |
JP3524630B2 JP3524630B2 (ja) | 2004-05-10 |
Family
ID=14452023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10716095A Expired - Fee Related JP3524630B2 (ja) | 1995-04-07 | 1995-04-07 | 積層誘電体フィルタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3524630B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008102502A1 (ja) * | 2007-02-21 | 2008-08-28 | Murata Manufacturing Co., Ltd. | マイクロストリップラインフィルタ |
JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821007A (en) * | 1987-02-06 | 1989-04-11 | Tektronix, Inc. | Strip line circuit component and method of manufacture |
JPH05101996A (ja) * | 1991-10-03 | 1993-04-23 | Murata Mfg Co Ltd | チツプ部品の製造方法 |
JPH05110314A (ja) * | 1991-10-15 | 1993-04-30 | Hirose Electric Co Ltd | 方向性結合器およびその製造方法 |
JPH0677086A (ja) * | 1992-08-26 | 1994-03-18 | Rohm Co Ltd | 積層セラミックコンデンサーの製造方法 |
JPH0758508A (ja) * | 1993-08-19 | 1995-03-03 | Fuji Elelctrochem Co Ltd | 積層型誘電体フィルタ |
JPH07162213A (ja) * | 1993-12-07 | 1995-06-23 | Murata Mfg Co Ltd | 表面実装部品の製造方法 |
JPH07335995A (ja) * | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
-
1995
- 1995-04-07 JP JP10716095A patent/JP3524630B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821007A (en) * | 1987-02-06 | 1989-04-11 | Tektronix, Inc. | Strip line circuit component and method of manufacture |
JPH05101996A (ja) * | 1991-10-03 | 1993-04-23 | Murata Mfg Co Ltd | チツプ部品の製造方法 |
JPH05110314A (ja) * | 1991-10-15 | 1993-04-30 | Hirose Electric Co Ltd | 方向性結合器およびその製造方法 |
JPH0677086A (ja) * | 1992-08-26 | 1994-03-18 | Rohm Co Ltd | 積層セラミックコンデンサーの製造方法 |
JPH0758508A (ja) * | 1993-08-19 | 1995-03-03 | Fuji Elelctrochem Co Ltd | 積層型誘電体フィルタ |
JPH07162213A (ja) * | 1993-12-07 | 1995-06-23 | Murata Mfg Co Ltd | 表面実装部品の製造方法 |
JPH07335995A (ja) * | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008102502A1 (ja) * | 2007-02-21 | 2008-08-28 | Murata Manufacturing Co., Ltd. | マイクロストリップラインフィルタ |
JP4985761B2 (ja) * | 2007-02-21 | 2012-07-25 | 株式会社村田製作所 | マイクロストリップラインフィルタ |
JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3524630B2 (ja) | 2004-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7644480B2 (en) | Method for manufacturing multilayer chip capacitor | |
US8997333B2 (en) | Method of manufacturing inductor | |
US6765778B1 (en) | Integrated vertical stack capacitor | |
EP1128460B1 (en) | Dual mode band-pass filter | |
JP7180619B2 (ja) | 電子部品及びその製造方法 | |
EP0865053A2 (en) | Multilayer microelectronic circuit with trimmable capacitors | |
US6912761B2 (en) | Method of producing multilayer piezoelectric resonator | |
US20060158824A1 (en) | Composite electronic component | |
JP3524630B2 (ja) | 積層誘電体フィルタ及びその製造方法 | |
JP7427966B2 (ja) | 電子部品 | |
JP2002299149A (ja) | 積層セラミックコンデンサ | |
JPH11261358A (ja) | 圧電共振子の製造方法 | |
CN101026155A (zh) | 薄膜器件 | |
JP4242738B2 (ja) | 積層型帯域通過フィルタ | |
JP2007096939A (ja) | 共振器、フィルタ、及び、共振器の製造方法 | |
JPS6373606A (ja) | 厚膜インダクタの製造方法 | |
JP3610985B2 (ja) | 積層電子部品の製造方法 | |
CN214253999U (zh) | 一种贴片电阻及其电阻体 | |
JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
US20230327632A1 (en) | Filter and multiplexer | |
US20240170825A1 (en) | Filter | |
JP2657460B2 (ja) | 誘電体フィルタの製造方法 | |
JPH0757966A (ja) | コンデンサの製造方法 | |
JPH0684689A (ja) | 積層コンデンサ | |
JP2000294452A (ja) | 積層セラミック電子部品アレイ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
LAPS | Cancellation because of no payment of annual fees |