JP3610985B2 - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法 Download PDFInfo
- Publication number
- JP3610985B2 JP3610985B2 JP19219794A JP19219794A JP3610985B2 JP 3610985 B2 JP3610985 B2 JP 3610985B2 JP 19219794 A JP19219794 A JP 19219794A JP 19219794 A JP19219794 A JP 19219794A JP 3610985 B2 JP3610985 B2 JP 3610985B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- electrodes
- internal
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、電子部品の製造方法に関し、詳しくは、３端子型の積層電子部品の製造方法に関する。
【０００２】
【従来の技術】
代表的な積層電子部品の一つである積層セラミックコンデンサ（この例では３端子型の積層セラミックコンデンサ）は、例えば、図４，図５に示すように、誘電体層３３を介してアース用の電極（アース電極）３１と、容量形成用の電極（容量電極）３２とを交互に積層し、かつ、上下にダミー層（電極が形成されていないシート）３４を積層した構造を有する積層素子３５の両端側に、容量電極３２と導通する外部電極６ａ，６ｂ（図４）を配設するとともに、積層素子３５の中央部を一周するように、アース電極３１と導通するアース用外部電極７（図４）を配設してなる構造を有している。
【０００３】
ところで、上記のような構造を有する３端子型の積層セラミックコンデンサを製造する場合、図６（ａ），（ｂ）に示すように、所定の方向にアース電極形成用の複数の第１の電極パターン２１が形成された誘電体層形成用の第１の誘電体シート（セラミックグリーンシート）２３と、前記第１の電極パターン２１と直交する方向に容量電極形成用の複数の第２の電極パターン（グランドパターン）２２が形成された第２の誘電体シート（セラミックグリーンシート）２４の２種類の誘電体シート（電極シート）を用意し、この２種類の誘電体シート２３，２４を交互に積層して、積層ブロック（図示せず）を形成し、これを所定の位置で切断し、切り出された個々の積層素子を焼成した後、外部電極６ａ，６ｂ、及び７を形成することにより、図４に示すような３端子型の積層電子部品を製造している。
【０００４】
【発明が解決しようとする課題】
ところで、上述のように、２種類の誘電体シート２３，２４を使用して３端子型の積層電子部品を製造する場合、
【０００５】
▲１▼第１及び第２の電極パターン２１，２２を、それぞれ異なる誘電体シート２３，２４に印刷しなければならず、そのための印刷段取りの切換えが必要で手間がかかる
▲２▼第１の電極パターン２１が形成された第１の誘電体シート２３と第２の電極パターン２２が形成された第２の誘電体シート２４が交互に積層されていることを確認することが必要で、その監視を確実に行うためにはコストがかかる
というような問題点がある。
【０００６】
本発明は、上記問題点を解決するものであり、１種類の電極パターンが付与された誘電体シートを用いて３端子型の積層電子部品を効率よく製造することが可能な積層電子部品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の積層電子部品の製造方法は、一方の端部から他方の端部に至る第１の内部電極と、前記第１の内部電極と略直交する方向に形成され、一方の端部から他方の端部に至る第２の内部電極が、誘電体層を介して交互に積層された構造を有する３端子型の積層電子部品の製造方法であって、前記積層電子部品の第１の内部電極となる第１の電極パターンが所定の間隔をおいて略平行に複数配設されているとともに、前記第１の電極パターンをはさんで互に対向する位置に、前記積層電子部品の第２の内部電極となる第２の電極パターンが所定のピッチで複数配設され、かつ第２の電極パターンの前記第１の電極パターンと直交する方向の長さが、前記第１の電極パターンをはさんで対向する２つの第２の電極パターンの間隔と略同一である誘電体シートを形成する工程と、前記誘電体シートを複数枚積層して所定の位置で切断することにより個々の電子部品素子を切り出したときに、前記第１及び第２の電極パターンが、個々の電子部品素子において前記第１及び第２の内部電極を構成するように、互に隣接する誘電体シートのうちの一方の誘電体シートの第１の電極パターンが、他方の誘電体シートの第２の電極パターンに、また、一方の誘電体シートの第２の電極パターンが、他方の誘電体シートの第１の電極パターンに、誘電体シートを介して直交するような状態で重なり合うように、所定の位置関係で誘電体シートを複数枚積層することにより積層ブロックを形成する工程と、前記積層ブロックを所定の位置で切断することにより、前記第１及び第２の内部電極が誘電体層を介して交互に積層された構造を有する個々の電子部品素子を切り出す工程とを具備することを特徴としている。
【０００８】
また、前記第１及び第２の内部電極のうち、アース用の電極となる方の内部電極が、互に近接する２本の略平行な電極から構成されている積層電子部品の製造方法であって、前記第１及び第２の電極パターンのいずれか一方が、前記２本の略平行な電極からなる内部電極を構成することができるように、互に近接して配設された２本の略平行な電極パターンから構成されていることを特徴としている。
【０００９】
【作用】
本発明の積層電子部品の製造方法においては、前記所定の要件を満たすような第１及び第２の電極パターンを配設した誘電体シートを前記所定の態様で複数枚積層し、これを所定の位置で切断して個々の電子部品素子を切り出すことにより、前記第１及び第２の電極パターンが、個々の電子部品素子の第１及び第２の内部電極となる。したがって、１種類の電極パターンが付与された誘電体シートを用いて、第１の内部電極及びこれと直交する第２の内部電極が誘電体層を介して交互に積層された構造を有する３端子型の積層電子部品を効率よく製造することが可能になる。
【００１０】
なお、本発明の積層電子部品の製造方法においては、誘電体シートの第１及び第２の電極パターンのうちの任意の一方を積層電子部品の第１の内部電極とし、他方を第２の内部電極とすることが可能である。また、積層電子部品においては、第１及び第２の内部電極のうちの任意の一方を、例えば容量形成用の電極（容量電極）とし、他方をアース用の電極（アース電極）とすることができる。
【００１１】
また、前記第１及び第２の電極パターンのいずれか一方を、互に近接して配設された２本の略平行な電極パターンから構成することにより、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を製造することが可能になる。なお、例えば、２本の略平行な電極からなる分割電極をアース電極（内部電極）とした３端子型の積層コンデンサにおいては、ノイズ除去性能が向上するという効果が得られる。
【００１２】
【実施例】
以下、本発明の実施例を図に基づいて説明する。
【００１３】
なお、この実施例では、図３，図４に示すように、誘電体層３を介してアース用の電極（アース電極）１と容量形成用の電極（容量電極）２が交互に積層され、かつ、上下にダミー層（電極が形成されていないシート）４が積層された構造を有する積層素子５の両端側に、容量電極２と導通する外部電極６ａ，６ｂ（図４）を配設するとともに、積層素子５の中央部を一周するように、アース電極１と導通するアース用外部電極７（図４）を配設してなる構造を有する３端子型の積層電子部品を製造する場合を例にとって説明する。
【００１４】
図１は、この実施例において、積層電子部品（この実施例では３端子型の積層セラミックコンデンサ）を製造するのに用いた誘電体シート（電極シート）を示す平面図である。
【００１５】
この実施例で用いた誘電体シート（電極シート）（図１）１３は、セラミックグリーンシート１４に、積層セラミックコンデンサ（積層電子部品）の第１の内部電極（アース電極）１となる平行する２本の帯状電極１１ａ，１１ｂから構成される第１の電極パターン１１を所定の間隔をおいて略平行に複数配設するとともに、第１の電極パターン１１をはさんで互に対向する位置に、積層電子部品の第２の内部電極（この実施例では容量電極）２となる第２の電極パターン１２を所定のピッチで複数配設することにより形成されており、第２の電極パターン１２の、第１の電極パターン１１と直交する方向の長さＬが、第１の電極パターン１１をはさんで対向する２つの第２の電極パターン１２の間隔（ギャップ）Ｇと略同一になるように構成されている。
【００１６】
そして、図２に示すように、互に隣接する誘電体シート１３及び１３（１３ａ）の第１及び第２の電極パターン１１，１２の相対位置についてみた場合に、第２の電極パターン１２の位置が、第１の電極パターン１１に略直交する方向（矢印ＡまたはＢの方向に）に、距離Ｌ（すなわち、第１の電極パターン１１をはさんで対向する２つの第２の電極パターン１２の間隔（ギャップ）Ｇと略同一距離）だけ交互にずれるような態様で、誘電体シート１３，１３（１３ａ）を交互に複数枚積層することにより、一つの誘電体シート１３（または１３（１３ａ））に形成された第１の電極パターン１１が、隣接する誘電体シート１３（または１３（１３ａ））に形成された第２の電極パターン１２と直交するような状態で誘電体シート１３（または１３（１３ａ））を介して対向し、これが積層方向に交互に繰り返されているような構造（図３参照）の積層ブロック（図示せず）を形成する。
【００１７】
なお、誘電体シート１３及び１３（１３ａ）を、交互に位置をずらせて積層する方法としては、誘電体シート自体を距離Ｌだけずらせる方法や、例えば、誘電体シート１３または１３（１３ａ）を１８０゜回転させた場合に所定の位置関係になるように、第１及び第２の電極パターン１１，１２を所定の位置に配設しておき、各誘電体シート１３，１３（１３ａ）を１層ごとに１８０゜回転させて積層することによる方法など、種々の方法を用いることが可能である。
【００１８】
それから、積層ブロックを所定の位置（図２の線Ｃ及びＤで示す位置）で切断することにより、図３に示すように、一方の端部から他方の端部に至る第１の内部電極１と、該第１の内部電極１と略直交する方向に形成され、一方の端部から他方の端部に至る第２の内部電極２が、誘電体層３を介して交互に積層された構造を有する積層素子（３端子型の積層電子部品素子）５が切り出される。
【００１９】
そして、この積層素子５を焼成した後、図４に示すように、積層素子５の両端側に容量電極２（図３）と導通する外部電極６ａ，６ｂを形成するとともに、積層素子５の中央部を一周するように、アース電極１（図３）と導通するアース用外部電極７を配設することにより、３端子型の積層セラミック電子部品が得られる。
【００２０】
上述のように、この実施例の製造方法によれば、１種類の電極パターンが付与された誘電体シートを用いて、第１及び第２の内部電極（すなわちアース電極及び容量電極）が誘電体層を介して交互に積層された構造を有する個々の素子を複数含有する積層ブロックを容易に形成することができるとともに、この積層ブロックを所定の位置で切断することにより、３端子型の積層電子部品（この実施例では３端子型の積層セラミックコンデンサ）を容易かつ効率よく製造することができる。
【００２１】
また、上記実施例では、アース電極となる第１の電極パターンを、互に近接して配設された２本の略平行な電極からなる電極パターンとしているので、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を容易かつ効率よく製造することが可能になる。なお、アース電極を２本の略平行な電極からなる分割電極とした３端子型の積層コンデンサにおいては、ノイズ除去性能が向上するという効果が得られる。
【００２２】
但し、本発明は、アース電極となる第１の電極パターンを、互に近接して配設された２本の略平行な電極からなるパターンとする場合に限られるものではなく、１本の帯状のパターンやさらにその他のパターンとすることも可能である。
【００２３】
また、上記実施例では、３端子型の積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明はこれに限らず、さらにその他の３端子型の積層電子部品を製造する場合にも適用することが可能である。
【００２４】
さらに、本発明は、一つの素子の中に複数のコンデンサ部（容量電極）を備え、かつ、一つのアース電極を共用するアレイタイプのコンデンサの製造方法にも適用することが可能である。
【００２５】
本発明は、さらにその他の点においても上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の応用、変形を加えることが可能である。
【００２６】
【発明の効果】
上述のように、本発明の積層電子部品の製造方法は、上記所定の要件を満たすような第１及び第２の電極パターンを配設した誘電体シートを、所定の態様で複数枚積層し、これを切断して個々の電子部品素子を切り出すようにしているので、従来のように、異なる電極パターンが形成された複数の誘電体シートを用意する必要がなくなり、３端子型の積層電子部品を効率よく製造することが可能になる。
【００２７】
また、前記第１及び第２の電極パターンのいずれか一方を、互に近接して配設された２本の略平行な電極パターンから構成することにより、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を製造することが可能になる。したがって、２本の略平行な電極からなる分割電極をアース電極（内部電極）とするノイズ除去性能に優れた３端子型の積層コンデンサなどを効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例において積層電子部品（積層セラミックコンデンサ）を製造するのに用いた誘電体シートを示す平面図である。
【図２】本発明の実施例において誘電体シートを積層したときの電極パターンの重なり状態を示す平面図である。
【図３】本発明の実施例において誘電体シートを積層したときの個々の素子における内部電極（電極パターン）の配設状態を示す分解斜視図である。
【図４】３端子型の積層電子部品（積層セラミックコンデンサ）の外部構造を示す斜視図である。
【図５】一般的な３端子型の積層電子部品（積層セラミックコンデンサ）の内部電極の配設状態を示す分解斜視図である。
【図６】（ａ），（ｂ）は、従来の積層電子部品（積層セラミックコンデンサ）の製造に用いられている誘電体シートを示す平面図である。
【符号の説明】
１ 第１の内部電極（アース電極）
２ 第２の内部電極（容量電極）
３ 誘電体層
５ 積層素子
６ａ，６ｂ 外部電極
７ アース用外部電極
１１ａ，１１ｂ 帯状電極
１１ 第１の電極パターン
１２ 第２の電極パターン
１３，１３ａ 誘電体シート（電極シート）
１４ セラミックグリーンシート
【産業上の利用分野】
本発明は、電子部品の製造方法に関し、詳しくは、３端子型の積層電子部品の製造方法に関する。
【０００２】
【従来の技術】
代表的な積層電子部品の一つである積層セラミックコンデンサ（この例では３端子型の積層セラミックコンデンサ）は、例えば、図４，図５に示すように、誘電体層３３を介してアース用の電極（アース電極）３１と、容量形成用の電極（容量電極）３２とを交互に積層し、かつ、上下にダミー層（電極が形成されていないシート）３４を積層した構造を有する積層素子３５の両端側に、容量電極３２と導通する外部電極６ａ，６ｂ（図４）を配設するとともに、積層素子３５の中央部を一周するように、アース電極３１と導通するアース用外部電極７（図４）を配設してなる構造を有している。
【０００３】
ところで、上記のような構造を有する３端子型の積層セラミックコンデンサを製造する場合、図６（ａ），（ｂ）に示すように、所定の方向にアース電極形成用の複数の第１の電極パターン２１が形成された誘電体層形成用の第１の誘電体シート（セラミックグリーンシート）２３と、前記第１の電極パターン２１と直交する方向に容量電極形成用の複数の第２の電極パターン（グランドパターン）２２が形成された第２の誘電体シート（セラミックグリーンシート）２４の２種類の誘電体シート（電極シート）を用意し、この２種類の誘電体シート２３，２４を交互に積層して、積層ブロック（図示せず）を形成し、これを所定の位置で切断し、切り出された個々の積層素子を焼成した後、外部電極６ａ，６ｂ、及び７を形成することにより、図４に示すような３端子型の積層電子部品を製造している。
【０００４】
【発明が解決しようとする課題】
ところで、上述のように、２種類の誘電体シート２３，２４を使用して３端子型の積層電子部品を製造する場合、
【０００５】
▲１▼第１及び第２の電極パターン２１，２２を、それぞれ異なる誘電体シート２３，２４に印刷しなければならず、そのための印刷段取りの切換えが必要で手間がかかる
▲２▼第１の電極パターン２１が形成された第１の誘電体シート２３と第２の電極パターン２２が形成された第２の誘電体シート２４が交互に積層されていることを確認することが必要で、その監視を確実に行うためにはコストがかかる
というような問題点がある。
【０００６】
本発明は、上記問題点を解決するものであり、１種類の電極パターンが付与された誘電体シートを用いて３端子型の積層電子部品を効率よく製造することが可能な積層電子部品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の積層電子部品の製造方法は、一方の端部から他方の端部に至る第１の内部電極と、前記第１の内部電極と略直交する方向に形成され、一方の端部から他方の端部に至る第２の内部電極が、誘電体層を介して交互に積層された構造を有する３端子型の積層電子部品の製造方法であって、前記積層電子部品の第１の内部電極となる第１の電極パターンが所定の間隔をおいて略平行に複数配設されているとともに、前記第１の電極パターンをはさんで互に対向する位置に、前記積層電子部品の第２の内部電極となる第２の電極パターンが所定のピッチで複数配設され、かつ第２の電極パターンの前記第１の電極パターンと直交する方向の長さが、前記第１の電極パターンをはさんで対向する２つの第２の電極パターンの間隔と略同一である誘電体シートを形成する工程と、前記誘電体シートを複数枚積層して所定の位置で切断することにより個々の電子部品素子を切り出したときに、前記第１及び第２の電極パターンが、個々の電子部品素子において前記第１及び第２の内部電極を構成するように、互に隣接する誘電体シートのうちの一方の誘電体シートの第１の電極パターンが、他方の誘電体シートの第２の電極パターンに、また、一方の誘電体シートの第２の電極パターンが、他方の誘電体シートの第１の電極パターンに、誘電体シートを介して直交するような状態で重なり合うように、所定の位置関係で誘電体シートを複数枚積層することにより積層ブロックを形成する工程と、前記積層ブロックを所定の位置で切断することにより、前記第１及び第２の内部電極が誘電体層を介して交互に積層された構造を有する個々の電子部品素子を切り出す工程とを具備することを特徴としている。
【０００８】
また、前記第１及び第２の内部電極のうち、アース用の電極となる方の内部電極が、互に近接する２本の略平行な電極から構成されている積層電子部品の製造方法であって、前記第１及び第２の電極パターンのいずれか一方が、前記２本の略平行な電極からなる内部電極を構成することができるように、互に近接して配設された２本の略平行な電極パターンから構成されていることを特徴としている。
【０００９】
【作用】
本発明の積層電子部品の製造方法においては、前記所定の要件を満たすような第１及び第２の電極パターンを配設した誘電体シートを前記所定の態様で複数枚積層し、これを所定の位置で切断して個々の電子部品素子を切り出すことにより、前記第１及び第２の電極パターンが、個々の電子部品素子の第１及び第２の内部電極となる。したがって、１種類の電極パターンが付与された誘電体シートを用いて、第１の内部電極及びこれと直交する第２の内部電極が誘電体層を介して交互に積層された構造を有する３端子型の積層電子部品を効率よく製造することが可能になる。
【００１０】
なお、本発明の積層電子部品の製造方法においては、誘電体シートの第１及び第２の電極パターンのうちの任意の一方を積層電子部品の第１の内部電極とし、他方を第２の内部電極とすることが可能である。また、積層電子部品においては、第１及び第２の内部電極のうちの任意の一方を、例えば容量形成用の電極（容量電極）とし、他方をアース用の電極（アース電極）とすることができる。
【００１１】
また、前記第１及び第２の電極パターンのいずれか一方を、互に近接して配設された２本の略平行な電極パターンから構成することにより、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を製造することが可能になる。なお、例えば、２本の略平行な電極からなる分割電極をアース電極（内部電極）とした３端子型の積層コンデンサにおいては、ノイズ除去性能が向上するという効果が得られる。
【００１２】
【実施例】
以下、本発明の実施例を図に基づいて説明する。
【００１３】
なお、この実施例では、図３，図４に示すように、誘電体層３を介してアース用の電極（アース電極）１と容量形成用の電極（容量電極）２が交互に積層され、かつ、上下にダミー層（電極が形成されていないシート）４が積層された構造を有する積層素子５の両端側に、容量電極２と導通する外部電極６ａ，６ｂ（図４）を配設するとともに、積層素子５の中央部を一周するように、アース電極１と導通するアース用外部電極７（図４）を配設してなる構造を有する３端子型の積層電子部品を製造する場合を例にとって説明する。
【００１４】
図１は、この実施例において、積層電子部品（この実施例では３端子型の積層セラミックコンデンサ）を製造するのに用いた誘電体シート（電極シート）を示す平面図である。
【００１５】
この実施例で用いた誘電体シート（電極シート）（図１）１３は、セラミックグリーンシート１４に、積層セラミックコンデンサ（積層電子部品）の第１の内部電極（アース電極）１となる平行する２本の帯状電極１１ａ，１１ｂから構成される第１の電極パターン１１を所定の間隔をおいて略平行に複数配設するとともに、第１の電極パターン１１をはさんで互に対向する位置に、積層電子部品の第２の内部電極（この実施例では容量電極）２となる第２の電極パターン１２を所定のピッチで複数配設することにより形成されており、第２の電極パターン１２の、第１の電極パターン１１と直交する方向の長さＬが、第１の電極パターン１１をはさんで対向する２つの第２の電極パターン１２の間隔（ギャップ）Ｇと略同一になるように構成されている。
【００１６】
そして、図２に示すように、互に隣接する誘電体シート１３及び１３（１３ａ）の第１及び第２の電極パターン１１，１２の相対位置についてみた場合に、第２の電極パターン１２の位置が、第１の電極パターン１１に略直交する方向（矢印ＡまたはＢの方向に）に、距離Ｌ（すなわち、第１の電極パターン１１をはさんで対向する２つの第２の電極パターン１２の間隔（ギャップ）Ｇと略同一距離）だけ交互にずれるような態様で、誘電体シート１３，１３（１３ａ）を交互に複数枚積層することにより、一つの誘電体シート１３（または１３（１３ａ））に形成された第１の電極パターン１１が、隣接する誘電体シート１３（または１３（１３ａ））に形成された第２の電極パターン１２と直交するような状態で誘電体シート１３（または１３（１３ａ））を介して対向し、これが積層方向に交互に繰り返されているような構造（図３参照）の積層ブロック（図示せず）を形成する。
【００１７】
なお、誘電体シート１３及び１３（１３ａ）を、交互に位置をずらせて積層する方法としては、誘電体シート自体を距離Ｌだけずらせる方法や、例えば、誘電体シート１３または１３（１３ａ）を１８０゜回転させた場合に所定の位置関係になるように、第１及び第２の電極パターン１１，１２を所定の位置に配設しておき、各誘電体シート１３，１３（１３ａ）を１層ごとに１８０゜回転させて積層することによる方法など、種々の方法を用いることが可能である。
【００１８】
それから、積層ブロックを所定の位置（図２の線Ｃ及びＤで示す位置）で切断することにより、図３に示すように、一方の端部から他方の端部に至る第１の内部電極１と、該第１の内部電極１と略直交する方向に形成され、一方の端部から他方の端部に至る第２の内部電極２が、誘電体層３を介して交互に積層された構造を有する積層素子（３端子型の積層電子部品素子）５が切り出される。
【００１９】
そして、この積層素子５を焼成した後、図４に示すように、積層素子５の両端側に容量電極２（図３）と導通する外部電極６ａ，６ｂを形成するとともに、積層素子５の中央部を一周するように、アース電極１（図３）と導通するアース用外部電極７を配設することにより、３端子型の積層セラミック電子部品が得られる。
【００２０】
上述のように、この実施例の製造方法によれば、１種類の電極パターンが付与された誘電体シートを用いて、第１及び第２の内部電極（すなわちアース電極及び容量電極）が誘電体層を介して交互に積層された構造を有する個々の素子を複数含有する積層ブロックを容易に形成することができるとともに、この積層ブロックを所定の位置で切断することにより、３端子型の積層電子部品（この実施例では３端子型の積層セラミックコンデンサ）を容易かつ効率よく製造することができる。
【００２１】
また、上記実施例では、アース電極となる第１の電極パターンを、互に近接して配設された２本の略平行な電極からなる電極パターンとしているので、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を容易かつ効率よく製造することが可能になる。なお、アース電極を２本の略平行な電極からなる分割電極とした３端子型の積層コンデンサにおいては、ノイズ除去性能が向上するという効果が得られる。
【００２２】
但し、本発明は、アース電極となる第１の電極パターンを、互に近接して配設された２本の略平行な電極からなるパターンとする場合に限られるものではなく、１本の帯状のパターンやさらにその他のパターンとすることも可能である。
【００２３】
また、上記実施例では、３端子型の積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明はこれに限らず、さらにその他の３端子型の積層電子部品を製造する場合にも適用することが可能である。
【００２４】
さらに、本発明は、一つの素子の中に複数のコンデンサ部（容量電極）を備え、かつ、一つのアース電極を共用するアレイタイプのコンデンサの製造方法にも適用することが可能である。
【００２５】
本発明は、さらにその他の点においても上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の応用、変形を加えることが可能である。
【００２６】
【発明の効果】
上述のように、本発明の積層電子部品の製造方法は、上記所定の要件を満たすような第１及び第２の電極パターンを配設した誘電体シートを、所定の態様で複数枚積層し、これを切断して個々の電子部品素子を切り出すようにしているので、従来のように、異なる電極パターンが形成された複数の誘電体シートを用意する必要がなくなり、３端子型の積層電子部品を効率よく製造することが可能になる。
【００２７】
また、前記第１及び第２の電極パターンのいずれか一方を、互に近接して配設された２本の略平行な電極パターンから構成することにより、２本の略平行な電極（分割電極）からなる内部電極を有する積層電子部品を製造することが可能になる。したがって、２本の略平行な電極からなる分割電極をアース電極（内部電極）とするノイズ除去性能に優れた３端子型の積層コンデンサなどを効率よく製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例において積層電子部品（積層セラミックコンデンサ）を製造するのに用いた誘電体シートを示す平面図である。
【図２】本発明の実施例において誘電体シートを積層したときの電極パターンの重なり状態を示す平面図である。
【図３】本発明の実施例において誘電体シートを積層したときの個々の素子における内部電極（電極パターン）の配設状態を示す分解斜視図である。
【図４】３端子型の積層電子部品（積層セラミックコンデンサ）の外部構造を示す斜視図である。
【図５】一般的な３端子型の積層電子部品（積層セラミックコンデンサ）の内部電極の配設状態を示す分解斜視図である。
【図６】（ａ），（ｂ）は、従来の積層電子部品（積層セラミックコンデンサ）の製造に用いられている誘電体シートを示す平面図である。
【符号の説明】
１ 第１の内部電極（アース電極）
２ 第２の内部電極（容量電極）
３ 誘電体層
５ 積層素子
６ａ，６ｂ 外部電極
７ アース用外部電極
１１ａ，１１ｂ 帯状電極
１１ 第１の電極パターン
１２ 第２の電極パターン
１３，１３ａ 誘電体シート（電極シート）
１４ セラミックグリーンシート
Claims (2)
- 一方の端部から他方の端部に至る第１の内部電極と、前記第１の内部電極と略直交する方向に形成され、一方の端部から他方の端部に至る第２の内部電極が、誘電体層を介して交互に積層された構造を有する３端子型の積層電子部品の製造方法であって、
前記積層電子部品の第１の内部電極となる第１の電極パターンが所定の間隔をおいて略平行に複数配設されているとともに、前記第１の電極パターンをはさんで互に対向する位置に、前記積層電子部品の第２の内部電極となる第２の電極パターンが所定のピッチで複数配設され、かつ第２の電極パターンの前記第１の電極パターンと直交する方向の長さが、前記第１の電極パターンをはさんで対向する２つの第２の電極パターンの間隔と略同一である誘電体シートを形成する工程と、
前記誘電体シートを複数枚積層して所定の位置で切断することにより個々の電子部品素子を切り出したときに、前記第１及び第２の電極パターンが、個々の電子部品素子において前記第１及び第２の内部電極を構成するように、互に隣接する誘電体シートのうちの一方の誘電体シートの第１の電極パターンが、他方の誘電体シートの第２の電極パターンに、また、一方の誘電体シートの第２の電極パターンが、他方の誘電体シートの第１の電極パターンに、誘電体シートを介して直交するような状態で重なり合うように、所定の位置関係で誘電体シートを複数枚積層することにより積層ブロックを形成する工程と、
前記積層ブロックを所定の位置で切断することにより、前記第１及び第２の内部電極が誘電体層を介して交互に積層された構造を有する個々の電子部品素子を切り出す工程と
を具備することを特徴とする積層電子部品の製造方法。 - 前記第１及び第２の内部電極のうち、アース用の電極となる方の内部電極が、互に近接する２本の略平行な電極から構成されている積層電子部品の製造方法であって、
前記第１及び第２の電極パターンのいずれか一方が、前記２本の略平行な電極からなる内部電極を構成することができるように、互に近接して配設された２本の略平行な電極パターンから構成されていることを特徴とする請求項１記載の積層電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19219794A JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19219794A JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837129A JPH0837129A (ja) | 1996-02-06 |
| JP3610985B2 true JP3610985B2 (ja) | 2005-01-19 |
Family
ID=16287299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19219794A Expired - Lifetime JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610985B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5071327B2 (ja) * | 2008-09-26 | 2012-11-14 | Ｔｄｋ株式会社 | 貫通コンデンサの製造方法 |
| JP4725629B2 (ja) * | 2008-10-14 | 2011-07-13 | Ｔｄｋ株式会社 | 積層貫通コンデンサの製造方法 |
| JP2015111654A (ja) | 2013-10-28 | 2015-06-18 | 株式会社村田製作所 | 積層電子部品の製造方法及び積層電子部品 |
-
1994
- 1994-07-22 JP JP19219794A patent/JP3610985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837129A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590486B2 (en) | Multilayer inductor | |
| JPH10335143A (ja) | 積層型インダクタ | |
| KR20030014121A (ko) | 적층형 필터어레이 | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JP3610985B2 (ja) | 積層電子部品の製造方法 | |
| JP2874695B1 (ja) | 積層型電子部品アレイ | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| JP3985557B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH08273973A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3786243B2 (ja) | 積層電子部品の製造方法 | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
| JPH0440265Y2 (ja) | ||
| JPH0710914U (ja) | Ｌｃ複合部品アレイ | |
| JPH0993069A (ja) | 多連ノイズフィルタ | |
| JP2000049015A (ja) | インダクタアレイ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JPH04139710A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2000294452A (ja) | 積層セラミック電子部品アレイ及びその製造方法 | |
| JPH03225905A (ja) | 積層複合部品とその製造方法 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2781095B2 (ja) | 表面実装部品の製造方法 | |
| JP2008078833A (ja) | Ｅｍｉフィルタ | |
| JP2567073B2 (ja) | 積層コンデンサブロック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |