JPH07162213A - 表面実装部品の製造方法 - Google Patents
表面実装部品の製造方法Info
- Publication number
- JPH07162213A JPH07162213A JP30649293A JP30649293A JPH07162213A JP H07162213 A JPH07162213 A JP H07162213A JP 30649293 A JP30649293 A JP 30649293A JP 30649293 A JP30649293 A JP 30649293A JP H07162213 A JPH07162213 A JP H07162213A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- electrically connected
- substrate
- end surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】パターンずれ及び切断ずれが生じても、各電極
間の導通を保つことが可能な表面実装部品の製造方法を
提供する。 【構成】誘電体からなるマザー基板１６の表面にストリ
ップライン２，６と、ストリップライン２，６から引き
出され分割線１４ａ，１４ｂに跨がる入力電極４，出力
電極５，８，アイソレーション電極９からなる接続電極
及びダミー電極１８とをマトリックス状に形成し、裏面
に接続電極及びダミー電極１８と対向する切り欠き２０
ａを設けた接地電極２０を形成し、マザー基板１６を分
割線１４ａ，１４ｂに沿って複数の小基板１７に分割
し、小基板１７の分割面に接続電極，ダミー電極１８及
び接地電極２０と導通する、端面電極１１ａ乃至１１ｆ
を形成してなるものである。
間の導通を保つことが可能な表面実装部品の製造方法を
提供する。 【構成】誘電体からなるマザー基板１６の表面にストリ
ップライン２，６と、ストリップライン２，６から引き
出され分割線１４ａ，１４ｂに跨がる入力電極４，出力
電極５，８，アイソレーション電極９からなる接続電極
及びダミー電極１８とをマトリックス状に形成し、裏面
に接続電極及びダミー電極１８と対向する切り欠き２０
ａを設けた接地電極２０を形成し、マザー基板１６を分
割線１４ａ，１４ｂに沿って複数の小基板１７に分割
し、小基板１７の分割面に接続電極，ダミー電極１８及
び接地電極２０と導通する、端面電極１１ａ乃至１１ｆ
を形成してなるものである。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、方向性結合器
等に用いられる表面実装部品の製造方法に関するもので
ある。
等に用いられる表面実装部品の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来の、表面実装部品として、例えば、
方向性結合器を図５及び図６に示す。図５において、１
は誘電体からなる基板であり、基板１の表面の中央に、
１か所で直角に折れ曲がった第１のストリップライン２
が形成され、第１のストリップライン２の一端から、基
板１の第１の側面側１ａの最寄りのコーナーにかけて引
き出し電極３ａ及び入力電極４が形成され、他端から入
力電極４の対角にかけて引き出し電極３ｂ及び第１の出
力電極５が形成されている。
方向性結合器を図５及び図６に示す。図５において、１
は誘電体からなる基板であり、基板１の表面の中央に、
１か所で直角に折れ曲がった第１のストリップライン２
が形成され、第１のストリップライン２の一端から、基
板１の第１の側面側１ａの最寄りのコーナーにかけて引
き出し電極３ａ及び入力電極４が形成され、他端から入
力電極４の対角にかけて引き出し電極３ｂ及び第１の出
力電極５が形成されている。
【０００３】また、第１のストリップライン２と一定間
隔を隔てて、第２のストリップライン６が形成され、ス
トリップライン６の一端から、入力電極４と対向する基
板１の第２の側面側１ｂのコーナーにかけて引き出し電
極７ａ及び第２の出力電極８が形成され、他端から出力
電極５と出力電極８の中間の基板１の端部にかけて引き
出し電極７ｂ及びアイソレーション電極９が形成されて
いる。
隔を隔てて、第２のストリップライン６が形成され、ス
トリップライン６の一端から、入力電極４と対向する基
板１の第２の側面側１ｂのコーナーにかけて引き出し電
極７ａ及び第２の出力電極８が形成され、他端から出力
電極５と出力電極８の中間の基板１の端部にかけて引き
出し電極７ｂ及びアイソレーション電極９が形成されて
いる。
【０００４】また、図６に示すように、基板１の裏面に
は、表面の入力電極４、出力電極５，８及びアイソレー
ション電極９と対向する位置に切り欠き１０ａを設けた
接地電極１０が形成されている。さらに、基板１の側面
に、入力電極４，出力電極５，８及びアイソレーション
電極９と導通する端面電極１１ａ，１１ｂ，１１ｃ，１
１ｄ及び接地電極１０と導通する端面電極１１ｅ，１１
ｆを形成し、方向性結合器１２が構成されている。な
お、入力電極４，出力電極５，８及びアイソレーション
電極９は、ストリップライン２，６と端面電極１１ａ乃
至１１ｄを接続する接続電極として機能するものであ
る。
は、表面の入力電極４、出力電極５，８及びアイソレー
ション電極９と対向する位置に切り欠き１０ａを設けた
接地電極１０が形成されている。さらに、基板１の側面
に、入力電極４，出力電極５，８及びアイソレーション
電極９と導通する端面電極１１ａ，１１ｂ，１１ｃ，１
１ｄ及び接地電極１０と導通する端面電極１１ｅ，１１
ｆを形成し、方向性結合器１２が構成されている。な
お、入力電極４，出力電極５，８及びアイソレーション
電極９は、ストリップライン２，６と端面電極１１ａ乃
至１１ｄを接続する接続電極として機能するものであ
る。
【０００５】次に、このように構成された方向性結合器
１２の製造方法を示す。まず、図７に示すように、誘電
体からなるマザー基板１３の表面に、ストリップライン
２，６，引き出し電極３ａ，３ｂ，７ａ，７ｂ，入力電
極４，出力電極５，８及びアイソレーション電極９がマ
トリックス状に形成される。また、図８に示すように、
マザー基板１３の裏面に、表面の入力電極４，出力電極
５，８及びアイソレーション電極９と対向する位置に切
り欠き１０ａを設けた接地電極１０が形成される。そし
て、マザー基板１３を分割線１４ａ，１４ｂに沿って切
断し複数の小基板１５に分割した後、小基板１５の分割
面に、端面電極１１ａ乃至１１ｂが形成され、方向性結
合器１２が得られる。
１２の製造方法を示す。まず、図７に示すように、誘電
体からなるマザー基板１３の表面に、ストリップライン
２，６，引き出し電極３ａ，３ｂ，７ａ，７ｂ，入力電
極４，出力電極５，８及びアイソレーション電極９がマ
トリックス状に形成される。また、図８に示すように、
マザー基板１３の裏面に、表面の入力電極４，出力電極
５，８及びアイソレーション電極９と対向する位置に切
り欠き１０ａを設けた接地電極１０が形成される。そし
て、マザー基板１３を分割線１４ａ，１４ｂに沿って切
断し複数の小基板１５に分割した後、小基板１５の分割
面に、端面電極１１ａ乃至１１ｂが形成され、方向性結
合器１２が得られる。
【０００６】なお、マザー基板１３の表面のストリップ
ライン２，６，引き出し電極３ａ，３ｂ，７ａ，７ｂ，
入力電極４，出力電極５，８，アイソレーション電極９
及び裏面の接地電極１０は、全面に薄膜を形成した後パ
ターンによりレジスト印刷され、その後、フォトエッチ
ングにより形成されるものである。
ライン２，６，引き出し電極３ａ，３ｂ，７ａ，７ｂ，
入力電極４，出力電極５，８，アイソレーション電極９
及び裏面の接地電極１０は、全面に薄膜を形成した後パ
ターンによりレジスト印刷され、その後、フォトエッチ
ングにより形成されるものである。
【０００７】
【発明が解決しようとする課題】ところが、上記従来例
の表面実装部品の製造方法においては、マザー基板１３
の表面のストリップライン２，６，引き出し電極３ａ，
３ｂ，７ａ，７ｂ，入力電極４，出力電極５，８及びア
イソレーション電極９がパターンの位置ずれにより、図
７のＡ方向にずれて形成された場合、図９に示すよう
に、全ての小基板１５において、出力電極５及びアイソ
レーション電極９と端面電極１１ｂ，１１ｄがオープン
状態となるとともに、最下段の小基板１５の出力電極８
と端面電極１１ｃがオープン状態となり、一方、Ｂ方向
にずれて形成された場合、図１０に示すように、最上段
の小基板１５の入力電極４と端面電極１１ａがオープン
状態となる。
の表面実装部品の製造方法においては、マザー基板１３
の表面のストリップライン２，６，引き出し電極３ａ，
３ｂ，７ａ，７ｂ，入力電極４，出力電極５，８及びア
イソレーション電極９がパターンの位置ずれにより、図
７のＡ方向にずれて形成された場合、図９に示すよう
に、全ての小基板１５において、出力電極５及びアイソ
レーション電極９と端面電極１１ｂ，１１ｄがオープン
状態となるとともに、最下段の小基板１５の出力電極８
と端面電極１１ｃがオープン状態となり、一方、Ｂ方向
にずれて形成された場合、図１０に示すように、最上段
の小基板１５の入力電極４と端面電極１１ａがオープン
状態となる。
【０００８】また、裏面の接地電極１０がパターンの位
置ずれにより、図８のＡ方向にずれて形成された場合
は、図１１に示すように、最下段以外の小基板１５にお
いて、出力電極５及びアイソレーション電極９と導通す
る端面電極１１ｂ，１１ｄが、接地電極１０とショート
状態となり、一方、Ｂ方向にずれて形成された場合は、
全ての小基板１５において、図１２に示すように、接地
電極１０と端面電極１１ｅ，１１ｆがオープン状態とな
る。さらに、接地電極１１がＣ方向にずれて形成された
場合は、最右列以外の小基板１５において、図１３に示
すように、入力電極４と導通する端面電極１１ａが接地
電極１０とショート状態となる。
置ずれにより、図８のＡ方向にずれて形成された場合
は、図１１に示すように、最下段以外の小基板１５にお
いて、出力電極５及びアイソレーション電極９と導通す
る端面電極１１ｂ，１１ｄが、接地電極１０とショート
状態となり、一方、Ｂ方向にずれて形成された場合は、
全ての小基板１５において、図１２に示すように、接地
電極１０と端面電極１１ｅ，１１ｆがオープン状態とな
る。さらに、接地電極１１がＣ方向にずれて形成された
場合は、最右列以外の小基板１５において、図１３に示
すように、入力電極４と導通する端面電極１１ａが接地
電極１０とショート状態となる。
【０００９】また、マザー基板１３を小基板１５に分割
する際に、分割線１４ａ，１４ｂよりずれて切断された
場合も、図９乃至図１３と同様に、入力電極４，出力電
極５，８，アイソレーション電極９及び接地電極１０と
端面電極１１ａ乃至１１ｆとの導通及び絶縁に不具合が
生じ、方向性結合器としての機能を果たせず、製品の歩
留まりが低下する。
する際に、分割線１４ａ，１４ｂよりずれて切断された
場合も、図９乃至図１３と同様に、入力電極４，出力電
極５，８，アイソレーション電極９及び接地電極１０と
端面電極１１ａ乃至１１ｆとの導通及び絶縁に不具合が
生じ、方向性結合器としての機能を果たせず、製品の歩
留まりが低下する。
【００１０】本発明は、このような問題を解消するため
になされたものであり、パターンずれ及び切断ずれが生
じても、端面電極と接続電極又は接地電極との導通を保
つことが可能な表面実装部品の製造方法を提供すること
を目的とするものである。
になされたものであり、パターンずれ及び切断ずれが生
じても、端面電極と接続電極又は接地電極との導通を保
つことが可能な表面実装部品の製造方法を提供すること
を目的とするものである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、誘電体からなるマザー基板の
表面に主電極及び該主電極から引き出される接続電極を
マトリックス状に形成し、裏面に前記接続電極と対向す
る切り欠きを設けた接地電極を形成し、前記マザー基板
を分割線に沿って複数の小基板に分割し、該分割された
小基板の分割面に前記接続電極又は接地電極と導通する
端面電極を形成してなる表面実装部品の製造方法におい
て、前記接続電極及び接地電極の切り欠きを、前記分割
線に跨がって形成したことを特徴とするものである。
めに、本発明においては、誘電体からなるマザー基板の
表面に主電極及び該主電極から引き出される接続電極を
マトリックス状に形成し、裏面に前記接続電極と対向す
る切り欠きを設けた接地電極を形成し、前記マザー基板
を分割線に沿って複数の小基板に分割し、該分割された
小基板の分割面に前記接続電極又は接地電極と導通する
端面電極を形成してなる表面実装部品の製造方法におい
て、前記接続電極及び接地電極の切り欠きを、前記分割
線に跨がって形成したことを特徴とするものである。
【００１２】
【作用】上記の構成によれば、マザー基板の表裏面にお
いて、端面電極と導通する接続電極及び端面電極と接地
電極を絶縁するための切り欠きを、小基板に分割するた
めの分割線に跨がって形成することにより、電極形成時
のパターンずれや、小基板に分割する際に切断ずれが発
生しても、小基板の表裏面の、端面電極と導通する位置
に接続電極及び接地電極が存在するとともに、小基板の
裏面の、端面電極と接地電極を絶縁する位置に切り欠き
が存在し、端面電極と接続電極又は接地電極との導通に
不具合が生じることがない。
いて、端面電極と導通する接続電極及び端面電極と接地
電極を絶縁するための切り欠きを、小基板に分割するた
めの分割線に跨がって形成することにより、電極形成時
のパターンずれや、小基板に分割する際に切断ずれが発
生しても、小基板の表裏面の、端面電極と導通する位置
に接続電極及び接地電極が存在するとともに、小基板の
裏面の、端面電極と接地電極を絶縁する位置に切り欠き
が存在し、端面電極と接続電極又は接地電極との導通に
不具合が生じることがない。
【００１３】
【実施例】以下、本発明による、方向性結合器として用
いられる表面実装部品の製造方法の実施例を図面を用い
て説明する。なお、従来例と同一若しくは相当する部分
には、同一符号を付しその説明を省略する。
いられる表面実装部品の製造方法の実施例を図面を用い
て説明する。なお、従来例と同一若しくは相当する部分
には、同一符号を付しその説明を省略する。
【００１４】本発明は、マザー基板の表面の分割線に跨
がって接続電極を形成するとともに、マザー基板の裏面
の分割線に跨がって接地電極の切り欠きを形成してなる
ものである。
がって接続電極を形成するとともに、マザー基板の裏面
の分割線に跨がって接地電極の切り欠きを形成してなる
ものである。
【００１５】すなわち、図１に示すように、長辺側の両
端部に縁部１６ａ，１６ａを有し誘電体からなるマザー
基板１６の表面に、ストリップライン２，６，引き出し
電極３ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電極
５，８，アイソレーション電極９及び出力電極８の対角
に位置するダミー電極１８を、マトリックス状に形成す
る。このうち、偶数段のストリップライン２，６，引き
出し電極３ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電
極５，８，アイソレーション電極９及びダミー電極１８
は、奇数段のストリップライン２，６，引き出し電極３
ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電極５，８，
アイソレーション電極９及びダミー電極１８に対して１
８０°反転した形で形成する。
端部に縁部１６ａ，１６ａを有し誘電体からなるマザー
基板１６の表面に、ストリップライン２，６，引き出し
電極３ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電極
５，８，アイソレーション電極９及び出力電極８の対角
に位置するダミー電極１８を、マトリックス状に形成す
る。このうち、偶数段のストリップライン２，６，引き
出し電極３ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電
極５，８，アイソレーション電極９及びダミー電極１８
は、奇数段のストリップライン２，６，引き出し電極３
ａ，３ｂ，７ａ，７ｂ，入力電極４，出力電極５，８，
アイソレーション電極９及びダミー電極１８に対して１
８０°反転した形で形成する。
【００１６】また同時に、マザー基板１６の縁部１６
ａ，１６ａにも、入力電極４，出力電極５，８，アイソ
レーション電極９及びダミー電極１８から延長した、ダ
ミー電極１９を形成する。
ａ，１６ａにも、入力電極４，出力電極５，８，アイソ
レーション電極９及びダミー電極１８から延長した、ダ
ミー電極１９を形成する。
【００１７】マザー基板１６の裏面には、図２に示すよ
うに、表面の入力電極４，出力電極５，８，アイソレー
ション電極９及びダミー電極１８，１９と対向する位置
に、円形又は半円形の切り欠き２０ａを設けた接地電極
２０を形成する。
うに、表面の入力電極４，出力電極５，８，アイソレー
ション電極９及びダミー電極１８，１９と対向する位置
に、円形又は半円形の切り欠き２０ａを設けた接地電極
２０を形成する。
【００１８】このような構成により、マザー基板１６の
表面の分割線１４ａ，１４ｂにかかる入力電極４，出力
電極５，８，アイソレーション電極９及びダミー電極１
８，１９は、分割線１４ａ，１４ｂに跨がるとともに、
裏面の切り欠き２０ａも分割線１４ａ又は１４ｂに跨が
ることになる。
表面の分割線１４ａ，１４ｂにかかる入力電極４，出力
電極５，８，アイソレーション電極９及びダミー電極１
８，１９は、分割線１４ａ，１４ｂに跨がるとともに、
裏面の切り欠き２０ａも分割線１４ａ又は１４ｂに跨が
ることになる。
【００１９】そして、分割線１４ａ，１４ｂで切断し複
数の小基板１７に分割した後、図３に示すように、小基
板１７の分割面に、入力電極４，出力電極５，８及びア
イソレーション電極９と導通する端面電極１１ａ，１１
ｂ，１１ｃ，１１ｄと、接地電極２０と導通する端面電
極１１ｅと、ダミー電極１８と導通する端面電極１１ｆ
とを形成し、表面実装型の方向性結合器２１を得る。な
お、入力電極４，出力電極５，８及びアイソレーション
電極９は、ストリップライン２，６と端面電極１１ａ乃
至１１ｄを接続する接続電極として機能するものであ
る。
数の小基板１７に分割した後、図３に示すように、小基
板１７の分割面に、入力電極４，出力電極５，８及びア
イソレーション電極９と導通する端面電極１１ａ，１１
ｂ，１１ｃ，１１ｄと、接地電極２０と導通する端面電
極１１ｅと、ダミー電極１８と導通する端面電極１１ｆ
とを形成し、表面実装型の方向性結合器２１を得る。な
お、入力電極４，出力電極５，８及びアイソレーション
電極９は、ストリップライン２，６と端面電極１１ａ乃
至１１ｄを接続する接続電極として機能するものであ
る。
【００２０】以上の方法により、マザー基板１６上の電
極パターンが、図１及び図２に示すＡ，Ｂ，Ｃ，Ｄの各
方向にずれたり、切断が分割線１４ａ，１４ｂよりずれ
て行われても、入力電極４，出力電極５，８及びアイソ
レーション電極９と端面電極１１ａ乃至１１ｄの導通
と、接地電極２０と端面電極１１ｅの導通を損なうこと
がない。
極パターンが、図１及び図２に示すＡ，Ｂ，Ｃ，Ｄの各
方向にずれたり、切断が分割線１４ａ，１４ｂよりずれ
て行われても、入力電極４，出力電極５，８及びアイソ
レーション電極９と端面電極１１ａ乃至１１ｄの導通
と、接地電極２０と端面電極１１ｅの導通を損なうこと
がない。
【００２１】なお、本発明による表面実装部品の製造方
法は、方向性結合器だけではなく、図４に示す、基板２
２の表面の中央部に主電極２３と、１方の端部に入力電
極２４及びダミー電極２５を有し、他方の端部に３つの
出力電極２６を有し、裏面に接地電極２７を有し、さら
に、入力電極２４，ダミー電極２５，出力電極２６及び
接地電極２７と導通する端面電極２８を有した表面実装
型のブランチラインハイブリッド２９にも適用でき、要
は表裏面に電極を有したマザー基板を複数の小基板に分
割し、分割面に表裏面の電極と導通する端面電極を形成
した電子部品に適用できるものである。
法は、方向性結合器だけではなく、図４に示す、基板２
２の表面の中央部に主電極２３と、１方の端部に入力電
極２４及びダミー電極２５を有し、他方の端部に３つの
出力電極２６を有し、裏面に接地電極２７を有し、さら
に、入力電極２４，ダミー電極２５，出力電極２６及び
接地電極２７と導通する端面電極２８を有した表面実装
型のブランチラインハイブリッド２９にも適用でき、要
は表裏面に電極を有したマザー基板を複数の小基板に分
割し、分割面に表裏面の電極と導通する端面電極を形成
した電子部品に適用できるものである。
【００２２】
【発明の効果】以上説明したように、本発明にかかる表
面実装部品の製造方法によれば、マザー基板の表裏面の
分割線に跨がって接続電極及び接地電極の切り欠きを形
成することにより、パターンずれや切断ずれが生じても
端面電極と接続電極又は接地電極との導通を正常に行う
ことができ、製品の歩留まりを向上することができる。
面実装部品の製造方法によれば、マザー基板の表裏面の
分割線に跨がって接続電極及び接地電極の切り欠きを形
成することにより、パターンずれや切断ずれが生じても
端面電極と接続電極又は接地電極との導通を正常に行う
ことができ、製品の歩留まりを向上することができる。
【図１】本発明の実施例による方向性結合器のマザー基
板の平面図である。
板の平面図である。
【図２】図１の底面図である。
【図３】本発明の実施例による方向性結合器の平面図で
ある。
ある。
【図４】本発明の表面実装部品の製造方法が適用できる
ブランチラインハイブリッドの、（ａ）は平面図であ
り、（ｂ）はＡ−Ａ線断面図である。
ブランチラインハイブリッドの、（ａ）は平面図であ
り、（ｂ）はＡ−Ａ線断面図である。
【図５】従来の方向性結合器の平面図である。
【図６】図５の底面図である。
【図７】従来の方向性結合器のマザー基板の平面図であ
る。
る。
【図８】図７の底面図である。
【図９】図７の電極パターンがＡ方向にずれた場合の最
下段の小基板の平面図である。
下段の小基板の平面図である。
【図１０】図７の電極パターンがＢ方向にずれた場合の
小基板の平面図である。
小基板の平面図である。
【図１１】図８の電極パターンがＡ方向にずれた場合の
小基板の底面図である。
小基板の底面図である。
【図１２】図８の電極パターンがＢ方向にずれた場合の
小基板の底面図である。
小基板の底面図である。
【図１３】図８の電極パターンがＣ方向にずれた場合の
小基板の底面図である。
小基板の底面図である。
１ 基板 ２，６ ストリップライン ４ 入力電極 ５，８ 出力電極 ９ アイソレーション電極 １０ 接地電極 １１ａ〜１１ｆ 端面電極 １７ 子基板 ２１ 方向性結合器
Claims (3)
- 【請求項１】誘電体からなるマザー基板の表面に主電極
及び該主電極から引き出される接続電極をマトリックス
状に形成し、裏面に前記接続電極と対向する切り欠きを
設けた接地電極を形成し、前記マザー基板を分割線に沿
って複数の小基板に分割し、該分割された小基板の分割
面に前記接続電極又は接地電極と導通する端面電極を形
成してなる表面実装部品の製造方法において、前記接続
電極及び接地電極の切り欠きを、前記分割線に跨がって
形成したことを特徴とする表面実装部品の製造方法。 - 【請求項２】前記表面実装部品を方向性結合器としたこ
とを特徴とする請求項１記載の表面実装部品の製造方
法。 - 【請求項３】前記表面実装部品をブランチラインハイブ
リッドとしたことを特徴とする請求項１記載の表面実装
部品の製造方法。。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30649293A JP3265770B2 (ja) | 1993-12-07 | 1993-12-07 | 表面実装部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30649293A JP3265770B2 (ja) | 1993-12-07 | 1993-12-07 | 表面実装部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162213A true JPH07162213A (ja) | 1995-06-23 |
| JP3265770B2 JP3265770B2 (ja) | 2002-03-18 |
Family
ID=17957676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30649293A Expired - Fee Related JP3265770B2 (ja) | 1993-12-07 | 1993-12-07 | 表面実装部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265770B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279702A (ja) * | 1995-04-07 | 1996-10-22 | Fuji Elelctrochem Co Ltd | 積層誘電体フィルタ及びその製造方法 |
| JPH10294603A (ja) * | 1997-04-17 | 1998-11-04 | Tdk Corp | 積層誘電体フィルタ |
| WO2008041398A1 (fr) * | 2006-09-29 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Élément de conversion d'équilibre/déséquilibre et son procédé de fabrication |
| WO2008102502A1 (ja) * | 2007-02-21 | 2008-08-28 | Murata Manufacturing Co., Ltd. | マイクロストリップラインフィルタ |
-
1993
- 1993-12-07 JP JP30649293A patent/JP3265770B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279702A (ja) * | 1995-04-07 | 1996-10-22 | Fuji Elelctrochem Co Ltd | 積層誘電体フィルタ及びその製造方法 |
| JPH10294603A (ja) * | 1997-04-17 | 1998-11-04 | Tdk Corp | 積層誘電体フィルタ |
| WO2008041398A1 (fr) * | 2006-09-29 | 2008-04-10 | Murata Manufacturing Co., Ltd. | Élément de conversion d'équilibre/déséquilibre et son procédé de fabrication |
| US7567143B2 (en) | 2006-09-29 | 2009-07-28 | Murata Manufacturing Co., Ltd. | Balanced-unbalanced transformation device and method for manufacturing balanced-unbalanced transformation device |
| JPWO2008041398A1 (ja) * | 2006-09-29 | 2010-02-04 | 株式会社村田製作所 | 平衡不平衡変換素子、および平衡不平衡変換素子の製造方法 |
| KR100990298B1 (ko) * | 2006-09-29 | 2010-10-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 평형 불평형 변환 소자 및 평형 불평형 변환 소자의제조방법 |
| JP4720906B2 (ja) * | 2006-09-29 | 2011-07-13 | 株式会社村田製作所 | 平衡不平衡変換素子、および平衡不平衡変換素子の製造方法 |
| WO2008102502A1 (ja) * | 2007-02-21 | 2008-08-28 | Murata Manufacturing Co., Ltd. | マイクロストリップラインフィルタ |
| JP4985761B2 (ja) * | 2007-02-21 | 2012-07-25 | 株式会社村田製作所 | マイクロストリップラインフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3265770B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802688A (en) | Method of producing electronic parts with an electrode pattern between two dielectric substrates | |
| EP1324646B1 (en) | Jumper chip component and mounting structure therefor | |
| US4924289A (en) | Air bridge wiring for semiconductor devices | |
| JP3265770B2 (ja) | 表面実装部品の製造方法 | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPH09307208A (ja) | フレキシブルプリント基板の接続端部構造 | |
| JPH03126290A (ja) | プリント配線板 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JPH09130145A (ja) | 圧電発振器 | |
| JPS6110321Y2 (ja) | ||
| JPH01112681A (ja) | ハイブリッド化プリント基板 | |
| JP2002008901A (ja) | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ | |
| JPH0783071B2 (ja) | マイクロ波集積回路 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| JPS6339732Y2 (ja) | ||
| JPH0423812B2 (ja) | ||
| JPH06140735A (ja) | 絶縁基板およびその製造方法 | |
| JPH07263923A (ja) | ９０°分配器 | |
| JPH01185995A (ja) | 多層配線基板 | |
| JP2903112B2 (ja) | 交差型マイクロストリップラインの結線方式 | |
| JP4762024B2 (ja) | システム基板及びシステム基板の製造方法 | |
| JPH11261226A (ja) | セラミック多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |