JP2903112B2 - 交差型マイクロストリップラインの結線方式 - Google Patents
交差型マイクロストリップラインの結線方式Info
- Publication number
- JP2903112B2 JP2903112B2 JP63331145A JP33114588A JP2903112B2 JP 2903112 B2 JP2903112 B2 JP 2903112B2 JP 63331145 A JP63331145 A JP 63331145A JP 33114588 A JP33114588 A JP 33114588A JP 2903112 B2 JP2903112 B2 JP 2903112B2
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- microstrip
- microstrip lines
- line
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】 〔概 要〕 １つのマイクロストリップライン上を直角状に交差す
るマイクロストリップライン間を結線して線路を形成す
る方式に関し、 交差結線されたマイクロストリップラインの電気的変
動を最小限に抑えることが出来る交差型マイクロストリ
ップラインの交差結線方式を提供することを目的とし、 誘電体基板（１）上に第１のマイクロストリップライ
ン（２）に直交しそれを挟んで設けられた第２及び第３
のマイクロストリップライン（3,4）の端部間隔間の交
差結線方式において、 互いに平行な複数の平板状内部電極と、かかる内部電
極の両端側に１対の外部電極を備え、内部電極は交互に
両端の対応する外部電極に接続される如きチップコンデ
ンサ（50）を、その内部電極面が第１のマイクロストリ
ップライン面に垂直に交差する如く第2,第３のマイクロ
ストリップラインの端部間隔間に配置し、かかるチップ
コンデンサの一方の外部電極を第２のマイクロストリッ
プラインの端部に、他方の外部電極を第３のマイクロス
トリップラインの端部に接続するように構成する。
るマイクロストリップライン間を結線して線路を形成す
る方式に関し、 交差結線されたマイクロストリップラインの電気的変
動を最小限に抑えることが出来る交差型マイクロストリ
ップラインの交差結線方式を提供することを目的とし、 誘電体基板（１）上に第１のマイクロストリップライ
ン（２）に直交しそれを挟んで設けられた第２及び第３
のマイクロストリップライン（3,4）の端部間隔間の交
差結線方式において、 互いに平行な複数の平板状内部電極と、かかる内部電
極の両端側に１対の外部電極を備え、内部電極は交互に
両端の対応する外部電極に接続される如きチップコンデ
ンサ（50）を、その内部電極面が第１のマイクロストリ
ップライン面に垂直に交差する如く第2,第３のマイクロ
ストリップラインの端部間隔間に配置し、かかるチップ
コンデンサの一方の外部電極を第２のマイクロストリッ
プラインの端部に、他方の外部電極を第３のマイクロス
トリップラインの端部に接続するように構成する。
本発明は、１つのマイクロストリップライン上を直角
状に交差するマイクロストリップライン間を結線して線
路を形成する方式に関する。
状に交差するマイクロストリップライン間を結線して線
路を形成する方式に関する。
マイクロストリップラインを使用して形成している線
路を有する回路は、通常高性能で再現性のよいものが要
求される。
路を有する回路は、通常高性能で再現性のよいものが要
求される。
このため、複数のマイクロストリップラインを用い
て、その間を交差結線させて線路を形成する場合、交差
結線したマイクロストリップライン間で一方が他方に影
響を与えると言う線路間干渉を少なくし、しかも結線す
るマイクロストリップライン間の結合インピーダンの変
化を小さくすることが必要となる。
て、その間を交差結線させて線路を形成する場合、交差
結線したマイクロストリップライン間で一方が他方に影
響を与えると言う線路間干渉を少なくし、しかも結線す
るマイクロストリップライン間の結合インピーダンの変
化を小さくすることが必要となる。
第３図は従来例を説明する図を示す。第３図に示す従
来例は、約10GHzのマイクロ波帯で使用されるもので、
直角状に交差する１つの第１のマイクロストリップライ
ンと、２つの第2,第３のマイクロストリップライン3,4
を用いて線路を形成する回路である。
来例は、約10GHzのマイクロ波帯で使用されるもので、
直角状に交差する１つの第１のマイクロストリップライ
ンと、２つの第2,第３のマイクロストリップライン3,4
を用いて線路を形成する回路である。
この第１〜第３のマイクロストリップライン２〜４
は、例えば0.5〜2mmの厚さのアルミナセラミックや溶融
石英等からなる基板１上にストリップ導体からなるマイ
クロストリップラインを形成している。
は、例えば0.5〜2mmの厚さのアルミナセラミックや溶融
石英等からなる基板１上にストリップ導体からなるマイ
クロストリップラインを形成している。
そこで、第１のマイクロストリップライン２を跨がり
直角状に交差させる第2,第３のマイクロストリップライ
ン3,4間を結線する場合、従来例の１つの方式として第
３図に示すように金ワイヤ（又は金リボン）５で第１の
マイクロストリップライン２を跨がらせて、第2,第３の
マイクロストリップライン3,4間を結線する方式が用い
られている。
直角状に交差させる第2,第３のマイクロストリップライ
ン3,4間を結線する場合、従来例の１つの方式として第
３図に示すように金ワイヤ（又は金リボン）５で第１の
マイクロストリップライン２を跨がらせて、第2,第３の
マイクロストリップライン3,4間を結線する方式が用い
られている。
上述のように、金ワイヤ（又は金リボン）５を用いて
１つのマイクロストリップライン２に対して直角状に跨
がらせ、直角ライン上の２つのマイクロストリップライ
ン3,4間を結線すると、この金ワイヤ（又は金リボン）
５のインダクタンス成分が結線された２つのマイクロス
トリップライン3,4のインピーダンスに効いて、結線さ
れた２つのマイクロストリップライン3,4がインピーダ
ンス不整合となる可能性がある。
１つのマイクロストリップライン２に対して直角状に跨
がらせ、直角ライン上の２つのマイクロストリップライ
ン3,4間を結線すると、この金ワイヤ（又は金リボン）
５のインダクタンス成分が結線された２つのマイクロス
トリップライン3,4のインピーダンスに効いて、結線さ
れた２つのマイクロストリップライン3,4がインピーダ
ンス不整合となる可能性がある。
又、１つのマイクロストリップライン２を金ワイヤ
（又は金リボン）５で交差させることにより、金ワイヤ
（又は金リボン）５が交差するマイクロストリップライ
ン２に対する電気的干渉がより多くなる可能性がある。
（又は金リボン）５で交差させることにより、金ワイヤ
（又は金リボン）５が交差するマイクロストリップライ
ン２に対する電気的干渉がより多くなる可能性がある。
従って、これらが要因となりマイクロストリップライ
ンで形成される線路の電気的特性の変動が大きくなる。
ンで形成される線路の電気的特性の変動が大きくなる。
本発明は、交差結線されたマイクロストリップライン
の電気的変動を最小限に抑えることが出来る交差型マイ
クロストリップラインの交差結線方式を提供することを
目的とする。
の電気的変動を最小限に抑えることが出来る交差型マイ
クロストリップラインの交差結線方式を提供することを
目的とする。
上記目的は本発明により誘電体基板（１）上に第１の
マイクロストリップライン（２）に直交しそれを挟んで
設けられた第２及び第３のマイクロストリップライン
（3,4）の端部間隔間の交差結線方式において、 互いに平行な複数の平板状内部電極と、かかる内部電
極の両端側に１対の外部電極を備え、内部電極は交互に
両端の対応する外部電極に接続される如きチップコンデ
ンサ（50）を、その内部電極面が第１のマイクロストリ
ップライン面に垂直に交差する如く第2,第３のマイクロ
ストリップラインの端部間隔間に配置し、かかるチップ
コンデンサの一方の外部電極を第２のマイクロストリッ
プラインの端部に、他方の外部電極を第３のマイクロス
トリップラインの端部に接続することを特徴とする交差
型マイクロストリップラインの結線方式によって達成さ
れる。
マイクロストリップライン（２）に直交しそれを挟んで
設けられた第２及び第３のマイクロストリップライン
（3,4）の端部間隔間の交差結線方式において、 互いに平行な複数の平板状内部電極と、かかる内部電
極の両端側に１対の外部電極を備え、内部電極は交互に
両端の対応する外部電極に接続される如きチップコンデ
ンサ（50）を、その内部電極面が第１のマイクロストリ
ップライン面に垂直に交差する如く第2,第３のマイクロ
ストリップラインの端部間隔間に配置し、かかるチップ
コンデンサの一方の外部電極を第２のマイクロストリッ
プラインの端部に、他方の外部電極を第３のマイクロス
トリップラインの端部に接続することを特徴とする交差
型マイクロストリップラインの結線方式によって達成さ
れる。
本発明は第１のマイクロストリップライン（２）と交
差する第2,第３のマイクロストリップライン（3,4）に
おける交差する部分の端部間の接続のためにチップコン
デンサを使用する。
差する第2,第３のマイクロストリップライン（3,4）に
おける交差する部分の端部間の接続のためにチップコン
デンサを使用する。
これによってこの第2,第３のマイクロストリップライ
ン間は高周波的に結線され、両マイクロストリップライ
ン間のインピーダンスの不整合が減少する。
ン間は高周波的に結線され、両マイクロストリップライ
ン間のインピーダンスの不整合が減少する。
また本発明でのチップコンデンサは複数の平板状内部
電極が交互に対応する外部電極に接続される構成となっ
ており、しかもかかるコンデンサはその内部電極面が第
１のマイクロストリップラインに垂直に交差するように
第１のマイクロストリップラインを跨いで第2,第３マイ
クロストリップラインの対向する端部間に配置され、そ
の一方の外部電極は第２のマイクロストリップラインの
端部に、他方の外部電極は第３のマイクロストリップラ
インの端部に接続される。
電極が交互に対応する外部電極に接続される構成となっ
ており、しかもかかるコンデンサはその内部電極面が第
１のマイクロストリップラインに垂直に交差するように
第１のマイクロストリップラインを跨いで第2,第３マイ
クロストリップラインの対向する端部間に配置され、そ
の一方の外部電極は第２のマイクロストリップラインの
端部に、他方の外部電極は第３のマイクロストリップラ
インの端部に接続される。
従って第１のマイクロストリップラインとチップコン
デンサにおける内部電極との交差面積は小となり、第１
のマイクロストリップラインと、第2,第３のマイクロス
トリップラインとにおける線路間の電気的干渉は減少さ
れる。
デンサにおける内部電極との交差面積は小となり、第１
のマイクロストリップラインと、第2,第３のマイクロス
トリップラインとにおける線路間の電気的干渉は減少さ
れる。
即ち本発明によれば第1,第2,第３のそれぞれのマイク
ロストリップラインに特別な変形を加えることなしに交
差配置されるマイクロストリップライン間での電気的特
性の変化が最小限に抑えられることになる。
ロストリップラインに特別な変形を加えることなしに交
差配置されるマイクロストリップライン間での電気的特
性の変化が最小限に抑えられることになる。
以下本発明の要旨を第１図，第２図に示す実施例によ
り具体的に説明する。
り具体的に説明する。
第２図は本発明におけるチップコンデンサの構成例を
説明する図を示す。尚、全図を通じて同一符号は同一対
象物を示す。
説明する図を示す。尚、全図を通じて同一符号は同一対
象物を示す。
第１図に示す本実施例の第１〜第３のマイクロストリ
ップライン２〜４は第３図で説明したようなアルミセラ
ミック等の基板１上に形成されているものとする。
ップライン２〜４は第３図で説明したようなアルミセラ
ミック等の基板１上に形成されているものとする。
又、本実施例の第１〜第３のマイクロストリップライ
ン２〜４も第３図で説明したのと同様に約10GHzのマイ
クロ波帯で使用されるものとする。
ン２〜４も第３図で説明したのと同様に約10GHzのマイ
クロ波帯で使用されるものとする。
尚、第１図（Ａ）は本実施例の交差部分を上部より見
た図であり、第１図（Ｂ）は全体の外観構成を示す図で
ある。
た図であり、第１図（Ｂ）は全体の外観構成を示す図で
ある。
本実施例に用いるチップコンデンサ50は、集積化又は
集大成化されてなく、しかも表面実装に適するような構
造に作られたディスクリート部品の１つである。
集大成化されてなく、しかも表面実装に適するような構
造に作られたディスクリート部品の１つである。
そして、その構造は第２図に示すように直方体の両端
を電極（ａ），（ｂ）とし、外面を例えばセラミック
（ｄ）で覆い、その内部に複数枚の電極板（ｃ）が面を
規定間隔をおいて重ねられている。
を電極（ａ），（ｂ）とし、外面を例えばセラミック
（ｄ）で覆い、その内部に複数枚の電極板（ｃ）が面を
規定間隔をおいて重ねられている。
もし、このチップコンデンサ50を直方体の面側を第１
のマイクロストリップライン２に対して対応させる向き
にして交差させて、第2,3のマイクロストリップライン
3,4間を結線すると、結合面積及び交差面積が広くな
り、インピーダンスの変化を大きくする要因となる。
のマイクロストリップライン２に対して対応させる向き
にして交差させて、第2,3のマイクロストリップライン
3,4間を結線すると、結合面積及び交差面積が広くな
り、インピーダンスの変化を大きくする要因となる。
そこで、本実施例では、第１図（Ａ）及び（Ｂ）に示
すように、チップコンデンサ50の直方体の面側を第１の
マイクロストリップライン２に対して垂直に立てて交差
させる。
すように、チップコンデンサ50の直方体の面側を第１の
マイクロストリップライン２に対して垂直に立てて交差
させる。
即ち、チップコンデンサ50内部電極板（ｃ）の面を第
１のマイクロストリップライン２に対して垂直に立てて
交差し、交差させたチップコンデンサ50の電極（ａ）及
び（ｂ）を直線上にある第2,3のマイクロストリップラ
イン3,4と結線する。
１のマイクロストリップライン２に対して垂直に立てて
交差し、交差させたチップコンデンサ50の電極（ａ）及
び（ｂ）を直線上にある第2,3のマイクロストリップラ
イン3,4と結線する。
これにより、第2,3のマイクロストリップライン3,4間
の結合面積及び第１のマイクロストリップライン２との
交差面積を小さくすることが可能となる。
の結合面積及び第１のマイクロストリップライン２との
交差面積を小さくすることが可能となる。
そのため、第１のマイクロストリップライン２と第2,
3のマイクロストリップライン3,4との線路間の電気的干
渉が減少し、更に、結線された第2,3のマイクロストリ
ップライン3,4間の結合インピーダンスの変化を最小限
に抑えることが可能となる。
3のマイクロストリップライン3,4との線路間の電気的干
渉が減少し、更に、結線された第2,3のマイクロストリ
ップライン3,4間の結合インピーダンスの変化を最小限
に抑えることが可能となる。
以上のような本発明によれば、マイクロストリップラ
インの電気的特性の変化を最小限に抑えることが出来
る。
インの電気的特性の変化を最小限に抑えることが出来
る。
第１図は本発明の実施例を説明する図、 第２図は本発明におけるチップコンデンサの構成例を説
明する図、 第３図は従来例を説明する図、 をそれぞれを示す。 図において、 １は基板、 ２〜４は第１〜第３のマイクロストリップライン、 ５は金ワイヤ（金リボン）、 50はチップコンデンサ、 をそれぞれを示す。
明する図、 第３図は従来例を説明する図、 をそれぞれを示す。 図において、 １は基板、 ２〜４は第１〜第３のマイクロストリップライン、 ５は金ワイヤ（金リボン）、 50はチップコンデンサ、 をそれぞれを示す。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01P 3/08 H01P 1/00
Claims (1)
- 【請求項１】誘電体基板（１）上に第１のマイクロスト
リップライン（２）に直交しそれを挟んで設けられた第
２及び第３のマイクロストリップライン（3,4）の端部
間隔間の交差結線方式において、 互いに平行な複数の平板状内部電極と、かかる内部電極
の両端側に１対の外部電極を備え、内部電極は交互に両
端の対応する外部電極に接続される如きチップコンデン
サ（50）を、その内部電極面が第１のマイクロストリッ
プライン面に垂直に交差する如く第2,第３のマイクロス
トリップラインの端部間隔間に配置し、かかるチップコ
ンデンサの一方の外部電極を第２のマイクロストリップ
ラインの端部に、他方の外部電極を第３のマイクロスト
リップラインの端部に接続することを特徴とする交差型
マイクロストリップラインの結線方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331145A JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331145A JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02179101A JPH02179101A (ja) | 1990-07-12 |
| JP2903112B2 true JP2903112B2 (ja) | 1999-06-07 |
Family
ID=18240377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331145A Expired - Fee Related JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903112B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974453U (ja) * | 1972-10-16 | 1974-06-27 | ||
| JPS50106550A (ja) * | 1974-01-29 | 1975-08-22 | ||
| JPS6280316U (ja) * | 1985-11-07 | 1987-05-22 |
-
1988
- 1988-12-29 JP JP63331145A patent/JP2903112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02179101A (ja) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0530344Y2 (ja) | ||
| JPS59121904U (ja) | マイクロ波フィルタ | |
| JP3646532B2 (ja) | 非可逆回路素子 | |
| US5196813A (en) | Dielectric filter having a single multilayer substrate | |
| JP2903112B2 (ja) | 交差型マイクロストリップラインの結線方式 | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| US3723914A (en) | Lumped constant quadrature coupler with improved parasitic suppression | |
| JPH0191502A (ja) | 誘電体共振器 | |
| JP3161196B2 (ja) | 電子部品の実装構造 | |
| EP0293013B1 (en) | Lumped element circulator having a conductive pedestal frame structure | |
| JPH0725601U (ja) | 電子部品 | |
| JPS59144204A (ja) | 電磁遅延線 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPS62189807A (ja) | Ｌｃフイルタ− | |
| JPH01256801A (ja) | マイクロトリップ線路の接続方法 | |
| JPS6182501A (ja) | ストリツプライン・マイクロ波回路 | |
| JPH01303706A (ja) | Ｍｍｉｃ用インダクタンス | |
| JPH0744099Y2 (ja) | Ｌｃフィルタ | |
| JPH0851304A (ja) | 非可逆回路素子 | |
| JPH0537206A (ja) | 非可逆回路素子 | |
| JP3023945B2 (ja) | 高周波フィルタ | |
| JPH0416013A (ja) | ノイズ・フイルタ | |
| JPS61136301A (ja) | 誘電体共振器帯域通過フイルタ | |
| JPH0250641B2 (ja) | ||
| JPS62206860A (ja) | 超高周波素子用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |