JP4838795B2 - 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 - Google Patents

高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 Download PDF

Info

Publication number
JP4838795B2
JP4838795B2 JP2007518446A JP2007518446A JP4838795B2 JP 4838795 B2 JP4838795 B2 JP 4838795B2 JP 2007518446 A JP2007518446 A JP 2007518446A JP 2007518446 A JP2007518446 A JP 2007518446A JP 4838795 B2 JP4838795 B2 JP 4838795B2
Authority
JP
Japan
Prior art keywords
layer
component
contact
soldering
feedthrough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007518446A
Other languages
English (en)
Other versions
JP2008504700A (ja
Inventor
ブロック クリスティアン
ブルナー ゼバスティアン
ファイヒティンガー トーマス
プートミッヒ ギュンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2008504700A publication Critical patent/JP2008504700A/ja
Application granted granted Critical
Publication of JP4838795B2 publication Critical patent/JP4838795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Multi-Conductor Connections (AREA)

Description

本発明は、構成素子構造（Ｂａｕｅｌｅｍｅｎｔｓｔｒｕｋｔｕｒ）として形成されたメタライジング面が間に配置されている誘電体層から基体が構成されている電気的な多層構成素子（Ｍｅｈｒｓｃｈｉｃｈｔｂａｕｅｌｅｍｅｎｔ）に関する。
この種の多層構成素子は、誘電体層および電極層の性質に応じて、例えばコンデンサ、バリスタまたは温度依存性の抵抗（サーミスタ）として使用されることができる。
独国特許出願公開第１９９３１０５６号明細書から公知の多層バリスタでは、抵抗の低下のために、オーバラップしない内部電極が基体の内部に配置されている。内部電極はその際、構成素子の両端面で、構成素子のＳＭＤ実装を許可する大面積のコンタクト層によりコンタクト形成される。そのような従来慣用の構成素子の欠点は、大面積のコンタクト層に基づいて、寄生キャパシタンスおよび寄生インダクタンスが形成され、構成素子の電気的な特性の正確な調節を困難にすることにある。さらに、この種の構成素子は大きなコンタクト層に基づいて相応に大きなスペースを実装時に例えばボード上に必要とする。さらに、とりわけ、これらの複数の構成素子が集積されている構造形式のモジュールも特に大型で、それにより特に低い集積密度を有している。
フリップチップ実装によりＰＣＢプリント配線板上に固定され得る多層構成素子も公知である。そのために、多層構成素子は下面に、はんだ付け可能なコンタクトを有している。はんだ付け可能なコンタクトは、バンプによるＰＣＢプリント配線板へのはんだ付けを可能にする。この種の構成素子が大抵の場合多数のバンプを介して固定されており、かつ多層構成素子の材料がＰＣＢの材料とは異なるために、特に温度変動時に高い機械的な応力が発生し得る。この高い応力ははんだ付け箇所、特にはんだ付け箇所に接続されたメタライジング層を負荷する。それゆえ、バンプがはんだ付けコンタクトから解離してしまうか、はんだ付けコンタクトが多層構成素子から解離してしまうか、またははんだ付けコンタクトに接続され、内部に位置する構成素子構造への接続部を形成する貫通接続部（Ｄｕｒｃｈｋｏｎｔａｋｔｉｅｒｕｎｇ）がバンプにより最下位の誘電体層から引き抜かれてしまう可能性がある。
本発明の課題はそれゆえ、安定で、負荷に耐え得るはんだ付けコンタクトを備えた、セラミックスから成る基体を有する電気的な多層構成素子を提供することである。
この課題は本発明により、請求項１の特徴部に記載した特徴を備えた多層構成素子により解決される。本発明の有利な構成はその他の請求項に由来する。
本発明は、多層構成素子の基体内で少なくとも、基体の下面に被着されたはんだ付けコンタクトに接続している貫通接続部を、その断面が少なくとも部分的に上方に向かって、つまりはんだ付けコンタクトから離間する方向で拡幅するように構成することを提案する。こうして、上方に向かって拡幅する貫通接続部に基づき基体内での確実な保持を有する貫通接続部およびこれに接続されたはんだ付けコンタクトが得られる。誘電体層およびこの中に配置されたメタライジング面内に設けられた相応の孔から成る貫通接続部は、こうして基体からの引抜きを防止されている。例えばプリント配線板上でのはんだ付け後にはんだ付けコンタクトに入力する力によるはんだ付けコンタクトの裂断は、それにより困難となっている。
基体自体は、重なり合わせに積層された複数の、セラミックスから成る誘電体層を有しており、誘電体層間には、構成素子構造へと構造化されたメタライジング面が設けられている。それぞれ異なるメタライジング面間ならびに構成素子構造とはんだ付けコンタクトとの間の内的な電気的な接続は、それぞれ単数または複数の誘電性の層を通して延在し得る貫通接続部を介して行われる。本発明による構成素子において、すべての貫通接続部が本発明による形式で構成されていてもよいが、少なくとも、基体の下面に設けられたはんだ付けコンタクトに接続されている貫通接続部が本発明による形式で構成されていればよい。
さらに、誘電体層は有利には電子セラミックスを有していることができる。セラミックス材料はそれによりＺｎＯ−Ｂｉ系またはＺｎＯ−Ｐｒ系のバリスタセラミックス（Ｖａｒｉｓｔｏｒｋｅｒａｍｉｋ）を有していることができる。セラミックス材料はさらに、いわゆるＮＰ０セラミックス、例えば（Ｓｍ，Ｐａ）ＮｉＣｄＯ３から選択されているコンデンサセラミックス（Ｋｏｎｄｅｎｓａｔｏｒｋｅｒａｍｉｋ）を有していることができる。これらのセラミックスは温度依存性のεｒ値を有しており、非強誘電性のセラミックスである。さらに、高い誘電率を有する強誘電性のセラミックスならびにドープされたＢａＴｉＯ３および「遮断層セラミックス（Ｓｐｅｒｒｓｃｈｉｃｈｔｋｅｒａｍｉｋ）」が使用されてもよい。これらの誘電性のセラミックスは、『Ｋｅｒａｍｉｋ（Ｈ．Ｓｃｈａｕｍｂｕｒｇ編、Ｂ．Ｇ．Ｔｅｕｂｎｅｒ−Ｖｅｒｌａｇ出版、Ｓｔｕｔｔｇａｒｔ、１９９４）』の第３５１頁〜第３５２頁および第３６３頁に記載されており、これらのページの内容をすべて本明細書に記載したものとする。さらに、セラミックス材料はサーミスタセラミックス（Ｔｈｅｒｍｉｓｔｏｒｋｅｒａｍｉｋ）、ＮＴＣセラミックス、例えばニッケル、マンガン、スピネルおよびペロブスカイトから選択されていることができる。ただし、誘電性の非セラミックス材料、例えばガラスが使用されてもよい。
さらに、本発明による構成素子では、有利にはすべての誘電体層がバリスタセラミックス、サーミスタセラミックスまたはコンデンサセラミックスであり、その結果、これらの電気的な特性の１つを有していない誘電体層は基体内に存在しない。
本発明の別の構成では、貫通接続部の断面が中央の区分で最小であり、この中央の区分を起点として上方および下方に向かって拡幅する。ただし、「下方に向かって」とは構成素子の下面に向かう方向を意味し、「上方に向かって」とはそれに対して逆向きの方向を意味している。
この構成は、貫通接続部もしくはその孔の領域で、貫通接続部により貫通されている単数または複数の誘電体層との最大のコンタクト面が提供されるという点で特徴付けられる。同時に、そのような貫通接続部は、はんだ付けコンタクトとの最大のコンタクト面と、貫通接続部を介してはんだ付けコンタクトに接続されている構成素子構造との最大のコンタクト面とを有している。こうして、貫通接続部の特に良好な座り、ひいてははんだ付けコンタクトの特に良好な保持、ひいては構成素子の高い安定性が保証される。
本発明の別の実施形態では、貫通接続部の側面が断面で見て凹面状に形成されている。その際、最小の直径もしくは最小の断面積を有する貫通接続部の中央区分は、単数または複数の誘電体層の、貫通接続部を画定する縁部を丸み付けることにより得ることができる。
本発明の別の実施形態では、貫通接続部が、２つの円錐の先端を突き合わせるもしくは差し合わせるようにした二重円錐（Ｄｏｐｐｅｌｋｅｇｅｌ）に相当する断面を有するように形成される。
はんだ付けコンタクトは少なくとも、基体の下面に通じる貫通接続部が基体の下面と交わる面に相当する面領域に設けられている。著しく小型化された構成素子もしくは小さな基体および小さな直径の貫通接続部では、この面だけで、はんだ付けコンタクトの形成のために十分であり得る。この面は、はんだ付けコンタクトに接続されるバンプの直径が、その都度の貫通接続部の、下面における直径とほぼ同じであっても十分である。このことは特に、構成素子の必要な電気的な接続を形成するために多数のバンプが必要であって、その際、バンプの直径が例えば３０μｍ〜１００μｍの範囲にあるような構成素子に該当する。
別の事例およびより大きなバンプにおいて、はんだ付けコンタクトはより大きな面を必要とし、かつ基体の下面に、部分的にさらに最下位のセラミックスから成る誘電体層にオーバラップするもしくはその上に載置されるように被着される。そのような事例で、はんだ付けコンタクトの、セラミックスから成る誘電体層と直接接触している部分層に、セラミックスから成る誘電体層上での良好な付着を保証するガラス成分を備えることは有利である。ガラス成分の他に、この層は少なくともさらに１つの金属または合金を有している。そのような類のはんだ付けコンタクトは有利には印刷可能なペーストの形で被着され、例えば加熱される。
本発明の別の構成では、はんだ付けコンタクトが、スズ（Ｓｎ）、スズ−鉛合金（ＳｎＰｂ）、スズ−銀−銅合金（ＳｎＡｇＣｕ）、スズ−銀−銅−ビスマス合金（ＳｎＡｇＣｕＢｉ）、スズ−亜鉛合金（ＳｎＺｎ）およびスズ−銀合金（ＳｎＡｇ）から選択される材料の層を有している。はんだ付けコンタクトは、この範囲から選択される別の層を有していてもよい。
有利には、はんだ付けコンタクト内に拡散遮断層が設けられる。拡散遮断層は、構成素子のはんだ付け時、つまりはんだ付けコンタクト上でのバンプの被着またははんだ付け時に、貫通接続部内のメタライジングの成分との合金形成が発生することを阻止する。そのような合金形成はその特性を許容できないほどに変更してしまうか、またはそれどころか電気的な接続の切断を結果として有してしまう可能性がある。特に、このことは鉛フリーのはんだの使用時に有利である。それというのも、このはんだの材料は特に、有利に貫通接続部内で使用される銀またはパラジウムと合金形成する傾向にあるからである。
合金形成を阻止する拡散遮断層は有利にはニッケル、スズおよび金から選択されている。拡散遮断層は貫通接続部の近傍に配置されるか、またははんだ付けコンタクトの、貫通接続部から遠く離れた層領域内に配置されることができる。貫通接続部の開口に限られた面積のはんだ付けコンタクトにおいて、はんだ付けコンタクトは、直接かつ専ら貫通接続部を覆って形成される拡散遮断層だけから成ることができる。
最も外側の層として、はんだ付けコンタクトは有利には、例えば、はんだ付けコンタクトの、直下に位置する層、例えば拡散遮断層として使用されるニッケル層の酸化を阻止し得る酸化防止層を有している。そのような酸化防止層は例えば金、スズおよび有機の層から選択されていることができる。金を有する酸化防止層が持続的にはんだ付けコンタクトを保護するのに対し、スズ層ははんだ付け中合金化されることもできるが、このことは障害とはならない。有機の酸化層はそれに対して、はんだ付けプロセス中に酸化により破壊または蒸発される。はんだ付け後、酸化防止層はもはや不要である。それというのも、酸化は起きたとしても表面的に発生し得るだけで、電流経路をもはや遮断し得ないもしくはもはや相応の抵抗の明らかな上昇には至り得ないからである。若干それにより影響を受けるはんだ付け可能性も問題ではない。
本発明の別の構成では、基体に、セラミックスから成る誘電性の層のためのパッシベーション層が設けられている。そのために、例えばガラス層が良好に適している。ガラス層は、良好な付着、機械的な安定性ならびに湿気に対する必要なシール性を有しており、それにより、特に酸性または塩基性の金属析出浴による攻撃に対するセラミックスの十分な保護をも保証する。例えばバリスタセラミックスのような電気伝導性のセラミックスにおいて、パッシベーション層は、はんだ付けコンタクトを形成するために電気めっきが使用されるとき、電気絶縁として必要である。パッシベーション層に対する低い要求のために、別の、例えば有機の層をパッシベーション層として使用することも可能である。パッシベーション層は蒸着、印刷、スパッタ、スピンコーティング、ドロップコーティングまたはその他の方法で被着されることができる。
はんだ付けコンタクトがパッシベーション層から自由でなければならないので、はんだ付けコンタクトはパッシベーション後に形成される。パッシベーション層上に形成したいはんだ付けコンタクトをその都度の貫通接続部に電気的にコンタクト形成するために、開口がパッシベーション層内に空けたままにされるかまたは事後的に形成される。この開口の製作時の十分な公差を生ぜしめるために、パッシベーション前に、貫通接続部を覆って、十分な面積を有するコンタクト面が形成される。はんだ付けコンタクトをコンタクト面、ひいては貫通接続部に接触させる、パッシベーション層内の開口は、コンタクト面の任意の面領域を覆って配置されることができる。それゆえ本発明により、開口を高い精度でもって正確に貫通接続部上に配置することは不要である。このことはプロセスの確実性を高める。
本発明よる多層構成素子において、貫通接続部のためのメタライジングは、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀−パラジウム（ＡｇＰｄ）、銀−白金（ＡｇＰｔ）、銀−パラジウム−白金（ＡｇＰｄＰｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）または金（Ａｕ）から選択されていることができる。これらの材料は貫通接続部のための相応の開口／孔内に既にグリーンシートの段階で供給され、これと共に焼結されることができる。貫通接続部のための相応の材料の選択は、セラミックス材料、特にセラミックス材料のために必要な焼結温度に依存している。低温で焼結されるセラミックスにおいて、貫通接続部は銀から形成されることができる。例えばＨＴＣＣセラミックスのようなより高温で焼結されるセラミックスは、より耐熱性の材料、特に白金を必要とする。
基体の下面上に載置されたはんだ付けコンタクトは、セラミックスから成る誘電体層に直接接続している最下位の層として、ニッケル、銅、クロムまたは銀から選択される付着層（Ｈａｆｔｖｅｒｍｉｔｔｌｅｒｓｃｈｉｃｈｔ）を有していることができる。これらの材料はセラミックス上で特に良好な付着を示し、それゆえ、構成素子の運転中も、すべてのはんだ付けコンタクトの付着可能性を高める。
本発明による構成素子は種々異なる機能のために設計されていることができ、セラミックスの選択と相応のメタライジング面の構造化とにより規定される。構成素子は多層バリスタ、セラミック多層コンデンサ、多層サーミスタまたはフェライトセラミックスを有する多層構成素子として形成されていることができる。
セラミック多層コンデンサは、高い誘電率を有する誘電体と、メタライジング面内に実現された多層電極構造とにより特徴付けられている。その際、互いにオーバラップする２種の電極は交互に重なり合わせに、所望の、特に最大のオーバラップ面が異種の電極間に生じるように配置される。誘電率の他に、セラミック多層コンデンサにとって、温度特性も重要である。その際、本発明による、多層コンデンサとして形成された基体は、温度等級（Ｔｅｍｐｅｒａｔｕｒｋｌａｓｓｅ）ＣＯＧ、Ｘ７Ｒ、Ｚ５ＵおよびＹ５Ｖから選択され得る誘電体層を有している。その他にまたは択一的に、構成素子は別の温度等級のセラミックス層を有していてもよい。
セラミック多層バリスタとして形成された本発明による構成素子は有利には基体に、セラミックス、例えばビスマスをドープした酸化亜鉛（ＺｎＯ−Ｂｉ）またはプラセオジムをドープした酸化亜鉛（ＺｎＯ−Ｐｒ）から成る層を有している。
セラミックスから成る基体はＬＴＣＣセラミックスまたはＨＴＣＣセラミックスを有していてもよい。このセラミックスの個々の層が、コンデンサ、バリスタまたはサーミスタのために適した材料から選択されると、ＬＴＣＣセラミックスにおいて、構成素子機能が、コンデンサ、サーミスタ、バリスタまたはフェライト構成素子のタイプの２層構成素子または多層構成素子として実現されていることもできる。
セラミックスから成る基体はただしモジュールの基板であってもよい。その際、多数の能動的または受動的なコンポーネントが基体の上面に配置されており、基体の内部に配置された構成素子構造に電気的に接続されている。その際、内部の構成素子構造は別の受動的なコンポーネントおよび／または結線構造として形成されている。モジュールもしくはモジュール基板も、下面に配置されたはんだ付けコンタクトによりＰＣＢプリント配線板にはんだ付けされることができる。その際、本発明によるはんだ付けコンタクトおよび貫通接続部の構成の利点がここでも示され、モジュールに、改善された耐久性、ひいてはより高い寿命をもたらす。
以下に、本発明について実施例および所属の図面を参照しながら詳細に説明する。図面は本発明のより良好な理解に役立つにすぎず、それゆえ概略的にのみ、縮尺に非忠実に形成されている。大きさ比も歪んで表されており、実際の相対的な寸法を推し量ることはできない。
図１：本発明による構成素子の概略的な抜粋断面図である。
図２〜図５：本発明による貫通接続部の種々異なる実施形態の概略的な断面図である。
図６：はんだ付けコンタクトの構造の概略的な断面図である。
図７〜図９：電気的な構成素子の種々異なる実施例の概略的な断面図である。
図１０：プリント配線板にはんだ付けされた構成素子の概略的な抜粋断面図である。
図１１：パッシベーション層を備えた構成素子の抜粋図である。
図１２：パッシベーション層下の付加的なコンタクト面と、はんだ付けコンタクトとを備えた構成素子の抜粋図である。
図１３：パッシベーション層下の付加的なコンタクト面と、センタリングされていないはんだ付けコンタクトとを備えた構成素子の抜粋図である。
図１４：パッシベーション層と、貫通接続部の、はんだ付けコンタクトとしての表面とを備えた構成素子の抜粋図である。
図１は抜粋的に、本発明による多層構成素子を概略的な断面図で示す。２つの誘電性の層ＤＳ１，ＤＳ２が図示されている。両誘電性の層間には１つのメタライジング面が配置されており、メタライジング面のうち、図面には１つの導体区分ＬＡだけが示されている。図示の基体に「上方に向かって」連続する、所定の任意の個数の別の誘電性の層と、構成素子構造へと構造化された別のメタライジング面とは図示されていない。基体の下面ＵＳにははんだ付けコンタクトＬＫが配置されている。はんだ付けコンタクトＬＫは貫通接続部ＤＫ１を介してメタライジング面、ここでは導体区分ＬＡに接続されている。貫通接続部ＤＫ１は少なくとも部分的に、ここでは最下位の誘電性の層ＤＳ１の全高ｈＤＳ１にわたって、上方に向かって拡幅する断面を有している。別のメタライジング面もしくはその中に配置された構成素子構造を互いに接続する、存在する別の貫通接続部のうち、ここでは１つの別の貫通接続部ＤＫ２だけが図示されている。この別の貫通接続部は図示の通り公知の形式で鉛直の側壁を備えて形成されていることができるが、本発明による最下位の、はんだ付けコンタクトＬＫに通じる貫通接続部ＤＫ１と同様に、上方に向かって拡幅する断面を備えて構成されていてもよい。その他の点では、バイアスとも呼ばれる貫通接続部のために、従来慣用の貫通接続部のために公知の製作法および材料選択が有効である。本発明により形成される貫通接続部の製作については後で立ち入る。
図２は、誘電性の層ＤＳ内に設けられた本発明による貫通接続部ＤＫ１の別の構成を概略的な断面図で示す。この貫通接続部は中央の区分でその最小の断面を有しており、凹面状の外縁を有している。換言すれば、誘電性の層ＤＳは貫通接続部に向かって、断面で見て丸み付けられた縁部を有している。
図３は、誘電性の層ＤＳを通る本発明による貫通接続部ＤＫ１の別の可能な形状付与を示す。ここでも、誘電性の層の高さｈＤＳに関して中央の区分が、最小の断面を有している。この中央の区分から、断面は直線的に拡大し、より詳細に言えば両方向、すなわちはんだ付けコンタクトＬＫの方向と、それとは逆向きの方向とで拡大する。その際、先端で突き合わされた二重円錐の形状を有する断面が得られる。
本発明により形成される貫通接続部は、相応に成形された例えば回転する工具により、所定の形状に、セラミックスから成るグリーンシート内に孔として形成され、引き続いて自体公知の形式でメタライジングされるもしくは金属材料で満たされる。貫通接続部を、グリーンシートに対して非鉛直に方向付けられた材料除去作業により形成することも可能である。
例えば図２に示したように形成されている貫通接続部を製作するスマートな方法は、多層の基体の、コントロール下で実施される製作にある。適当な圧力時および貫通接続部内の適当なメタライジング時の適当な温度操作により、貫通接続部を加圧成形時および引き続いての焼結時に中央部で狭窄することができる。その際、所望の断面形状が得られる。
図４は、別の構成で、直接隣接する２つの誘電性の部分層ＴＳ２，ＴＳ３を通して案内されている本発明による貫通接続部を示す。その際、個々の部分層を通る貫通接続部は断面積もしくは直径の点で異なる。誘電性の部分層ＴＳ２を通る下側の貫通接続部ＤＫ１２は、第２の誘電性の部分層ＴＳ３を通る上側の貫通接続部ＤＫ１３よりも小さな直径を有している。
図４に示した構成とは異なり、本発明による貫通接続部は、３つ（またはそれよりも多く）の誘電性の部分層ＴＳ１〜ＴＳ３を通して案内されてもよく、その際、中央の誘電性の部分層ＴＳ２を通る貫通接続部ＤＫ１２は最小の直径を有している。第３の部分層ＴＳ３を通る貫通接続部ＤＫ１３および第１の部分層ＴＳ１を通る貫通接続部ＤＫ１１は、貫通接続部ＤＫ１２よりも大きな直径を有している。
図４および図５に示した構成は、大きな手間なしに、多層構成素子を製作する従来慣用の装置および方法により簡単に製作されるという利点を有している。それというのも、部分層ＴＳを通る部分貫通接続部ＤＫ１１，ＤＫ１２がそれぞれ従来慣用の形式で鉛直の側壁を備えて案内されることができるからである。
図６は、概略的な断面図で本発明によるはんだ付けコンタクトＬＫの可能な構造を示す。はんだ付けコンタクトは最下位の誘電体層ＤＳの下面に載置され、有利には貫通接続部ＤＫ１に対してセンタリングされて配置されている。貫通接続部を直接覆うと共に、セラミックス上にも載置されて、付着性の層ＨＶＳが設けられている。付着性の層ＨＶＳは例えばガラス成分を有しているか、または付着を改善するために以下の金属のうちの１つ、すなわちニッケル、銅、クロムまたは銀を有している。この付着性の層ＨＶＳは補強層ＶＳにより補強されている。補強層ＶＳははんだ付けコンタクトの本来の、金属から成るベースを提供する。さらにそれを覆って配置された層は拡散遮断層ＤＳＳである。拡散遮断層ＤＳＳはさらに酸化防止層ＯＳＳにより被覆されている。はんだ付けコンタクトＬＫの最下位の付着性の層ＨＶＳは印刷またはスパッタされていることができる。それに対して、それを覆って続くもしくはそれを覆って被着された層は、付着性の層の電気めっきによる補強またはやはりスパッタにより被着されることができる。付着性の層ＨＶＳの電気めっきによる補強は、金属析出が、既に存在する金属層においてのみ行われるために自動調整される。それに対して、スパッタによる製作は例えばマスクにより規定される。
図７は、基体ＧＫの内部の構成素子構造の可能な構成の詳細を示す。セラミック多層コンデンサが図示されている。セラミック多層コンデンサは第１のスタックの電極層ＥＳ１を有している。電極層ＥＳ１に対して交互に、第２のスタックの電極層ＥＳ２が、最大限大きなオーバラップ面が生じるように配置されている。各電極スタックの少なくとも１つの電極層ＥＳは貫通接続部ＤＫ１１，ＤＫ１２を介して、基体ＧＫの下面に設けられた独自のはんだ付けコンタクトＬＫ１，ＬＫ２に接続されている。１つの電極スタックに属する電極層ＥＳは互いにやはり貫通接続部ＤＫ２１，ＤＫ２２により接続されていることができる。貫通接続部ＤＫ２１，ＤＫ２２は本図では例えば貫通接続部ＤＫ１に対してずらされて配置されている。ただし、スタックの電極層ＥＳを接続するための貫通接続部と、スタックを相応のはんだ付けコンタクトＬＫに接続するための貫通接続部とを互いにセンタリングしてもしくは同心的に配置することも可能である。貫通接続部ＤＫ１２は図７では例えば２つの誘電性の層を通して案内されており、その際、個々の層を通る貫通接続部の断面形状自体は、例えば貫通接続部ＤＫ１１のために図７に示されているように、本発明によるデザインを有していることができる。
図８は、バリスタとしての本発明による構成素子の構成を示す。この構成では、やはり２つのスタックの電極層ＥＳ１，ＥＳ２が基体ＧＫ内に設けられている。その際、それぞれ異なるスタックの電極層はただしオーバラップしていない。スタック間の領域Ｂはそれゆえ電極を有していない。異なるスタックの電極層の距離および使用されるセラミックスに依存して、バリスタ電圧が規定される。ただし、例えばコンデンサまたはサーミスタのような多層構成素子を、図８に示した電極配置でもって形成することも可能である。この事例では、電極スタック間の間隔およびセラミックス材料は構成素子抵抗もしくはキャパシタンスを規定する。
図９は、断面図で本発明による多層構成素子の別の実施形態を示す。この実施形態では、互いにオーバラップしない電極Ｅ１１〜Ｅ１４が、唯一の大面積の電極Ｅ２０とオーバラップしている。各電極層Ｅ１１〜Ｅ１４は独自の貫通接続部ＤＫ１１〜ＤＫ１４を介して独自のはんだ付けコンタクトＬＫ１１〜ＬＫ１４に接続されている。電極層Ｅ２０は貫通接続部ＤＫ２０を介してはんだ付けコンタクトＬＫ２０に接続されている。貫通接続部はその際、コンタクト形成したい電極層の位置に依存して、１つよりも多い誘電性の層を介して案内されていることができる。
単純化のために、図７〜図９には、本発明による貫通接続部が確かに直線的に示されているが、実際には、はんだ付けコンタクトから離間する方向で拡幅する断面を有する本発明による断面形状を有している。
図７〜図９には、構成素子毎にはんだ付けコンタクトが２つだけ示されているが、本発明による構成素子はこの個数に限定されるものではない。例えば、構成素子構造もしくは電極層ＥＳ、導体路区分ＬＡまたはメタライジング面の別の部分を並列に、複数の貫通接続部ＤＫを介して、場合によっては複数のはんだ付けコンタクトに接続し、相応の接続抵抗を減じるか、または電極層、導体路区分または基体ＧＫの内部の構成素子構造の面抵抗を橋渡しすることが可能である。それぞれ異なる極性の複数の接続部を有するか、またはそれぞれ異なる電位を有する相応の個数の信号が印加され得る２極よりも多い多極の構成素子を製作することも可能である。このことは特に、複雑な結線構造を内部に有するか、または複数のスタックの電極層を有し、電極層が個別的に相応の貫通接続部およびはんだ付けコンタクトを介して応答可能であるか、またはこれらのエレメントを介して電気的に互いに接続可能である構成素子に該当する。
図１１は抜粋的に、パッシベーション層Ｐを有する構成素子を示す。パッシベーション層Ｐはここでははんだ付けコンタクトＬＫを覆って被着されている。パッシベーション層内に設けられた開口は、はんだ付けコンタクトの、バンプが被着される面領域を開放する。
図１２は、図１１に示した構成素子の別の構成を示す。パッシベーション層の下に、付加的なコンタクト面ＫＦが配置されている。パッシベーション層Ｐを覆うはんだ付けコンタクトＬＫは開口ＯＥ内でコンタクト面、ひいては貫通接続部とコンタクトしている。
図１３は抜粋的に、図１２に示した構成素子の別の構成を示す。図１３に示した構成素子は、ここでははんだ付けコンタクトＬＫがセンタリングされずに貫通接続部ＤＫを覆って配置されているという相違点を有している。パッシベーション層は例えばガラス層である。
図１４は抜粋的に、パッシベーション層Ｐを備えた構成素子を示す。パッシベーション層内に設けられた開口ＯＥは、貫通接続部の面領域を開放し、この面領域はそれゆえ直接はんだ付けコンタクトのための面として使用されることができる。
図１０は抜粋的に、唯一のはんだ付け箇所を参照しながら、はんだボールもしくはバンプＢＵによるプリント配線板ＰＣＢとの本発明による多層構成素子の接続を示す。バンプＢＵを介して、基体ＧＫの下面に設けられたはんだ付けコンタクトＬＫと、プリント配線板ＰＣＢの上面に設けられたはんだ付けパッドＬＰとの間のはんだ付け接続部が形成される。バンプははんだ付けされた状態で相応のはんだ付けコンタクトＬＫもしくははんだ付けパッドＬＰの表面全体をぬらす。その結果、このコンタクトもしくはパッドの面はバンプの所定の体積時にバンプの高さ、ひいては基体ＧＫもしくは多層構成素子がプリント配線板ＰＣＢ上に実装されている間隔を規定する。
図１０に示したはんだ付けはフリップチップ実装とも呼ばれる。１回のステップで、その際、多数のバンプＢＵが、構成素子の下面に設けられたすべてのはんだ付けコンタクトＬＫと、プリント配線板の表面に設けられた相応のパッドとの電気的かつ機械的な接続部を形成することができる。プリント配線板はその際ボールグリッドアレイまたはランドグリッドアレイとして形成されていることができる。
本発明について幾つかの実施例を参照しながら説明したが、本発明はこれらの実施例に限定されるものではない。特に本発明は、誘電性の層間のメタライジング面内で実現され得る任意の構成の構成素子構造を有している。そのような構成素子構造は、互いに結線されている受動的な構成素子を有しているか、または基体内に実現された受動的なコンポーネント、例えば抵抗、キャパシタンス、インダクタンスを有する複雑な結線構造を有していることができる。
基体もしくは誘電性の層のために、有利には同じセラミックス材料が使用可能である。ただし、基体内にそれぞれ異なる誘電性の層を実現することも可能である。誘電性の層の部分はそれゆえ非セラミックス材料、例えばプラスチックから成っていてもよい。
本発明の、有利な、やはり示されていない構成では、セラミックスがその熱膨張係数に関してプリント配線板ＰＣＢの材料に適合されている。このことは付加的に構成素子全体の熱応力を減じる。ＺｎＯを有する誘電性の層と、ＦＲ４材料から成るプリント配線板との間には、例えば５．６ｐｐｍにすぎない熱膨張係数の差が存在する。５〜７ｐｐｍの差を有する、そのように選択された材料の組み合わせは、９〜１１ｐｐｍの熱膨張係数の差を有する公知の材料組み合わせに対して、明らかにその耐久性を改善する。
本発明による構成素子は、誘電性の層の個数、またはその間に配置された、構成素子構造を備えたメタライジング面の個数に限定されるものではなく、例えば２つの誘電性の層から実現可能である。基体が専らモジュールのための支持基板として役立ち、モジュールの構成素子がモジュール基板上もしくは内に配置もしくは実現されている構成も図示されていない。
本発明による構成素子の概略的な抜粋断面図である。 本発明による貫通接続部の実施形態の概略的な断面図である。 本発明による貫通接続部の別の実施形態の概略的な断面図である。 本発明による貫通接続部のさらに別の実施形態の概略的な断面図である。 本発明による貫通接続部のさらに別の実施形態の概略的な断面図である。 はんだ付けコンタクトの構造の概略的な断面図である。 電気的な構成素子の実施例の概略的な断面図である。 電気的な構成素子の別の実施例の概略的な断面図である。 電気的な構成素子のさらに別の実施例の概略的な断面図である。 プリント配線板にはんだ付けされた構成素子の概略的な抜粋断面図である。 パッシベーション層を備えた構成素子の抜粋図である。 パッシベーション層下の付加的なコンタクト面と、はんだ付けコンタクトとを備えた構成素子の抜粋図である。 パッシベーション層下の付加的なコンタクト面と、センタリングされていないはんだ付けコンタクトとを備えた構成素子の抜粋図である。 パッシベーション層と、貫通接続部の、はんだ付けコンタクトとしての表面とを備えた構成素子の抜粋図である。
符号の説明
ＧＫ セラミックスから成る基体
ＤＳ 誘電性の層
ｈＤＳ 誘電性の層の高さ
ＵＳ 誘電性の層の下面
ＬＡ メタライジング面内の導体路区分
ＬＫ はんだ付けコンタクト
ＤＳＳ 拡散遮断層
ＯＳＳ 酸化防止層
ＨＶＳ 付着層
ＴＳ 誘電性の部分層
ＥＳ 電極層
ＬＰ はんだ付けパッド
ＰＣＢ プリント配線板
１０，１５，２０ 電極層
Ｂ 領域
ＫＦ コンタクト面
Ｐ パッシベーション層

Claims (18)

  1. 電気的な多層構成素子において、
    −重なり合わせに積層された、セラミックスから成る誘電体層（ＤＳ）を有する基体（ＧＫ）と、
    −誘電体層間に配置され、構成素子構造（ＬＡ，ＥＳ）へと構造化されているメタライジング面と、
    −基体の下面（ＵＳ）に設けられたはんだ付けコンタクト（ＬＫ）と、
    −構成素子構造をはんだ付けコンタクトに接続する貫通接続部（ＤＫ）とが設けられており、
    −貫通接続部が、上方に向かってはんだ付けコンタクトから離間する方向で拡幅する断面を備えた少なくとも１つの区分を有しており、
    はんだ付けコンタクト（ＬＫ）に接続された貫通接続部（ＤＫ）が、少なくとも２つの誘電性の部分層（ＴＳ１，ＴＳ２，ＴＳ３）を通して案内されており、それぞれの部分層（ＴＳ１，ＴＳ２，ＴＳ３）内の貫通接続部が、それぞれ、鉛直の側壁を備え、かつそれぞれ異なる直径を有しており、はんだ付けコンタクトから遠く離れた部分層（ＴＳ３）内の貫通接続部の直径が、はんだ付けコンタクトの近くに位置する部分層（ＴＳ２）内の貫通接続部の直径よりも大きい
    ことを特徴とする、高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子。
  2. 貫通接続部（ＤＫ）の断面が誘電体層（ＤＳ）の内部で最小であり、上方および下方に向かって拡幅する、請求項１記載の構成素子。
  3. それぞれ異なるメタライジング面の構成素子構造（ＬＡ，ＥＳ）を互いに接続する別の貫通接続部（ＤＫ）が設けられており、すべての貫通接続部が、同じ断面形状を備えて形成されている、請求項１または２記載の構成素子。
  4. 基体（ＧＫ）の下面（ＵＳ）に被着されるはんだ付けコンタクト（ＬＫ）が、そこに開口する貫通接続部（ＤＫ）にオーバラップし、基体に対する境界面に、ガラスを含む層（ＨＶＳ）を有している、請求項１から３までのいずれか１項記載の構成素子。
  5. はんだ付けコンタクト（ＬＫ）が、Ｓｎ、ＳｎＰｂ、ＳｎＡｇＣｕ、ＳｎＡｇＣｕＢｉ、ＳｎＺｎおよびＳｎＡｇから選択される１つの材料から成る層を有している、請求項１から４までのいずれか１項記載の構成素子。
  6. 貫通接続部（ＤＫ）とはんだ付けコンタクト（ＬＫ）との間に拡散遮断層（ＤＳＳ）が設けられている、請求項１から５までのいずれか１項記載の構成素子。
  7. 拡散遮断層（ＤＳＳ）がＮｉおよびＡｕから選択されている、請求項６記載の構成素子。
  8. はんだ付けコンタクト（ＬＫ）が、最も外側の層として酸化防止層（ＯＳＳ）を有している、請求項１から７までのいずれか１項記載の構成素子。
  9. 酸化防止層（ＯＳＳ）がＡｕ、Ｓｎおよび有機の層から選択されている、請求項８記載の構成素子。
  10. 貫通接続部（ＤＫ）が、Ａｇ、Ｐｄ、Ｐｔ、ＡｇＰｄ、ＡｇＰｔ、ＡｇＰｄＰｔ、Ｎｉ、ＣｕおよびＡｕから選択される少なくとも１つの材料を有している、請求項１から９までのいずれか１項記載の構成素子。
  11. はんだ付けコンタクト（ＬＫ）の、基体（ＧＫ）と接触している最下位の層が、Ｎｉ、Ｃｕ、ＣｒおよびＡｇから選択される付着層（ＨＶＳ）である、請求項１から１０までのいずれか１項記載の構成素子。
  12. 構成素子が、多層バリスタ、セラミック多層コンデンサ、サーミスタまたはフェライトセラミックスを有する多層構成素子として形成されている、請求項１から９までのいずれか１項記載の構成素子。
  13. 構成素子がセラミック多層コンデンサとして形成されており、セラミックスから成る基体（ＧＫ）のための材料が温度等級ＣＯＧ、Ｘ７Ｒ、Ｚ５ＵおよびＹ５Ｖから選択されている、請求項１２記載の構成素子。
  14. 構成素子がセラミック多層バリスタとして形成されており、セラミックスから成る基体（ＧＫ）のための材料がＺｎＯ−ＢｉまたはＺｎＯ−Ｐｒを有している、請求項１２記載の構成素子。
  15. セラミックスから成る基体（ＧＫ）がＬＴＣＣまたはＨＴＣＣセラミックスである、請求項１から１４までのいずれか１項記載の構成素子。
  16. セラミックスから成る基体（ＧＫ）がモジュールのための基板として形成されており、複数の能動的または受動的なコンポーネントが基体の上面に配置されており、基体の内部に設けられた構成素子構造に電気的に接続されており、構成素子構造が別の受動的なコンポーネントおよび結線構造として形成されている、請求項１から１５までのいずれか１項記載の構成素子。
  17. 基体（ＧＫ）上に、セラミックスから成る誘電性の層（ＤＳ）のためのパッシベーション層（Ｐ）が配置されている、請求項１から１６までのいずれか１項記載の構成素子。
  18. 直接貫通接続部（ＤＫ）を覆って、その都度１つの面積的により大きなコンタクト面（ＫＦ）が設けられており、パッシベーション層（Ｐ）がコンタクト面を覆って配置されており、はんだ付けコンタクト（ＬＫ）がパッシベーション層上に配置されており、はんだ付けコンタクトが、パッシベーション層内に設けられた開口（ＯＥ）を介してコンタクト面に電気伝導性に接続されている、請求項１７記載の構成素子。
JP2007518446A 2004-07-01 2005-06-30 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 Active JP4838795B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004031878A DE102004031878B3 (de) 2004-07-01 2004-07-01 Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
DE102004031878.6 2004-07-01
PCT/DE2005/001155 WO2006002615A2 (de) 2004-07-01 2005-06-30 Elektrisches mehrschichtbauelement mit zuverlässigem lötkontakt

Publications (2)

Publication Number Publication Date
JP2008504700A JP2008504700A (ja) 2008-02-14
JP4838795B2 true JP4838795B2 (ja) 2011-12-14

Family

ID=34980845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518446A Active JP4838795B2 (ja) 2004-07-01 2005-06-30 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子

Country Status (5)

Country Link
US (1) US20070271782A1 (ja)
EP (1) EP1761936B1 (ja)
JP (1) JP4838795B2 (ja)
DE (1) DE102004031878B3 (ja)
WO (1) WO2006002615A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032706A1 (de) 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
DE102004058410B4 (de) * 2004-12-03 2021-02-18 Tdk Electronics Ag Vielschichtbauelement mit ESD-Schutzelementen
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
DE102008009817A1 (de) * 2008-02-19 2009-08-27 Epcos Ag Verbundwerkstoff zur Temperaturmessung, Temperatursensor aufweisend den Verbundwerkstoff und Verfahren zur Herstellung des Verbundwerkstoffs und des Temperatursensors
DE102008019127B4 (de) * 2008-04-16 2010-12-09 Epcos Ag Vielschichtbauelement
DE102008035102A1 (de) * 2008-07-28 2010-02-11 Epcos Ag Vielschichtbauelement
DE102010036270B4 (de) * 2010-09-03 2018-10-11 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
CH708584A1 (de) 2013-09-16 2015-03-31 Micro Motor Ag Anordnung elektrischer Bauteile und elektrischer Antriebsmotor mit einer Bauteileanordnung
DE102016100352A1 (de) * 2016-01-11 2017-07-13 Epcos Ag Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung
JP7431798B2 (ja) 2018-07-18 2024-02-15 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション バリスタパッシベーション層及びその製造方法
DE102022133279A1 (de) * 2022-12-14 2024-06-20 Tdk Electronics Ag Keramiksensor mit Metallisierungsschichten

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH035028U (ja) * 1989-05-26 1991-01-18
JPH04363012A (ja) * 1991-08-26 1992-12-15 Toshiba Corp セラミックコンデンサ
JPH10335115A (ja) * 1997-05-30 1998-12-18 Tdk Corp セラミックス複合積層部品
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2002075784A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 薄膜コンデンサ、その製造方法及びその実装構造
JP2002338353A (ja) * 2001-05-17 2002-11-27 Aiomu Technology:Kk 誘電体磁器組成物
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
JP2003347148A (ja) * 2002-05-27 2003-12-05 Murata Mfg Co Ltd 導電性ペースト及び積層セラミック電子部品
JP2004043279A (ja) * 2002-05-24 2004-02-12 Samsung Electro Mech Co Ltd 均一性及び絶縁抵抗性が増大された誘電体組成物、その製造方法及びこれを用いた積層セラミックコンデンサ
JP2004047667A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2004128136A (ja) * 2002-10-01 2004-04-22 Hitachi Metals Ltd 積層電子部品
JP2004155649A (ja) * 2002-10-17 2004-06-03 Murata Mfg Co Ltd 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4935844A (en) * 1987-01-13 1990-06-19 Ian Burn Low dielectric constant compositions
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon
US5065284A (en) * 1988-08-01 1991-11-12 Rogers Corporation Multilayer printed wiring board
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5290970A (en) * 1992-09-18 1994-03-01 Unisys Corporation Multilayer printed circuit board rework method and rework pin
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5369390A (en) * 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JP3005028U (ja) * 1994-06-07 1994-12-06 富士電気化学株式会社 積層チップ部品
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6209480B1 (en) * 1996-07-10 2001-04-03 Mehrdad M. Moslehi Hermetically-sealed inductively-coupled plasma source structure and method of use
US5905000A (en) * 1996-09-03 1999-05-18 Nanomaterials Research Corporation Nanostructured ion conducting solid electrolytes
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
TW345665B (en) * 1997-06-23 1998-11-21 Nat Science Council Zinc oxide varistor and multilayer chip varistor with low temperature sintering properties
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US6366443B1 (en) * 1997-12-09 2002-04-02 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6054914A (en) * 1998-07-06 2000-04-25 Midcom, Inc. Multi-layer transformer having electrical connection in a magnetic core
EP1048042A1 (en) * 1998-09-02 2000-11-02 Koninklijke Philips Electronics N.V. Thin-film capacitor
US7106400B1 (en) * 1998-09-28 2006-09-12 Sharp Kabushiki Kaisha Method of making LCD with asperities in insulation layer under reflective electrode
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
SG78324A1 (en) * 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
DE19931056B4 (de) * 1999-07-06 2005-05-19 Epcos Ag Vielschichtvaristor niedriger Kapazität
JP3337018B2 (ja) * 1999-11-19 2002-10-21 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6690123B1 (en) * 2000-02-08 2004-02-10 Sarnoff Corporation Electron gun with resistor and capacitor
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6548224B1 (en) * 2000-03-07 2003-04-15 Kulicke & Soffa Holdings, Inc. Wiring substrate features having controlled sidewall profiles
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6395663B1 (en) * 2000-06-16 2002-05-28 National Science Council Low temperature sintered BI2O3-ZNO-NB2O5 ceramics and method for its formation
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1184637A1 (en) * 2000-08-28 2002-03-06 Mino Yogyo Co., Ltd. Firing setters and process for producing these setters
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP4999234B2 (ja) * 2001-04-02 2012-08-15 ルネサスエレクトロニクス株式会社 フォトマスク及びそれを用いた半導体装置の製造方法
US7049929B1 (en) * 2001-05-01 2006-05-23 Tessera, Inc. Resistor process
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
DE10155594A1 (de) * 2001-11-13 2003-05-22 Philips Corp Intellectual Pty Verfrahren zum Herstellen eines aus mehreren Schichten bestehenden mikroelektronischen Substrats
JP2003212668A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd セラミック積層体およびその製造方法
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
TW200306770A (en) * 2002-02-22 2003-11-16 Fujikura Ltd Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method
JP4187184B2 (ja) * 2002-02-28 2008-11-26 Ｔｄｋ株式会社 電子部品
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
US6759309B2 (en) * 2002-05-28 2004-07-06 Applied Materials, Inc. Micromachined structures including glass vias with internal conductive layers anodically bonded to silicon-containing substrates
WO2004001837A2 (en) * 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate
US6730623B2 (en) * 2002-09-27 2004-05-04 Motorola, Inc. Cofireable dielectric composition
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
US20040224611A1 (en) * 2003-04-22 2004-11-11 Jsr Corporation Polishing pad and method of polishing a semiconductor wafer
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
US20060163073A1 (en) * 2003-06-27 2006-07-27 Nobuhiro Higashihara Process for producing metal plating film, process for producing electronic part and plating film forming apparatus
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7183654B2 (en) * 2003-09-30 2007-02-27 Intel Corporation Providing a via with an increased via contact area
JP2005136335A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体装置およびその製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7027289B2 (en) * 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
US7155821B1 (en) * 2004-06-30 2007-01-02 Emc Corporation Techniques for manufacturing a circuit board having a countersunk via
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH035028U (ja) * 1989-05-26 1991-01-18
JPH04363012A (ja) * 1991-08-26 1992-12-15 Toshiba Corp セラミックコンデンサ
JPH10335115A (ja) * 1997-05-30 1998-12-18 Tdk Corp セラミックス複合積層部品
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2002075784A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 薄膜コンデンサ、その製造方法及びその実装構造
JP2002338353A (ja) * 2001-05-17 2002-11-27 Aiomu Technology:Kk 誘電体磁器組成物
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
JP2004043279A (ja) * 2002-05-24 2004-02-12 Samsung Electro Mech Co Ltd 均一性及び絶縁抵抗性が増大された誘電体組成物、その製造方法及びこれを用いた積層セラミックコンデンサ
JP2003347148A (ja) * 2002-05-27 2003-12-05 Murata Mfg Co Ltd 導電性ペースト及び積層セラミック電子部品
JP2004047667A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2004128136A (ja) * 2002-10-01 2004-04-22 Hitachi Metals Ltd 積層電子部品
JP2004155649A (ja) * 2002-10-17 2004-06-03 Murata Mfg Co Ltd 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ

Also Published As

Publication number Publication date
DE102004031878B3 (de) 2005-10-06
US20070271782A1 (en) 2007-11-29
WO2006002615A2 (de) 2006-01-12
EP1761936B1 (de) 2017-05-10
WO2006002615A3 (de) 2006-06-01
JP2008504700A (ja) 2008-02-14
EP1761936A2 (de) 2007-03-14

Similar Documents

Publication Publication Date Title
JP4838795B2 (ja) 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子
US6757152B2 (en) Cascade capacitor
US10121593B2 (en) Composite electronic component
JP5021294B2 (ja) 電気的多層構成素子
JP4636180B2 (ja) 積層型セラミック電子部品
JP3444826B2 (ja) アレイ型多重チップ素子及びその製造方法
US10299383B2 (en) Composite electronic component and resistance element
KR101022980B1 (ko) 세라믹 전자 부품
JP7505679B2 (ja) 積層型キャパシタ
US10186381B2 (en) Composite electronic component and resistance element
JP2009224802A (ja) 無電解めっきターミネーションを形成する方法
US7928558B2 (en) Production of an electrical component and component
CN114023567A (zh) 多层电容器及其上安装有多层电容器的板
JP2011529278A (ja) 多層構成要素
US20090290284A1 (en) Electrical Component and External Contact of an Electrical Component
JP2009170706A (ja) 積層電子部品
US9832877B2 (en) Collective substrate for resistor devices
US10707023B2 (en) Electronic components
CN114038685A (zh) 多层电容器和其上安装有该多层电容器的板
US7995326B2 (en) Chip-type electronic component
JP4220440B2 (ja) セラミック素子
JPH11345734A (ja) 積層セラミックコンデンサ
JP6075606B2 (ja) 配線基板および電子装置
JP2738603B2 (ja) 回路基板
JPH03266404A (ja) チップ型セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100721

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250