JP2020150088A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】積層セラミック電子部品や金属端子が傾いて接続されることを抑制することができ、固着強度を十分に確保することが可能な積層セラミック電子部品を提供する。【解決手段】第１の積層セラミック電子部品本体１０Ａ、第２の積層セラミック電子部品本体１０Ｂ、第１の金属端子３０Ａおよび第２の金属端子３０Ｂを備え、第１および第２の金属端子３０Ａ、３０Ｂは、第１および第２の金属端子３０Ａ、３０Ｂに設けられた端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの一部が第１または第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側に突出した突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂを有しており、突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂが第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂに接続される積層セラミック電子部品１。【選択図】図１

Description

本発明は、積層セラミック電子部品に関する。

近年、セラミック製のチップ型電子部品である積層セラミック電子部品が一般に使用されるようになった。積層セラミック電子部品のようなチップ型電子部品は、配線基板に実装する場合、チップ型電子部品の端子電極を配線基板のランド上に直接はんだ付けする表面実装方式が一般的である。

しかしながら、配線基板とチップ型電子部品との熱膨張係数差によって生じる応力や、配線基板の撓みによって生じる応力などにより、機械的応力がチップ型電子部品に加わってクラックが発生したり、端子電極がチップ型電子部品本体から剥離するといった問題が発生する可能性があった。

また、チップ型電子部品においては、誘電率の比較的高いチタン酸バリウムなどの強誘電体材料が一般的に用いられているが、強誘電体材料は圧電性および電歪性を有する為、強誘電体材料に電界が加わった際に応力および機械的歪みが生じる。

そして、電界が加わった際の応力および機械的歪みに伴い、チップ型電子部品の端子電極から基板側に振動が伝わるようになり、この基板全体が音響放射面となって、雑音となる振動音（いわゆる鳴き）を発生する可能性があった。

このような問題を解決するため、チップ型電子部品である積層セラミック電子部品の端子電極に弾性を有する金属板からなる金属端子を両側から対向させた状態で接合し、金属端子を配線基板上に実装することによって、積層セラミック電子部品への応力、または配線基板への応力を緩和するという方法が採用されている（特許文献１、特許文献２参照）。

特開２００５―６４３７７号公報 特開平１１―７４１４７号公報

特許文献１や特許文献２には、積層セラミック電子部品本体を複数個積み重ねた構造が開示されている。しかし、積層セラミック電子部品本体は製造の過程で積層セラミック電子部品本体の長さ方向の寸法差が生じる場合がある。仮に、積層セラミック電子部品本体の長さ寸法の寸法差が生じた場合、金属端子付きの積層セラミック電子部品において、金属端子が図９（ａ）に示すようにハの字や図９（ｂ）に示すように逆ハの字に取り付けられてしまう場合がある。

この場合、図９（ａ）および図９（ｂ）に示すような金属端子１３０Ａ、１３０Ｂが付いている積層セラミック電子部品１００Ａ、１００Ｂが実装基板に実装されるようなことがあった場合、積層セラミック電子部品１００Ａ、１００Ｂが傾いたり、固着強度を十分に確保することができないことが考えられる。

したがって、本発明では、積層セラミック電子部品や金属端子が傾いたり、固着強度を十分に確保することができないという課題を解決可能な積層セラミック電子部品を提供することを目的とする。

本発明に係る積層セラミック電子部品は、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する第１の積層体と、第１の積層体と対向するように設けられ、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第３の主面および第４の主面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第３の端面および第４の端面と、を有する第２の積層体と、第１の積層体の第１の端面上に配置される第１の外部電極と、第１の積層体の第２の端面上に配置される第２の外部電極と、を備える第１の積層セラミック電子部品本体と、第２の積層体の第３の端面上に配置される第３の外部電極と、第２の積層体の第４の端面上に配置される第４の外部電極と、を備える第２の積層セラミック電子部品本体と、第１の外部電極と第３の外部電極とに跨るように接合材によって接続される第１の金属端子と、第２の外部電極と第４の外部電極とに跨るように接合材によって接続される第２の金属端子と、を有し、第１の金属端子は、第１の外部電極に接続される第１の端子接合部と、第１の端子接合部から延びる第１の延長部を介して第３の外部電極に接続される第２の端子接合部と、第２の端子接合部から第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第２の延長部と、第２の延長部に接続され、第２の延長部から実装面と平行に延びる第１の実装部と、を有し、第２の金属端子は、第２の外部電極に接続される第３の端子接合部と、第３の端子接合部から延びる第３の延長部を介して第４の外部電極に接続される第４の端子接合部と、第４の端子接合部から第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第４の延長部と、第４の延長部に接続され、第４の延長部から実装面と平行に延びる第２の実装部と、を有し、第１の金属端子の第１の端子接合部および第２の端子接合部は、それぞれ独立して離れて配置されており、第２の金属端子の第３の端子接合部および第４の端子接合部は、それぞれ独立して離れて配置されており、第１の金属端子の第１の端子接合部は、第１の側面および第２の側面を結ぶ幅方向中央において切り欠き部を有しており、第１の端子接合部の一部が、第１の積層セラミック電子部品本体側に突出した一対の第１の突出部を有しており、第１の金属端子の第２の端子接合部は、第３の側面および第４の側面を結ぶ幅方向中央において切り欠き部を有しており、第２の端子接合部の一部が、第２の積層セラミック電子部品本体側に突出した一対の第２の突出部を有しており、第２の金属端子の第３の端子接合部は、第１の側面および第２の側面を結ぶ幅方向中央において切り欠き部を有しており、第３の端子接合部の一部が、第１の積層セラミック電子部品本体側に突出した一対の第３の突出部を有しており、第２の金属端子の第４の端子接合部は、第３の側面および第４の側面を結ぶ幅方向中央において切り欠き部を有しており、第４の端子接合部の一部が、第２の積層セラミック電子部品本体側に突出した一対の第４の突出部を有していることを特徴とする。

本発明に係る積層セラミック電子部品によれば、仮に、第１の積層セラミック電子部品本体の長さ方向の寸法と、第２の積層セラミック電子部品本体の長さ方向の寸法との間に寸法差が生じていたとしても、第１の金属端子の第１の突出部および第２の突出部ならびに第２の金属端子の第３の突出部および第４の突出部が変形可能な構造となっているため、上記の寸法差を第１の突出部、第２の突出部、第３の突出部および第４の突出部で補うこと（寸法差分の隙間を埋めること）が可能となる。よって、第１の積層セラミック電子部品本体の長さ方向の寸法と、第２の積層セラミック電子部品本体の長さ方向の寸法との寸法差によって生じる問題、すなわち、金属端子が傾いた状態で積層セラミック電子部品本体に取り付けられてしまう問題を抑制することができる。その結果、金属端子付きの積層セラミック電子部品を実装基板に実装する際、積層セラミック電子部品が傾いて接続されることを抑制できるだけでなく、実装基板との固着強度も十分に確保することが可能となる。

したがって、本発明に係る積層セラミック電子部品によれば、積層セラミック電子部品や金属端子が傾いて接続されることを抑制することができ、固着強度を十分に確保することが可能な積層セラミック電子部品を提供することができる。

本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

本発明に係る積層セラミック電子部品の一実施の形態を示す斜視図である。 図１に示す積層セラミック電子部品の第１の積層セラミック電子部品本体のＩＩ−ＩＩ線における断面図である。 図１に示す積層セラミック電子部品の第２の積層セラミック電子部品本体のＩＩ−ＩＩ線における断面図である。 図１に示す積層セラミック電子部品の第１の積層セラミック電子部品本体のＩＩＩ−ＩＩＩ線における断面図である。 図１に示す積層セラミック電子部品の第２の積層セラミック電子部品本体のＩＩＩ−ＩＩＩ線における断面図である。 （ａ）本発明に係る積層セラミック電子部品の内部電極層の一実施の形態であって、図２Ａに示す積層セラミック電子部品のＩＶ−ＩＶ線における断面図である。（ｂ）本発明に係る積層セラミック電子部品の内部電極層の別の実施の形態であって、図２Ａに示す積層セラミック電子部品のＩＶ−ＩＶ線における断面図である。 （ａ）本発明に係る積層セラミック電子部品の一実施の形態を示す正面図である。（ｂ）本発明に係る積層セラミック電子部品の別の実施の形態を示す正面図である。 本発明に係る積層セラミック電子部品を示す図５（ｂ）のＬ−Ｔ平面で切断した断面図である。 （ａ）本発明に係る積層セラミック電子部品の第１の金属端子を示す平面図である。（ｂ）本発明に係る積層セラミック電子部品の第１の金属端子を示す図７Ａ（ａ）のＶＩＩａｂ−ＶＩＩａｂ線における断面図である。（ｃ）本発明に係る積層セラミック電子部品の第１の金属端子を示す斜視図である。 （ａ）本発明に係る積層セラミック電子部品の第２の金属端子を示す平面図である。（ｂ）本発明に係る積層セラミック電子部品の第２の金属端子を示す図７Ｂ（ａ）のＶＩＩｂｂ−ＶＩＩｂｂ線における断面図である。（ｃ）本発明に係る積層セラミック電子部品の第２の金属端子を示す斜視図である。 第１の金属端子を示す図７Ａ（ｃ）のＶＩＩＩ−ＶＩＩＩ線における端面図である。 （ａ）従来の積層セラミック電子部品の一実施の形態を示す正面図である。（ｂ）従来の積層セラミック電子部品の別の実施の形態を示す正面図である。

本明細書で用いられる方向を、次のように定義する。図１に示すように、積層セラミック電子部品１の高さ方向（積層方向）をｘ方向とする。積層セラミック電子部品１の幅方向をｙ方向とする。積層セラミック電子部品１の長さ方向をｚ方向とする。

１．積層セラミック電子部品
図１および図５に示すように、積層セラミック電子部品１は、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂと第１の金属端子３０Ａと第２の金属端子３０Ｂとを有する。第１の積層セラミック電子部品本体１０Ａは、第１の積層体１２Ａと、第１の積層体１２Ａの第１の端面１２Ａｅ上に接続される第１の外部電極２２Ａａと、第１の積層体１２Ａの第２の端面１２Ａｆ上に接続される第２の外部電極２２Ａｂと、を有する。第２の積層セラミック電子部品本体１０Ｂは、第２の積層体１２Ｂと、第２の積層体１２Ｂの第３の端面１２Ｂｅ上に接続される第３の外部電極２２Ｂａと、第２の積層体１２Ｂの第４の端面１２Ｂｆ上に接続される第４の外部電極２２Ｂｂと、を有する。

第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、角部（符号なし）および稜線部（符号なし）に丸みがつけられていることが好ましい。角部は、積層体の３面が交る部分であり、稜線部は、積層体の２面が交る部分である。第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとは、第１の積層セラミック電子部品本体１０Ａの第２の主面１２Ａｂと、第２の積層セラミック電子部品本体１０Ｂの第３の主面１２Ｂａとが空間を空けて対向するように配置されている。これにより、第１の積層セラミック電子部品本体１０Ａの第２の主面１２Ａｂと、第２の積層セラミック電子部品本体１０Ｂの第３の主面１２Ｂａとのはんだの濡れ性と、はんだに含まれるフラックス成分の表面張力によって決まるフラックス流動と、を抑制することで、はんだに含まれるフラックス成分が第１の積層セラミック電子部品本体１０Ａの第２の主面１２Ａｂと、第２の積層セラミック電子部品本体１０Ｂの第３の主面１２Ｂａの間に進入することを抑制する。

例えば、図５（ｂ）および図６に示すように、第１の積層セラミック電子部品本体１０Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆを結ぶ長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの第３の端面１２Ｂｅおよび第４の端面１２Ｂｆを結ぶ長さ方向の寸法Ｌ₂は、長さ方向の寸法が異なっていても良い。本発明においては、仮に、第１の積層セラミック電子部品本体の長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体の長さ方向の寸法Ｌ₂との間に寸法差が生じていたとしても、後述する第１の金属端子３０Ａの一対の第１の突出部４６Ａおよび一対の第２の突出部４６Ｂならびに第２の金属端子３０Ｂの一対の第３の突出部４８Ａおよび一対の第４の突出部４８Ｂが変形可能な構造となっているため、上記の寸法差を突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂで補うこと（寸法差分の隙間を埋めること）が可能となる。よって、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向の寸法Ｌ₂との寸法差によって生じる問題、すなわち金属端子３０Ａ、３０Ｂが傾いた状態で積層セラミック電子部品本体１０Ａ、１０Ｂに取り付けられてしまう問題を抑制することができる。その結果、金属端子３０Ａ、３０Ｂ付きの積層セラミック電子部品１を実装基板に実装する際、第１の積層セラミック電子部品１０Ａと第２の積層セラミック電子部品１０Ｂとが傾いて接続されることを抑制できるだけでなく、実装基板との固着強度も十分に確保することが可能となる。

（積層体）
積層体は、第１の積層体１２Ａと第２の積層体１２Ｂとを有する。なお、積層体は２個以上であっても良い。

第１の積層体１２Ａは、図２Ａおよび図３Ａに示すように、積層された複数のセラミック層１４Ａと積層された複数の内部電極１６Ａとを含む。第１の積層体１２Ａは、積層方向ｘに相対する第１の主面１２Ａａおよび第２の主面１２Ａｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２Ａｃおよび第２の側面１２Ａｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２Ａｅおよび第２の端面１２Ａｆと、を含む。

第２の積層体１２Ｂは、図２Ｂおよび図３Ｂに示すように、積層された複数のセラミック層１４Ｂと積層された複数の内部電極１６Ｂとを含む。第２の積層体１２Ｂは、積層方向ｘに相対する第３の主面１２Ｂａおよび第４の主面１２Ｂｂと、積層方向ｘに直交する幅方向ｙに相対する第３の側面１２Ｂｃおよび第４の側面１２Ｂｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第３の端面１２Ｂｅおよび第４の端面１２Ｂｆと、を含む。

第１の積層体１２Ａの第１主面１２Ａａおよび第２主面１２Ａｂ、第２の積層体１２Ｂの第３の主面１２Ｂａおよび第４の主面１２Ｂｂは、積層セラミック電子部品１が実装される面（以下、「実装面」という。図示しない。）と平行な面である。第１の積層体１２Ａおよび第２の積層体１２Ｂは、角部（符号なし）および稜線部（符号なし）に丸みがつけられていることが好ましい。角部は、積層体の３面が交る部分であり、稜線部は、積層体の２面が交る部分である。

セラミック層１４Ａ、１４Ｂを形成する誘電体材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。また、これらの成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。セラミック層１４Ａ、１４Ｂの厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。

なお、積層体１２Ａ、１２Ｂに、圧電体セラミックを用いた場合、積層セラミック電子部品１は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２Ａ、１２Ｂに、半導体セラミックを用いた場合、積層セラミック電子部品１は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
また、積層体１２Ａ、１２Ｂに、磁性体セラミックを用いた場合、積層セラミック電子部品１は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極１６Ａ、１６Ｂは、コイル状の導体となる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。

第１の積層体１２Ａおよび第２の積層体１２Ｂは、複数枚のセラミック層１４Ａ、１４Ｂから構成される外層部１５Ａａ、１５Ｂａと、単数または複数枚のセラミック層１４Ａ、１４Ｂとそれらの上に配置される複数枚の内部電極１６Ａ、１６Ｂとから構成される内層部１５Ａｂ、１５Ｂｂと、を含む。外層部１５Ａａは、第１の積層体１２Ａの第１の主面１２Ａａ側および第２の主面１２Ａｂ側に位置し、第１の主面１２Ａａと最も第１の主面１２Ａａに近い内部電極１６Ａとの間に位置する複数枚のセラミック層１４Ａと、第２の主面１２Ａｂと第２の主面１２Ａｂに近い内部電極１６Ａとの間に位置する複数枚のセラミック層１４Ａと、の集合体である。そして、両外層部１５Ａａに挟まれた領域が内層部１５Ａｂである。同様に、外層部１５Ｂａは、第２の積層体１２Ｂの第３の主面１２Ｂａ側および第４の主面１２Ｂｂ側に位置し、第３の主面１２Ｂａと最も第３の主面１２Ｂａに近い内部電極１６Ｂとの間に位置する複数枚のセラミック層１４Ｂと、第４の主面１２Ｂｂと第４の主面１２Ｂｂに近い内部電極１６Ｂとの間に位置する複数枚のセラミック層１４Ｂと、の集合体である。そして、両外層部１５Ｂａに挟まれた領域が内層部１５Ｂｂである。なお、外層部１５Ａａ、１５Ｂａの厚みは、１０μｍ以上３００μｍ以下であることが好ましい。

第１の積層体１２Ａおよび第２の積層体１２Ｂは、積層された複数の内部電極１６Ａ、１６Ｂを含む。複数の内部電極１６Ａ、１６Ｂは、第１の内部電極１６Ａａ、１６Ｂａと第２の内部電極１６Ａｂ、１６Ｂｂとを含む。第１および第２の内部電極１６Ａａ、１６Ｂａ、１６Ａｂ、１６Ｂｂは、複数のセラミック層１４Ａ、１４Ｂに挟まれて交互に積層されている。第１の内部電極１６Ａａと第２の内部電極１６Ａｂとは、互いに対向する対向電極部２０Ａａと、対向電極部２０Ａａから第１の積層体１２Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆまでの引出電極部１８Ａａ、１８Ａｂと、を備えている。引出電極部１８Ａａ、１８Ａｂは、第１の端面１２Ａｅおよび第２の端面１２Ａｆに露出している。同様に、第１の内部電極１６Ｂａと第２の内部電極１６Ｂｂとは、互いに対向する対向電極部２０Ｂａと、対向電極部２０Ｂａから第２の積層体１２Ｂの第３の端面１２Ｂｅおよび第４の端面１２Ｂｆまでの引出電極部１８Ｂａ、１８Ｂｂと、を備えている。引出電極部１８Ｂａ、１８Ｂｂは、第３の端面１２Ｂｅおよび第４の端面１２Ｂｆに露出している。なお、この対向電極部２０Ａａ、２０Ｂａにより電気特性（たとえば、静電容量など）が発生する。

内部電極１６Ａ、１６Ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。内部電極１６Ａ、１６Ｂは、さらにセラミック層１４Ａ、１４Ｂに含まれるセラミックスと同一組成系の誘電体粒子を含んでいても良い。内部電極１６Ａ、１６Ｂの厚みは、０．１μｍ以上２μｍ以下であることが好ましい。

第１の積層体１２Ａは、図２Ａおよび図３Ａに示すように、対向電極部２０Ａａと第１および第２の側面１２Ａｃ、１２Ａｄとの間に位置する積層体の側部（いわゆるＷギャップ）２０Ａｂと、対向電極部２０Ａａと第１および第２の端面１２Ａｅ、１２Ａｆとの間に位置し第１および第２の内部電極１６Ａａ、１６Ａｂのいずれか一方の引出電極部１８Ａａ、１８Ａｂを含む積層体の端部（いわゆるＬギャップ）２０Ａｃと、を含む。

同様に、第２の積層体１２Ｂは、図２Ｂおよび図３Ｂに示すように、対向電極部２０Ｂａと第３および第４の側面１２Ｂｃ、１２Ｂｄとの間に位置する積層体の側部（いわゆるＷギャップ）２０Ｂｂと、対向電極部２０Ｂａと第３および第４の端面１２Ｂｅ、１２Ｂｆとの間に位置し第１および第２の内部電極１６Ｂａ、１６Ｂｂのいずれか一方の引出電極部１８Ｂａ、１８Ｂｂを含む積層体の端部（いわゆるＬギャップ）２０Ｂｃと、を含む。

第１の積層体１２Ａの第１の内部電極１６Ａａおよび第２の内部電極１６Ａｂ、ならびに第２の積層体１２Ｂの第１の内部電極１６Ｂａおよび第２の内部電極１６Ｂｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。

また、内部電極１６Ａ、１６Ｂの形状は、図４（ａ）に示すように、第１の積層体１２Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆ、ならびに第２の積層体１２Ｂの第３の端面１２Ｂｅおよび第４の端面１２Ｂｆにのみ引き出されていてもよく、図４（ｂ）に示すように、両側面に引き出されるようなＴ字形状でもよい。Ｔ字形状とすることで、内部電極と外部電極の接触面積を大きくすることができ、低ＥＳＲ（等価直列抵抗）を実現することが可能となる。

（外部電極）
外部電極２２は、第１の積層体１２Ａの第１の端面１２Ａｅ上に接続される第１の外部電極２２Ａａと、第１の積層体１２Ａの第２の端面１２Ａｆ上に接続される第２の外部電極２２Ａｂ、第２の積層体１２Ｂの第３の端面１２Ｂｅ上に接続される第３の外部電極２２Ｂａと、第２の積層体１２Ｂの第４の端面１２Ｂｆ上に接続される第４の外部電極２２Ｂｂと、を有する。

この時、第１の外部電極２２Ａａは、第１の積層体１２Ａの少なくとも第１の端面１２Ａｅ上のみに設けられていても良く、第１の主面１２Ａａまたは第２の主面１２Ａｂ、第１の側面１２Ａｃまたは第２の側面１２Ａｄ上に延びて形成されていてもよく、第１の主面１２Ａａおよび第２の主面１２Ａｂならびに第１の側面１２Ａｃおよび第２の側面１２Ａｄ上のすべてに延びて形成されていてもよい。
また、第２の外部電極２２Ａｂは、第１の積層体１２Ａの少なくとも第２の端面１２Ａｆ上のみに設けられていても良く、第１の主面１２Ａａまたは第２の主面１２Ａｂ、第１の側面１２Ａｃまたは第２の側面１２Ａｄ上に延びて形成されていてもよく、第１の主面１２Ａａおよび第２の主面１２Ａｂならびに第１の側面１２Ａｃおよび第２の側面１２Ａｄ上のすべてに延びて形成されていてもよい。
また、第３の外部電極２２Ｂａは、第２の積層体１２Ｂの少なくとも第３の端面１２Ｂｅ上のみに設けられていても良く、第３の主面１２Ｂａまたは第４の主面１２Ｂｂ、第３の側面１２Ｂｃまたは第４の側面１２Ｂｄ上に延びて形成されていてもよく、第３の主面１２Ｂａおよび第４の主面１２Ｂｂ、ならびに、第３の側面１２Ｂｃおよび第４の側面１２Ｂｄ上のすべてに延びて形成されていてもよい。
さらに、第４の外部電極２２Ｂｂは、第２の積層体１２Ｂの少なくとも第４の端面１２Ｂｆ上のみに設けられていても良く、第３の主面１２Ｂａまたは第４の主面１２Ｂｂ、第３の側面１２Ｂｃまたは第４の側面１２Ｂｄ上に延びて形成されていてもよく、第３の主面１２Ｂａおよび第４の主面１２Ｂｂ、ならびに、第３の側面１２Ｂｃおよび第４の側面１２Ｂｄ上のすべてに延びて形成されていてもよい。

第１の外部電極２２Ａａおよび第２の外部電極２２Ａｂは、下地電極層２４Ａａ、２４Ａｂと、下地電極層２４Ａａ、２４Ａｂ上に配置されためっき電極層２６Ａａ、２６Ａｂと、を有する。同様に、第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂは、下地電極層２４Ｂａ、２４Ｂｂと、下地電極層２４Ｂａ、２４Ｂｂ上に配置されためっき電極層２６Ｂａ、２６Ｂｂと、を有する。

第１の外部電極２２Ａａ、第２の外部電極２２Ａｂ、第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂに含まれる下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂは、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。

焼付け層は、ガラスと金属とを含む。ガラスは、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉなどから選ばれる少なくとも１つを含む。また、ガラスの代わりにセラミック層と同種のセラミック材料を用いてもよい。焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層で形成されていてもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであり、内部電極と同時焼成したものでもよく、内部電極を焼成した後に焼き付けてもよい。なお、内部電極と同時焼成する場合には、ガラスの代わりにセラミック層と同種のセラミック材料を用いることが好ましい。焼付け層の厚み（最も厚い部分）は、１０μｍ以上５０μｍ以下であることが好ましい。

導電性樹脂層は、例えば、導電性粒子と熱硬化性樹脂とを含む。導電性樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに第１の端面１２Ａｅ、第２の端面１２Ａｆ、第３の端面１２Ｂｅおよび第４の端面１２Ｂｆの表面に直接形成されてもよい。導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の厚み（最も厚い部分）は、１０μｍ以上１５０μｍ以下であることが好ましい。

薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属またはそれらの合金を含むことが好ましい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂは、複数層により形成されていてもよい。好ましくは、Ｎｉめっき層とＳｎめっき層との２層構造である。Ｎｉめっき層は、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂが第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを実装する際のはんだの濡れ性を向上させ、容易に実装することができる。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂの一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

なお、第１の外部電極２２Ａａ、第２の外部電極２２Ａｂ、第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂのそれぞれは、第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に直接形成され、第１の内部電極１６Ａまたは第２の内部電極１６Ｂに電気的に接続されるめっき電極層２６を含む構造であってもよい。このような場合、前処理として第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に触媒を配設した後で、めっき電極層２６が形成されてもよい。

めっき電極層２６は、第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に形成される下層めっき電極（図示しない）と、当該下層めっき電極の表面に形成される上層めっき電極（図示しない）とを含むことが好ましい。
下層めっき電極および上層めっき電極のそれぞれは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、例えば、第１の内部電極１６Ａおよび第２の内部電極１６ＢがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極２２Ａａおよび第２の外部電極２２Ａｂならびに第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂのそれぞれは、下層めっき電極のみで構成されてもよい。上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極層２６を形成してもよい。めっき電極層２６の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき電極層２６は、ガラスを含まないことが好ましい。めっき電極層２６の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。

第１の積層セラミック電子部品本体１０Ａの長さ方向ｚ（第１の端面１２Ａｅおよび第２の端面１２Ａｆを結ぶ方向）の寸法をＬ₁寸法とする。第２の積層セラミック電子部品本体１０Ｂの長さ方向ｚ（第３の端面１２Ｂｅおよび第４の端面１２Ｂｆを結ぶ方向）の寸法をＬ₂寸法とする。Ｌ₁およびＬ₂寸法は、２．０ｍｍ以上５．７ｍｍ以下であることが好ましい。
第１の積層セラミック電子部品本体１０Ａの積層方向ｘ（第１の主面１２Ａａおよび第２の主面１２Ａｂを結ぶ方向）の寸法をＴ₁寸法とする。第２の積層セラミック電子部品本体１０Ｂの積層方向ｘ（第３の主面１２Ｂａおよび第４の主面１２Ｂｂを結ぶ方向）の寸法をＴ₂寸法とする。Ｔ₁およびＴ₂の寸法は、１．０ｍｍ以上２．５ｍｍ以下であることが好ましい。
第１の積層セラミック電子部品本体１０Ａの幅方向ｙ（第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ方向）の寸法をＷ₁寸法とする。第２の積層セラミック電子部品本体１０Ｂの幅方向ｙ（第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ方向）の寸法をＷ₂寸法とする。Ｗ₁およびＷ₂寸法は、１．２ｍｍ以上５．０ｍｍ以下であることが好ましい。

（金属端子）
金属端子は、第１の金属端子３０Ａと第２の金属端子３０Ｂとを有する。第１の金属端子３０Ａは、第１の外部電極２２Ａａと第３の外部電極２２Ｂａとに跨るようにはんだによって接続されている。第２の金属端子３０Ｂは、第２の外部電極２２Ａｂと第４の外部電極２２Ｂｂとに跨るようにはんだによって接続されている。

第１の金属端子３０Ａおよび第２の金属端子３０Ｂは、図１および図５に示すように、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを実装基板に実装するために設けられる。第１の金属端子３０Ａおよび第２の金属端子３０Ｂには、たとえば、板状のリードフレームが用いられる。そして、この板状のリードフレームにより形成される一対の第１の金属端子３０Ａおよび第２の金属端子３０Ｂは、断面の形状がＬ字形状（部品間延長部は除く）に形成されている。このように、一対の第１の金属端子３０Ａおよび第２の金属端子３０Ｂの断面の形状がＬ字形状に形成されると、セラミック電子部品を実装基板に実装したとき、実装基板のたわみに対する耐性を向上させることができる。

第１の金属端子３０Ａは、図７Ａに示すように、第１の外部電極２２Ａａおよび第３の外部電極２２Ｂａと接続される第１の主面３０Ａａと、第１の主面３０Ａａと対向する第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ａ、１０Ｂとは反対側の面）と、第１の主面３０Ａａと第２の主面３０Ａｂとの間の厚みを形成する周囲面３０Ａｃと、を有する。また、第１の金属端子３０Ａは、母材４２Ａと母材の表面に配置されるめっき層４４Ａとから構成される。

同様に、第２の金属端子３０Ｂは、図７Ｂに示すように、第２の外部電極２２Ａｂおよび第４の外部電極２２Ｂｂと接続される第１の主面３０Ｂａと、第１の主面３０Ｂａと対向する第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ａ、１０Ｂとは反対側の面）と、第１の主面３０Ｂａと第２の主面３０Ｂｂとの間の厚みを形成する周囲面３０Ｂｃと、を有する。また、第２の金属端子３０Ｂは、母材４２Ｂと母材の表面に配置されるめっき層４４Ｂとから構成される。

第１の金属端子３０Ａは、図７Ａ（ａ）および図７Ａ（ｃ）に示すように、第１の外部電極２２Ａａに接続される第１の端子接合部３２Ａと、第１の端子接合部３２Ａから延びる第１の延長部３４Ａと、第１の延長部３４Ａを介して第３の外部電極２２Ｂａに接続される第２の端子接合部３６Ａと、第２の端子接合部３６Ａから第２の積層セラミック電子部品本体１０Ｂと実装面との間に隙間ができるように延びる第２の延長部３８Ａと、第２の延長部３８Ａに接続され、第２の延長部３８Ａから実装面と平行に延びる第１の実装部４０Ａと、を有する。

同様に、第２の金属端子３０Ｂは、図７Ｂ（ａ）および図７Ｂ（ｃ）に示すように、第２の外部電極２２Ａｂに接続される第３の端子接合部３２Ｂと、第３の端子接合部３２Ｂから延びる第３の延長部３４Ｂと、第３の延長部３４Ｂを介して第４の外部電極２２Ｂｂに接続される第４の端子接合部３６Ｂと、第４の端子接合部３６Ｂから第２の積層セラミック電子部品本体１０Ｂと実装面との間に隙間ができるように延びる第４の延長部３８Ｂと、第４の延長部３８Ｂに接続され第４の延長部３８Ｂから実装面と平行に延びる第２の実装部４０Ｂと、を有する。

この構成により、第１の金属端子３０Ａおよび第２の金属端子３０Ｂを介在させることで、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂに対して、熱衝撃を加わりにくくすることができる。また、温度変化によるストレスや、配線基板の変形が生じたとしても、第１の金属端子３０Ａおよび第２の金属端子３０Ｂの弾性的変形によって有利に吸収することができる。なお、母材露出部にめっき成分が一部残存しても良い。

（端子接合部）
第１の金属端子３０Ａの第１の端子接合部３２Ａは、第１の積層セラミック電子部品本体１０Ａの第１の端面１２Ａｅに設けられた第１の外部電極２２Ａａに接続される部分である。第１の金属端子３０Ａの第２の端子接合部３６Ａは、第２の積層セラミック電子部品本体１０Ｂの第３の端面１２Ｂｅに設けられた第３の外部電極２２Ｂａに接続される部分である。第１の金属端子３０Ａの第１の端子接合部３２Ａおよび第２の端子接合部３６Ａは、それぞれ独立して離れて配置されている。言い換えると、第１の金属端子３０Ａの第１の端子接合部３２Ａと第２の端子接合部３６Ａとは、積層方向ｘにおいて空間をあけて形成されている。また、第１の金属端子３０Ａの第１の端子接合部３２Ａと第２の端子接合部３６Ａには、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃと第２の側面１２Ａｄおよび第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向ｙにおいて、中央部の切り欠きを挟んで両端にそれぞれ配置されている。

第２の金属端子３０Ｂの第３の端子接合部３２Ｂは、第１の積層セラミック電子部品本体１０Ａの第２の端面１２Ａｆに設けられた第２の外部電極２２Ａｂに接続される部分である。第２の金属端子３０Ｂの第４の端子接合部３６Ｂは、第２の積層セラミック電子部品本体１０Ｂの第４の端面１２Ｂｆに設けられた第４の外部電極２２Ｂｂに接続される部分である。第２の金属端子３０Ｂの第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂは、それぞれ独立して離れて配置されている。言い換えると、第２の金属端子３０Ｂの第３の端子接合部３２Ｂと第４の端子接合部３６Ｂとは、積層方向ｘにおいて空間をあけて形成されている。また、第２の金属端子３０Ｂの第３の端子接合部３２Ｂと第４の端子接合部３６Ｂには、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃと第２の側面１２Ａｄおよび第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向ｙにおいて、中央部の切り欠きを挟んで両端にそれぞれ配置されている。

第１の金属端子３０Ａの第１の端子接合部３２Ａは、図７Ａ（ａ）および図７Ａ（ｃ）に示すように、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第１の端子接合部３２Ａの一部は、第１の積層セラミック電子部品本体１０Ａ側に突出した一対の第１の突出部４６Ａを有している。

第１の金属端子３０Ａの第２の端子接合部３６Ａは、図７Ａ（ａ）および図７Ａ（ｃ）に示すように、第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第２の端子接合部３６Ａの一部は、第２の積層セラミック電子部品本体１０Ｂ側に突出した一対の第２の突出部４６Ｂを有している。

第２の金属端子３０Ｂの第３の端子接合部３２Ｂは、図７Ｂ（ａ）および図７Ｂ（ｃ）に示すように、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第３の端子接合部３２Ｂの一部は、第１の積層セラミック電子部品本体１０Ａ側に突出した一対の第２の突出部４８Ａを有している。

第２の金属端子３０Ｂの第４の端子接合部３６Ｂは、図７Ｂ（ａ）および図７Ｂ（ｃ）に示すように、第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第４の端子接合部３６Ｂの一部は、第２の積層セラミック電子部品本体１０Ｂ側に突出した一対の第４の突出部４８Ｂを有している。

これにより、本発明では、仮に、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向の寸法Ｌ₂との間に寸法差が生じていたとしても、第１の金属端子３０Ａの一対の第１の突出部４６Ａおよび一対の第２の突出部４６Ｂならびに第２の金属端子３０Ｂの一対の第３の突出部４８Ａおよび一対の第４の突出部４８Ｂとが変形可能な構造となっているため、上記の寸法差を第１の突出部４６Ａ、第２の突出部４６Ｂ、第３の突出部４８Ａおよび第４の突出部４８Ｂで補うこと（寸法差分の隙間を埋めること）が可能となる。よって、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向Ｌ₂の寸法との寸法差によって生じる問題、すなわち、金属端子３０Ａ、３０Ｂが傾いた状態で積層セラミック電子部品本体１０Ａ、１０Ｂに取り付けられてしまう問題を抑制することができる。その結果、金属端子付きの積層セラミック電子部品１０Ａ、１０Ｂを実装基板に実装する際、積層セラミック電子部品１０Ａ、１０Ｂが傾いて接続されることを抑制できるだけでなく、実装基板との固着強度も十分に確保することが可能となる。

第１の金属端子３０Ａの第１の端子接合部３２Ａは、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第１の端子接合部３２Ａは、例えば、第１の積層セラミック電子部品本体１０Ａの端面上の第１の外部電極２２Ａａに対応する大きさの矩形板状に形成され、片面３０Ａａが第１の外部電極２２Ａａにはんだ５２によって接続されていることが好ましい。また、形状は矩形形状に限らない。なお、第１の端子接合部３２Ａの大きさは、第１の積層セラミック電子部品本体１０Ａに形成される第１の外部電極２２Ａａよりも大きく形成されていても、小さく形成されていても良い。

第１の金属端子３０Ａの第２の端子接合部３６Ａは、第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第２の端子接合部３６Ａは、例えば、第２の積層セラミック電子部品本体１０Ｂの端面上の第３の外部電極２２Ｂａに対応する大きさの矩形板状に形成され、片面３０Ａａが第３の外部電極２２Ｂａにはんだ５２によって接続されていることが好ましい。また、形状は矩形形状に限らない。なお、第２の端子接合部３６Ａの大きさは、第２の積層セラミック電子部品本体１０Ｂに形成される第３の外部電極２２Ｂａよりも大きく形成されていても、小さく形成されていても良い。

第２の金属端子３０Ｂの第３の端子接合部３２Ｂは、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第３の端子接合部３２Ｂは、例えば、第１の積層セラミック電子部品本体１０Ａの端面上の第２の外部電極２２Ａｂに対応する大きさの矩形板状に形成され、片面３０Ｂａが第２の外部電極２２Ａｂにはんだ５２によって接続されていることが好ましい。また、形状は矩形形状に限らない。なお、第３の端子接合部３２Ｂの大きさは、第１の積層セラミック電子部品本体１０Ａに形成される第２の外部電極２２Ａｂよりも大きく形成されていても、小さく形成されていても良い。

第２の金属端子３０Ｂの第４の端子接合部３６Ｂは、第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ幅方向ｙの中央において切り欠き部を有している。第４の端子接合部３６Ｂは、例えば、第２の積層セラミック電子部品本体１０Ｂの端面上の第４の外部電極２２Ｂｂに対応する大きさの矩形板状に形成され、片面３０Ｂａが第４の外部電極２２Ｂｂにはんだ５２によって接続されていることが好ましい。また、形状は矩形形状に限らない。なお、第４の端子接合部３６Ｂの大きさは、第２の積層セラミック電子部品本体１０Ｂに形成される第４の外部電極２２Ｂｂよりも大きく形成されていても、小さく形成されていても良い。

第１の突出部４６Ａ、第２の突出部４６Ｂ、第３の突出部４８Ａおよび第４の突出部４８Ｂは、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａおよび第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂならびに第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａおよび第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと接触することにより、弾性変形することが好ましい。これにより、仮に、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向の寸法Ｌ₂との間に寸法差が生じていたとしても、第１の金属端子３０Ａの第１の突出部４６Ａと第２の金属端子３０Ｂの第２の突出部４６Ｂが変形することで、上記の寸法差を突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂで補うこと（寸法差分の隙間を埋めること）が可能となる。

また、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａおよび第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂならびに第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａおよび第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと接触する第１の突出部４６Ａ、第２の突出部４６Ｂ、第３の突出部４８Ａおよび第４の突出部４８Ｂは、弾性変形された状態で接続されていてもよい。これにより、仮に、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向の寸法Ｌ₂との間に寸法差が生じていない場合でも、第１の外部電極２２Ａａ、第２の外部電極２２Ａｂ、第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂと第１の金属端子３０Ａおよび第２の金属端子３０Ｂとを問題なく接続することが可能となる。

第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａおよび第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂならびに第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａおよび第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと接触する第１の突出部４６Ａおよび第２の突出部４６Ｂは、弾性変形された状態で接続されている個所と、弾性変形されない状態で接続されている個所が混在していてもよい。これにより、仮に、第１の積層セラミック電子部品本体１０Ａの長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体１０Ｂの長さ方向の寸法Ｌ₂との寸法差が生じていたとしても、第１の金属端子３０Ａの第１の突出部４６Ａおよび第２の突出部４６Ｂならびに第２の金属端子３０Ｂの第３の突出部４８Ａおよび第４の突出部４８Ｂが変形することで、上記の寸法差を突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂで補うこと（寸法差分の隙間を埋めること）が可能となる。

第１の金属端子３０Ａの一対の第１の突出部４６Ａの一方側突出部５０Ａと一対の第１の突出部４６Ａの他方側突出部５０Ｂとの間の距離ｄ₁（図８参照）および第１の金属端子３０Ａの一対の第２の突出部４６Ｂの一方側突出部５０Ｃと一対の第２の突出部４６Ｂの他方側突出部５０Ｄとの間の距離ｄ₂（図示せず）、ならびに、第２の金属端子３０Ｂの一対の第３の突出部４８Ａの一方側突出部５０Ｅと一対の第３の突出部４８Ａの他方側突出部５０Ｆとの間の距離ｄ₃（図示せず）および第２の金属端子３０Ｂの一対の第４の突出部４８Ｂの一方側突出部５０Ｇと一対の第４の突出部４８Ｂの他方側突出部５０Ｈとの間の距離ｄ₄（図示せず）は、０．１５ｍｍ以上０．４５ｍｍ以下であることが好ましい。これにより、第１の金属端子の突出部４６Ａ、第２の金属端子の突出部４６Ｂ、第３の金属端子の突出部４８Ａおよび第４の金属端子の突出部４８Ｂが積層セラミック電子部品の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと十分に接着するだけの面積が確保することができ、十分な物理強度を確保することができる。

第１の金属端子３０Ａの第１の端子接合部３２Ａの積層セラミック電子部品本体１０Ａの端面１２Ａｅとほぼ平行に延びる第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｅと対面する側と反対側の面）に沿った直線ｌ₁と、第１の金属端子３０Ａの第１の端子接合部３２Ａの一対の第１の突出部４６Ａの一方側突出部５０Ａの第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｅと対面する側と反対側の面）に沿った直線ｌ₂とが交わる部分の角度θ₁は、２０°以上５０°以下であることが好ましい。同様に、第１の金属端子３０Ａの第１の端子接合部３２Ａの積層セラミック電子部品本体１０Ａの端面１２Ａｅとほぼ平行に延びる第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｅと対面する側と反対側の面）に沿った直線ｌ₁と、第１の金属端子３０Ａの第１の端子接合部３２Ａの一対の第１の突出部４６Ａの他方側突出部５０Ｂの第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ｂの端面１２Ａｅと対面する側と反対側の面）に沿った直線ｌ₃とが交わる部分の角度θ₂は、２０°以上５０°以下であることが好ましい。

第１の金属端子３０Ａの第２の端子接合部３６Ａの積層セラミック電子部品本体１０Ａの端面１２Ｂｅとほぼ平行に延びる第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｅと対面する側と反対側の面）に沿った直線ｌ₁と、第１の金属端子３０Ａの第２の端子接合部３６Ａの一対の第２の突出部４６Ｂの一方側突出部５０Ｃの第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｅと対面する側と反対側の面）に沿った直線ｌ₄とが交わる部分の角度θ₃は、２０°以上５０°以下であることが好ましい。同様に、第１の金属端子３０Ａの第２の端子接合部３６Ａの積層セラミック電子部品本体１０Ｂの端面１２Ｂｅとほぼ平行に延びる第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｅと対面する側と反対側の面）に沿った直線ｌ₁と、第１の金属端子３０Ａの第２の端子接合部３６Ａの一対の第２の突出部４６Ｂの他方側突出部５０Ｄの第２の主面３０Ａｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｅと対面する側と反対側の面）に沿った直線ｌ₅とが交わる部分の角度θ₄は、２０°以上５０°以下であることが好ましい。

これにより、第１の金属端子３０Ａの一対の第１の突出部４６Ａの突出距離ｇ₁と第１の金属端子３０Ａの一対の第２の突出部４６Ｂの突出距離ｇ₂との長さの差が積層セラミック電子部品のＬ寸法の寸法差よりも大きくなり、第１の金属端子３０Ａの一対の第１の突出部４６Ａと一対の第２の突出部４６Ｂで積層セラミック電子部品の寸法差を相殺することができるため、金属端子３０Ａ、３０Ｂが傾いた状態で積層セラミック電子部品本体１０Ａ、１０Ｂに取り付けられてしまう問題を抑制する効果を得ることができる。

第２の金属端子３０Ｂの第３の端子接合部３２Ｂの積層セラミック電子部品本体１０Ａの端面１２Ａｆとほぼ平行に延びる第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｆと対面する側と反対側の面）に沿った直線ｌ₆と、第２の金属端子３０Ｂの第３の端子接合部３２Ｂの一対の第３の突出部４８Ａの一方側突出部５０Ｅの第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｆと対面する側と反対側の面）に沿った直線ｌ₇とが交わる部分の角度θ₅は、２０°以上５０°以下であることが好ましい。同様に、第２の金属端子３０Ｂの第３の端子接合部３２Ｂの積層セラミック電子部品本体１０Ａの端面１２Ａｆとほぼ平行に延びる第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ａの端面１２Ａｆと対面する側と反対側の面）に沿った直線ｌ₆と、第２の金属端子３０Ｂの第３の端子接合部３２Ｂの一対の第３の突出部４６Ｂの他方側突出部５０Ｆの第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ｂの端面１２Ａｆと対面する側と反対側の面）に沿った直線ｌ₈とが交わる部分の角度θ₆は、２０°以上５０°以下であることが好ましい。

第２の金属端子３０Ｂの第４の端子接合部３６Ｂの積層セラミック電子部品本体１０Ｂの端面１２Ｂｆとほぼ平行に延びる第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｆと対面する側と反対側の面）に沿った直線ｌ₆と、第２の金属端子３０Ｂの第４の端子接合部３６Ｂの一対の第４の突出部４８Ｂの一方側突出部５０Ｇの第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｆと対面する側と反対側の面）に沿った直線ｌ₉とが交わる部分の角度θ₇は、２０°以上５０°以下であることが好ましい。同様に、第２の金属端子３０Ｂの第４の端子接合部３６Ｂの積層セラミック電子部品本体１０Ｂの端面１２Ｂｆとほぼ平行に延びる第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｆと対面する側と反対側の面）に沿った直線ｌ₆と、第２の金属端子３０Ｂの第４の端子接合部３６Ｂの一対の第４の突出部４８Ｂの他方側突出部５０Ｈの第２の主面３０Ｂｂ（積層セラミック電子部品本体１０Ｂの端面１２Ｂｆと対面する側と反対側の面）に沿った直線ｌ₁₀とが交わる部分の角度θ₈は、２０°以上５０°以下であることが好ましい。

これにより、第２の金属端子３０Ｂの一対の第３の突出部４８Ａの突出距離ｇ₃と第２の金属端子３０Ｂの一対の第４の突出部４８Ｂの突出距離ｇ₄との長さの差が積層セラミック電子部品のＬ寸法の寸法差よりも大きくなり、第２の金属端子３０Ｂの一対の第３の突出部４８Ａと一対の第４の突出部４８Ｂで積層セラミック電子部品の寸法差を相殺することができるため、金属端子３０Ａ、３０Ｂが傾いた状態で積層セラミック電子部品本体１０Ａ、１０Ｂに取り付けられてしまう問題を抑制する効果を得ることができる。

（第１の延長部および第３の延長部）
第１の金属端子３０Ａの第１の延長部３４Ａは、第１の端子接合部３２Ａの一方の端部と第２の端子接合部３６Ａの一方の端部とを接続する部分である。言い換えると、高さ方向ｘ（積層方向）において、第１の金属端子３０Ａの第１の端子接合部３２Ａの一対の第１の突出部４６Ａと第２の端子接合部３６Ａの一対の第２の突出部４６Ｂとの間に空間をあけるための部分である。第１の金属端子３０Ａの第１の延長部３４Ａは、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃと第２の側面１２Ａｄを結ぶ幅方向ｙにおいて、または第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向ｙにおいて、両端部にそれぞれ独立して配置されている。

第２の金属端子３０Ｂの第３の延長部３４Ｂは、第３の端子接合部３２Ｂの一方の端部と第４の端子接合部３６Ｂの一方の端部とを接続する部分である。言い換えると、高さ方向ｘ（積層方向）において、第２の金属端子３０Ｂの第３の端子接合部３２Ｂの一対の第３の突出部４８Ａと第４の端子接合部３６Ｂの一対の第４の突出部４８Ｂとの間に空間をあけるための部分である。第２の金属端子３０Ｂの第３の延長部３４Ｂは、第１の積層セラミック電子部品本体１０Ａの第１の側面１２Ａｃと第２の側面１２Ａｄを結ぶ幅方向ｙにおいて、または第２の積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向ｙにおいて、両端部にそれぞれ独立して配置されている。

第１の延長部３４Ａおよび第３の延長部３４Ｂは、例えば矩形板状を有しており、第１の端子接合部３２Ａおよび第３の端子接合部３２Ｂから実装面方向に、第１の主面１２Ａａ、第２の主面１２Ａｂ、第３の主面１２Ｂａおよび第４の主面１２Ｂｂと直交する積層方向ｘ（高さ方向）に向かって延び、第１の端子接合部３２Ａと第３の端子接合部３２Ｂとが一平面状に形成されている。

第１の延長部３４Ａおよび第３の延長部３４Ｂは、幅方向ｙの長さすなわち第１の側面１２Ａｃ（第３の側面１２Ｂｃ）および第２の側面１２Ａｄ（第４の側面１２Ｂｄ）を結ぶ方向の長さが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向ｙの長さと同じ長さで形成されていることが好ましいが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向ｙの長さより短くても長くても良い。また、第１の延長部３４Ａおよび第３の延長部３４Ｂには、切り欠きなどが設けられていてもよい。

（第２の延長部および第４の延長部）
第１の金属端子３０Ａの第２の延長部３８Ａは、第２の端子接合部３６Ａの第１の延長部３４Ａが接続する端部と反対側の端部に接続され、実装面方向に第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂと実装面との間に隙間ができるように延びる部分である。これは、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを、積層セラミック電子部品１を実装する実装基板から浮かせるためのものである。これにより、第１の金属端子３０Ａおよび第２の金属端子３０Ｂの弾性変形によって交流電圧が加わることでセラミック層１４Ａ、１４Ｂに生じる機械的歪みを吸収することができ、その振動が外部電極２２を介して基板に伝達されることを抑えて雑音の発生を減少することができる。

第１の金属端子３０Ａの第２の延長部３８Ａは、積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向において、両端部にそれぞれ独立して配置されている。ただし、後述の第１の実装部４０Ａ側に位置する部分においては、積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向に渡って一体で形成されていることが好ましい。

第１の金属端子３０Ａの第２の延長部３８Ａは、幅方向ｙの長さすなわち第１の側面１２Ａｃ（第３の側面１２Ｂｃ）および第２の側面１２Ａｄ（第４の側面１２Ｂｄ）を結ぶ方向の長さが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向の長さと同じ長さで形成されていることが好ましいが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向の長さより短くても長くても良い。また、第２の延長部３８Ａには、切り欠きなどが設けられていてもよい。

第２の金属端子３０Ｂの第４の延長部３８Ｂは、第４の端子接合部３６Ｂの第３の延長部３４Ｂが接続する端部と反対側の端部に接続され、実装面方向に第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂと実装面との間に隙間ができるように延びる部分である。これは、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを、積層セラミック電子部品１を実装する実装基板から浮かせるためのものである。これにより、第１の金属端子３０Ａおよび第２の金属端子３０Ｂの弾性変形によって交流電圧が加わることでセラミック層１４Ａ、１４Ｂに生じる機械的歪みを吸収することができ、その振動が外部電極２２を介して基板に伝達されることを抑えて雑音の発生を減少することができる。

第２の金属端子３０Ｂの第４の延長部３８Ｂは、積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向において、両端部にそれぞれ独立して配置されている。ただし、後述の第２の実装部４０Ｂ側に位置する部分においては、積層セラミック電子部品本体１０Ｂの第３の側面１２Ｂｃと第４の側面１２Ｂｄを結ぶ幅方向に渡って一体で形成されていることが好ましい。

第２の金属端子３０Ｂの第４の延長部３８Ｂは、幅方向ｙの長さすなわち第１の側面１２Ａｃ（第３の側面１２Ｂｃ）および第２の側面１２Ａｄ（第４の側面１２Ｂｄ）を結ぶ方向の長さが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向ｙの長さと同じ長さで形成されていることが好ましいが、第１の端子接合部３２Ａ、第２の端子接合部３６Ａ、第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂの幅方向ｙの長さより短くても長くても良い。また、第４の延長部３８Ｂには、切り欠きなどが設けられていてもよい。

（第１の実装部および第２の実装部）
第１の実装部４０Ａは、第１の金属端子３０Ａの第２の延長部３８Ａに接続され、第２の延長部３８Ａから第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びる部分である。この部分によって、積層セラミック電子部品１は、実装基板に実装される。

第１の実装部４０Ａは、第２の延長部３８Ａの端部から第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びて折り曲げて形成される。なお、第１の実装部４０Ａの折り曲げられる方向は、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側に折り曲げられていても良いし、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側と反対側に折り曲げられていても良い。

第１の実装部４０Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向の長さは、特に限定されないが、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂ（実装面側）上に形成される第３の外部電極２２Ｂａの長さ方向ｚの長さよりも長く形成されていてもよい。これによって、積層セラミック電子部品１をマウントする際において、積層セラミック電子部品１を下方からカメラで画像認識して部品の位置を検出する場合、積層セラミック電子部品１の第３の外部電極２２Ｂａを金属端子３０Ａとして誤認識することを防止でき、検出ミスを防止することができる。

第２の実装部４０Ｂは、第２の金属端子３０Ｂの第４の延長部３８Ｂに接続され、第４の延長部３８Ｂから第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びる部分である。この部分によって、積層セラミック電子部品１は、実装基板に実装される。

第２の実装部４０Ｂは、第４の延長部３８Ｂの端部から第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びて折り曲げて形成される。なお、第２の実装部４０Ｂの折り曲げられる方向は、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側に折り曲げられていても良いし、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側と反対側に折り曲げられていても良い。

第２の実装部４０Ｂの第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向または第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向の長さは、特に限定されないが、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂ（実装面側）上に形成される第４の外部電極２２Ｂｂの長さ方向ｚの長さよりも長く形成されていてもよい。これによって、積層セラミック電子部品１をマウントする際において、積層セラミック電子部品１を下方からカメラで画像認識して部品の位置を検出する場合、積層セラミック電子部品１の第４の外部電極２２Ｂｂを金属端子３０Ｂとして誤認識することを防止でき、検出ミスを防止することができる。

（金属端子全般）
第１の金属端子３０Ａおよび第２の金属端子３０Ｂは、母材となる端子本体４２Ａ、４２Ｂと、母材となる端子本体４２Ａ、４２Ｂとの表面に配置されるめっき層から構成される。

端子本体４２Ａ、４２Ｂは、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、端子本体４２Ａ、４２Ｂは、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。具体的には、例えば、端子本体４２Ａ、４２Ｂの母材をＦｅ−４２Ｎｉ合金やＦｅ−１８Ｃｒ合金とすることができる。端子本体４２Ａ、４２Ｂの厚みは、０．０５ｍｍ以上０．５ｍｍ以下であることが好ましい。

めっき層４４Ａ、４４Ｂのそれぞれは、下層めっき層（図示しない）と上層めっき層（図示しない）とを有する。下層めっき層は、端子本体４２Ａ、４２Ｂの上に形成されており、上層めっき層は、下層めっき層の上に形成されている。なお、下層めっき層および上層めっき層のそれぞれは、複数のめっき層により構成されていてもよい。

さらに、めっき層４４Ａ、４４Ｂは、少なくとも、第１の金属端子３０Ａの第１の実装部４０Ａおよび第２の延長部３８Ａならびに第２の金属端子３０Ｂの第２の実装部４０Ｂおよび第４の延長部３８Ｂの周囲面３０Ａｃ、３０Ｂｃにおいては形成されていなくてもよい。これにより、積層セラミック電子部品１を実装基板にはんだにより実装する際に、はんだの第１の金属端子３０Ａおよび第２の金属端子３０Ｂへの濡れ上がりを抑制することが可能になる。そのため、第２の積層セラミック電子部品本体１０Ｂと第１の実装部４０Ａおよび第２の実装部４０Ｂとの間（浮き部分）にはんだが濡れ上がることを抑制することができ、浮き部分にはんだが充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができるため、基板への振動伝達を抑制することができ、安定して積層セラミック電子部品１の鳴き抑制効果を発揮することが可能になる。なお、第１の金属端子３０Ａおよび第２の金属端子３０Ｂの周囲面３０Ａｃ、３０Ｂｃの全面においてめっき層４４Ａ、４４Ｂが形成されていなくても良い。

第１の金属端子３０Ａの第１の実装部４０Ａおよび第２の延長部３８Ａならびに第２の金属端子３０Ｂの第２の実装部４０Ｂおよび第４の延長部３８Ｂの周囲面３０Ａｃ、３０Ｂｃ、または、第１および第２の金属端子３０Ａ、３０Ｂの周囲面３０Ａｃ、３０Ｂｃの全面のめっき層４４Ａ、４４Ｂを除去する場合、その除去の方法は機械的に除去（切削、研磨）、レーザートリミングによる除去、または、めっき剥離剤（例えば水酸化ナトリウム）による除去、第１および第２の金属端子３０Ａ、３０Ｂのめっき層４４Ａ、４４Ｂを形成する前に、レジストでめっきを形成しない部分を覆って第１および第２の金属端子３０Ａ、３０Ｂにめっき層４４Ａ、４４Ｂを形成した後にレジストを除去するといった方法で除去することができる。

下層めっき層は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、下層めっき層のそれぞれは、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。
上層めっき層は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、上層めっき層は、ＳｎまたはＳｎを主成分として含む合金からなることが好ましい。これにより、第１および第２の金属端子３０Ａ、３０Ｂと第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂとのはんだ濡れ性を向上させることができる。下層めっき層の厚みは、０．２μｍから５．０μｍ程度であることが好ましい。上層めっき層の厚みは、１．０μｍから５．０μｍ程度であることが好ましい。端子本体４２Ａ、４２Ｂおよび下層めっき層のそれぞれを、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、第１の外部電極２２Ａａ、第２の外部電極２２Ａｂ、第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂの耐熱性を向上させることができる。

（接合材）
接合材５２は、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂとを接合するために用いられる。接合材５２は例えばはんだであり、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦはんだを用いることができる。特に、Ｓｎ−Ｓｂ系のはんだの場合は、Ｓｂの含有率が５％以上１５％以下程度であることが好ましい。

（積層セラミック電子部品）
第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂと第１の金属端子３０Ａおよび第２の金属端子３０Ｂとを含む長さ方向ｚ（第１の端面１２Ａｅおよび第２の端面１２Ａｆを結ぶ方向、第３の端面１２Ｂｅおよび第４の端面１２Ｂｆを結ぶ方向）の寸法をＬ_M寸法とする。Ｌ_M寸法は、２．２ｍｍ以上６．４ｍｍ以下であることが好ましい。
第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂと第１の金属端子３０Ａおよび第２の金属端子３０Ｂとを含む積層方向ｘ（第１の主面１２Ａａおよび第２の主面１２Ａｂを結ぶ方向、第３の主面１２Ｂａおよび第４の主面１２Ｂｂを結ぶ方向）の寸法をＴ_M寸法とする。Ｔ_M寸法は、１．８ｍｍ以上６．４ｍｍ以下であることが好ましい。
第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂと第１の金属端子３０Ａおよび第２の金属端子３０Ｂとを含む幅方向ｙ（第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ方向、第３の側面１２Ｂｃおよび第４の側面１２Ｂｄを結ぶ方向）の寸法をＷ_M寸法とする。Ｗ_M寸法は、１．２５ｍｍ以上５．３ｍｍ以下であることが好ましい。

２．積層セラミック電子部品の製造方法
次に、本発明にかかる積層セラミック電子部品について、上記した実施の形態に係る積層セラミック電子部品１を例にして説明する。はじめに、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂを作製する工程について説明し、その後、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂに第１の金属端子３０Ａおよび第２の金属端子３０Ｂを取り付け、積層セラミック電子部品１を作製する工程について説明する。

（第１および第２の積層セラミック電子部品本体の製造方法）
誘電体シートと、内部電極１６Ａ、１６Ｂ用の導電性ペーストと、を準備する。誘電体シートと内部電極１６Ａ、１６Ｂ用の導電性ペーストとには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極１６Ａ、１６Ｂ用の導電性ペーストを印刷し、内部電極パターンを形成する。

内部電極パターンが印刷されていない外層部１５Ａａ、１５Ｂａ用の誘電体シートを所定枚数積層し、その上に内部電極パターンが印刷された誘電体シートを順次積層し、その上に外層部１５Ａａ、１５Ｂａ用の誘電体シートを所定枚数積層し、積層シートを作製する。

積層シートを静水圧プレスなどの手段により積層方向（ｘ方向）にプレスし積層ブロックを作製する。

積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。

積層チップを焼成し、第１の積層体１２Ａおよび第２の積層体１２Ｂを作製する。焼成温度は、セラミック層１４Ａ、１４Ｂや内部電極１６Ａ、１６Ｂの材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂが焼付け層である場合には、第１の積層体１２Ａおよび第２の積層体１２Ｂの第１の端面１２Ａｅ、第２の端面１２Ａｆ、第３の端面１２Ｂｅおよび第４の端面１２Ｂｆにガラス成分と金属とを含む導電性ペーストを塗布する。その後、焼き付け処理を行い下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを形成する。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。必要に応じて、焼き付け層の表面にめっきを施す。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で第１の積層体１２Ａおよび第２の積層体１２Ｂ上に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは第１の積層体１２Ａおよび第２の積層体１２Ｂ上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを形成することができる。薄膜層で形成された下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂは、金属粒子が堆積された１μｍ以下の層とする。

さらに、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを設けずに第１の積層体１２Ａおよび第２の積層体１２Ｂの内部電極１６Ａ、１６Ｂの露出部にめっき電極層２６Ａ、２６Ｂを設けてもよい。
第１の積層体１２Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆならびに第２の積層体１２Ｂの第３の端面１２Ｂｅおよび第４の端面１２Ｂｆにめっき処理を施し、内部電極１６Ａ、１６Ｂの露出部上に下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極（下地めっき膜）の表面に形成される上層めっき電極を同様に形成してもよい。

その後、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂの表面に、めっき電極層２６Ａ、２６Ｂが形成される。本実施形態では焼き付け層上にＮｉめっき層およびＳｎめっき層を形成した。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。このようにして、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂが得られる。

（積層セラミック電子部品の製造方法）
上記方法で製造された第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂに対して、第１の金属端子３０Ａおよび第２の金属端子３０Ｂを取り付けて、積層セラミック電子部品１を製造する方法を説明する。

上記方法で製造された第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとを、準備する。

本発明の特徴を有している第１の金属端子３０Ａおよび第２の金属端子３０Ｂを準備する。

第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａの端面および第２の外部電極２２Ａｂの端面にはんだ５２を塗布する。

第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａの端面および第４の外部電極２２Ｂｂの端面にはんだ５２を塗布する。

その後、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとが対向するように整列させ、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第１の金属端子３０Ａの第１の端子接合部３２Ａ、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の金属端子３０Ｂの第３の端子接合部３２Ｂ、第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａと第１の金属端子３０Ａの第２の端子接合部３６Ａ、第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと第２の金属端子３０Ｂの第４の端子接合部３６Ｂ、とが接続されるように第１の金属端子３０Ａおよび第２の金属端子３０Ｂを取り付ける。そして、この状態でリフローを行うことで、それぞれの外部電極２２Ａａ、２２Ａｂ、２２Ｂａおよび２２Ｂｂとそれぞれの金属端子３０Ａ、３０Ｂを接合させる。
この時のはんだ５２のリフロー温度は２６０℃以上２８０℃以下であることが好ましい。なお、リフローによる接続は、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとをまとめて同時にリフロー接続により、金属端子３０Ａ、３０Ｂを接合する。

以上のようにして、本発明の実施の形態に係る積層セラミック電子部品１が製造される。

以上の構成とすることにより、本発明では、仮に、第１の積層セラミック電子部品本体の長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体の長さ方向の寸法Ｌ₂との間に寸法差が生じたとしても、第１の金属端子３０Ａの一対の第１の突出部４６Ａおよび一対の第２の突出部４６Ｂと第２の金属端子３０Ｂの一対の第３の突出部４８Ａおよび一対の第４の突出部４８Ｂが変形可能な構造となっているため、上記の寸法差を突出部４６Ａ、４６Ｂ、４８Ａ、４８Ｂで補うこと（寸法差分の隙間を埋めること）が可能となる。よって、第１の積層セラミック電子部品本体の長さ方向の寸法Ｌ₁と、第２の積層セラミック電子部品本体の長さ方向の寸法Ｌ₂との寸法差によって生じる問題、すなわち、金属端子３０Ａ、３０Ｂが傾いた状態で積層セラミック電子部品本体１０Ａ、１０Ｂに取り付けられてしまう問題を抑制することができる。

その結果、金属端子付きの積層セラミック電子部品１を実装基板に実装する際、積層セラミック電子部品１０Ａ、１０Ｂが傾いて接続されることを抑制できるだけでなく、実装基板との固着強度も十分に確保することが可能となる。

なお、本発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、電子部品本体のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。

１ 積層セラミック電子部品
１０Ａ 第１の積層セラミック電子部品本体
１０Ｂ 第２の積層セラミック電子部品本体
１２Ａ 第１の積層体
１２Ｂ 第２の積層体
１２Ａａ 第１の主面
１２Ａｂ 第２の主面
１２Ｂａ 第３の主面
１２Ｂｂ 第４の主面
１２Ａｃ 第１の側面
１２Ａｄ 第２の側面
１２Ｂｃ 第３の側面
１２Ｂｄ 第４の側面
１２Ａｅ 第１の端面
１２Ａｆ 第２の端面
１２Ｂｅ 第３の端面
１２Ｂｆ 第４の端面
１４Ａ、１４Ｂ セラミック層
１５Ａａ、１５Ｂａ 外層部
１５Ａｂ、１５Ｂｂ 内層部
１６Ａ、１６Ｂ 内部電極
１６Ａａ、１６Ｂａ 第１の内部電極
１６Ａｂ、１６Ｂｂ 第２の内部電極
１８Ａａ、１８Ａｂ、１８Ｂａ、１８Ｂｂ 引出電極部
２０Ａａ、２０Ｂａ 対向電極部
２０Ａｂ、２０Ｂｂ Ｗギャップ
２０Ａｃ、２０Ｂｃ Ｌギャップ
２２Ａ 第１の積層体の外部電極
２２Ｂ 第２の積層体の外部電極
２２Ａａ 第１の外部電極
２２Ａｂ 第２の外部電極
２２Ｂａ 第３の外部電極
２２Ｂｂ 第４の外部電極
２３Ａａ 第１の外部電極の端部
２３Ａｂ 第２の外部電極の端部
２３Ｂａ 第３の外部電極の端部
２３Ｂｂ 第４の外部電極の端部
２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂ 下地電極層
２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂ めっき電極層
３０Ａ 第１の金属端子
３０Ｂ 第２の金属端子
３０Ａａ、３０Ｂａ 第１の主面
３０Ａｂ、３０Ｂｂ 第２の主面
３０Ａｃ、３０Ｂｃ 周囲面
３２Ａ 第１の端子接合部
３２Ｂ 第３の端子接合部
３４Ａ 第１の延長部
３４Ｂ 第３の延長部
３６Ａ 第２の端子接合部
３６Ｂ 第４の端子接合部
３８Ａ 第２の延長部
３８Ｂ 第４の延長部
４０Ａ 第１の実装部
４０Ｂ 第２の実装部
４２Ａ、４２Ｂ 端子本体（母材）
４４Ａ、４４Ｂ めっき層
４６Ａ 一対の第１の突出部
４６Ｂ 一対の第２の突出部
４８Ａ 一対の第３の突出部
４８Ｂ 一対の第４の突出部
５０Ａ 第１の突出部の一方側突出部
５０Ｂ 第１の突出部の他方側突出部
５０Ｃ 第２の突出部の一方側突出部
５０Ｄ 第２の突出部の他方側突出部
５０Ｅ 第３の突出部の一方側突出部
５０Ｆ 第３の突出部の他方側突出部
５０Ｇ 第４の突出部の一方側突出部
５０Ｈ 第４の突出部の他方側突出部
５２ 接合材
ｄ₁ 第１の突出部の一方側突出部と他方側突出部の間の距離
ｄ₂ 第２の突出部の一方側突出部と他方側突出部の間の距離
ｄ₃ 第３の突出部の一方側突出部と他方側突出部の間の距離
ｄ₄ 第４の突出部の一方側突出部と他方側突出部の間の距離
ｇ₁ 第１の突出部と第１の金属端子の間の距離（突出距離）
ｇ₂ 第２の突出部と第１の金属端子の間の距離（突出距離）
ｇ₃ 第３の突出部と第２の金属端子の間の距離（突出距離）
ｇ₄ 第４の突出部と第２の金属端子の間の距離（突出距離）
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
Ｔ₁ 第１の積層体の積層方向の長さ
Ｗ₁ 第１の積層体の幅方向の長さ
Ｌ₁ 第１の積層体の長さ方向の長さ
Ｔ₂ 第２の積層体の積層方向の長さ
Ｗ₂ 第２の積層体の幅方向の長さ
Ｌ₂ 第２の積層体の長さ方向の長さ
Ｔ_M 積層セラミック電子部品の積層方向の長さ
Ｗ_M 積層セラミック電子部品の幅方向の長さ
Ｌ_M 積層セラミック電子部品の長さ方向の長さ
１００Ａ、１００Ｂ 従来の積層セラミック電子部品
１１０Ａ 従来の第１の積層セラミック電子部品本体
１１０Ｂ 従来の第２の積層セラミック電子部品本体
１３０Ａ 従来の第１の金属端子
１３０Ｂ 従来の第２の金属端子

Claims (5)

1. 積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する第１の積層体と、
   前記第１の積層体と対向するように設けられ、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第３の主面および第４の主面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第３の端面および第４の端面と、を有する第２の積層体と、
   前記第１の積層体の第１の端面上に配置される第１の外部電極と、前記第１の積層体の前記第２の端面上に配置される第２の外部電極と、を備える第１の積層セラミック電子部品本体と、
   前記第２の積層体の第３の端面上に配置される第３の外部電極と、前記第２の積層体の前記第４の端面上に配置される第４の外部電極と、を備える第２の積層セラミック電子部品本体と、
   前記第１の外部電極と前記第３の外部電極とに跨るように接合材によって接続される第１の金属端子と、
   前記第２の外部電極と前記第４の外部電極とに跨るように接合材によって接続される第２の金属端子と、
   を有し、
   前記第１の金属端子は、前記第１の外部電極に接続される第１の端子接合部と、前記第１の端子接合部から延びる第１の延長部を介して前記第３の外部電極に接続される第２の端子接合部と、前記第２の端子接合部から前記第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第２の延長部と、前記第２の延長部に接続され、前記第２の延長部から実装面と平行に延びる第１の実装部と、を有し、
   前記第２の金属端子は、前記第２の外部電極に接続される第３の端子接合部と、前記第３の端子接合部から延びる第３の延長部を介して前記第４の外部電極に接続される第４の端子接合部と、前記第４の端子接合部から前記第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第４の延長部と、前記第４の延長部に接続され、前記第４の延長部から実装面と平行に延びる第２の実装部と、を有し、
   前記第１の金属端子の前記第１の端子接合部および前記第２の端子接合部は、それぞれ独立して離れて配置されており、
   前記第２の金属端子の前記第３の端子接合部および前記第４の端子接合部は、それぞれ独立して離れて配置されており、
   前記第１の金属端子の前記第１の端子接合部は、前記第１の側面および前記第２の側面を結ぶ幅方向中央において切り欠き部を有しており、前記第１の端子接合部の一部が、前記第１の積層セラミック電子部品本体側に突出した一対の第１の突出部を有しており、
   前記第１の金属端子の前記第２の端子接合部は、前記第３の側面および前記第４の側面を結ぶ幅方向中央において切り欠き部を有しており、前記第２の端子接合部の一部が、前記第２の積層セラミック電子部品本体側に突出した一対の第２の突出部を有しており、
   前記第２の金属端子の前記第３の端子接合部は、前記第１の側面および前記第２の側面を結ぶ幅方向中央において切り欠き部を有しており、前記第３の端子接合部の一部が、前記第１の積層セラミック電子部品本体側に突出した一対の第３の突出部を有しており、
   前記第２の金属端子の前記第４の端子接合部は、前記第３の側面および前記第４の側面を結ぶ幅方向中央において切り欠き部を有しており、前記第４の端子接合部の一部が、前記第２の積層セラミック電子部品本体側に突出した一対の第４の突出部を有している、積層セラミック電子部品。
   
2. 前記第１の積層セラミック電子部品本体の前記第１の端面および前記第２の端面を結ぶ長さ方向の長さと、前記第２の積層セラミック電子部品本体の前記第３の端面および前記第４の端面を結ぶ長さ方向の長さとは、長さが異なる、請求項１に記載の積層セラミック電子部品。
3. 前記第１の突出部、前記第２の突出部、前記第３の突出部および前記第４の突出部は、前記第１の積層セラミック電子部品本体の第１の外部電極および前記第１の積層セラミック電子部品本体の第２の外部電極ならびに前記第２の積層セラミック電子部品本体の前記第３の外部電極および前記第２の積層セラミック電子部品本体の前記第４の外部電極と接触することにより、弾性変形する、請求項１または請求項２に記載の積層セラミック電子部品。
4. 前記第１の積層セラミック電子部品本体の第１の外部電極および前記第１の積層セラミック電子部品本体の第２の外部電極ならびに前記第２の積層セラミック電子部品本体の前記第３の外部電極および前記第２の積層セラミック電子部品本体の前記第４の外部電極と接触する前記第１の突出部、前記第２の突出部、前記第３の突出部および前記第４の突出部は、弾性変形された状態で接続されている、請求項１ないし請求項３に記載の積層セラミック電子部品。
5. 前記第１の積層セラミック電子部品本体の第１の外部電極および前記第１の積層セラミック電子部品本体の第２の外部電極ならびに前記第２の積層セラミック電子部品本体の前記第３の外部電極および前記第２の積層セラミック電子部品本体の前記第４の外部電極と接触する前記第１の突出部、前記第２の突出部、前記第３の突出部および前記第４の突出部は、弾性変形された状態で接続されている個所と、弾性変形されない状態で接続されている個所が混在している、請求項１ないし請求項４に記載の積層セラミック電子部品。

Images