JP2020095996A

JP2020095996A - 積層セラミック電子部品およびその製造方法

Info

Publication number: JP2020095996A
Application number: JP2018230544A
Authority: JP
Inventors: 孝弘小島; Takahiro Kojima; 知洋景山; Tomohiro Kageyama; 英樹大塚; Hideki Otsuka
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2018-12-10
Filing date: 2018-12-10
Publication date: 2020-06-18

Abstract

【課題】はんだに含まれるフラックス成分の滲出による積層セラミック電子部品本体の外部電極や誘電体層に生じる不具合を防止することが可能となり、信頼性低下を抑制することができる積層セラミック電子部品およびその製造方法を提供する。【解決手段】第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、空間をあけるように第２の主面１２Ａｂと第３の主面１２Ｂａとが対向するように配置され、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、において、耐熱性を有する部材５０、５２、５３、５４、５５が配置されている積層セラミック電子部品１。【選択図】図１

Description

この発明は、積層セラミック電子部品およびその製造方法に関する。

近年、セラミック製のチップ型電子部品である積層セラミック電子部品が一般に使用されるようになった。このような積層セラミック電子部品のようなチップ型電子部品は、配線基板に実装する場合、電子部品の端子電極を配線基板のランド上に直接はんだ付けする表面実装方式が一般的である。しかしながら、配線基板とチップ型電子部品との熱膨張係数差によって生じる応力や、配線基板の撓みによって生じる応力などにより、機械的応力がチップ型電子部品に加わってクラックが発生したり、端子電極がチップ型電子部品本体から剥離するといった問題が発生する可能性があった。

また、チップ型電子部品においては、誘電率の比較的高いチタン酸バリウムなどの強誘電体材料が一般的に用いられているが、強誘電体材料は圧電性及び電歪性を有する為、強誘電体材料に電界が加わった際に応力及び機械的歪みが生じる。

そして、電界が加わった際の応力及び機械的歪みに伴い、チップ型電子部品の端子電極から基板側に振動が伝わるようになり、基板全体が音響放射面となって、雑音となる振動音（いわゆる鳴き）を発生する可能性があった。

このような問題を解決するため、チップ型電子部品の端子電極に弾性を有する金属板からなる端子板を両側から対向させた状態で接合し、端子板を配線基板上に実装することによって、チップ型電子部品への応力、または基板への応力を緩和するという方法が採用されている（特許文献１、特許文献２参照）。

特開平１１―７４１４７号公報特開２００５―６４３７７号公報

特許文献１や特許文献２には、積層セラミック電子部品本体を複数個積み重ねた構造が開示されている。このような多段の構造の場合、積層セラミック電子部品本体の外部電極と金属端子とを接続する際に、積層セラミック電子部品本体の外部電極と金属端子とを接続する際に用いるはんだに含まれているフラックス成分が、積み重ねられた積層セラミック電子部品本体の間に滲み出すことがある。積み重ねられた積層セラミック電子部品本体の間に滲み出したフラックス成分は、そのまま積層セラミック電子部品本体間に残留することがある。このような場合、湿中環境において、積層セラミック電子部品本体の外部電極に含まれるガラス成分を溶解させることがあり、そこから水分の浸入が起こり、積層セラミック電子部品本体の絶縁抵抗（以下、「ＩＲ」という。）が劣化するといった不具合が生じる可能性があった。

よって、本発明では、はんだに含まれるフラックス成分の滲出による積層セラミック電子部品本体の外部電極や誘電体層に生じる不具合を防止することが可能となり、信頼性低下を抑制することができる積層セラミック電子部品およびその製造方法を提供することを目的とする。

この発明に係る積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する第１の積層体と、第１の積層体の第１の端面上に配置される第１の外部電極と、第１の積層体の第２の端面上に配置される第２の外部電極と、を備える第１の積層セラミック電子部品本体と、第１の積層体と対向するように設けられ、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第３の主面および第４の主面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第３の端面および第４の端面と、を有する第２の積層体と、第２の積層体の第３の端面上に配置される第３の外部電極と、第２の積層体の第４の端面上に配置される第４の外部電極と、を備える第２の積層セラミック電子部品本体と、第１の外部電極と第３の外部電極とに跨るようにはんだによって接続される第１の金属端子と、第２の外部電極と第４の外部電極とに跨るようにはんだによって接続される第２の金属端子と、を有する。そして、第１の積層セラミック電子部品本体および第２の積層セラミック電子部品本体は、空間をあけるように第２の主面と第３の主面とが対向するように配置され、第１の積層セラミック電子部品本体の第１の外部電極と第２の積層セラミック電子部品本体の第３の外部電極との間と、第１の積層セラミック電子部品本体の第２の外部電極と第２の積層セラミック電子部品本体の第４の外部電極との間と、において、耐熱性を有する部材が配置されている。

本発明に係る積層セラミック電子部品によれば、第１の積層セラミック電子部品本体および第２の積層セラミック電子部品本体は、空間をあけるように第２の主面と第３の主面とが対向するように配置され、第１の積層セラミック電子部品本体の第１の外部電極と第２の積層セラミック電子部品本体の第３の外部電極との間と、第１の積層セラミック電子部品本体の第２の外部電極と第２の積層セラミック電子部品本体の第４の外部電極との間と、において、耐熱性を有する部材が配置されているので、第２の主面と第３の主面との濡れ性と、フラックスの表面張力によって決まるフラックス流動と、を抑制することで、フラックスが第２の主面と第３の主面との間に進入することを抑制することができるため、第１および第２の積層セラミック電子部品本体の第１ないし第４の外部電極と第１および第２の金属端子とを接続する際に用いるはんだに含まれているフラックス成分が、積み重ねられた第１および第２の積層セラミック電子部品本体の間に滲み出すことを防止することが可能になる。

したがって、本発明に係る積層セラミック電子部品によれば、はんだに含まれるフラックス成分の滲出による第１および第２の積層セラミック電子部品本体の第１ないし第４の外部電極や誘電体層に生じる不具合を防止することが可能となり、信頼性低下を抑制することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明に係る積層セラミック電子部品の第１実施例を示す斜視図である。この発明に係る第１の積層セラミック電子部品本体のＬ−Ｔ平面で切断した断面における断面図である。この発明に係る第２の積層セラミック電子部品本体のＬ−Ｔ平面で切断した断面における断面図である。この発明に係る第１の積層セラミック電子部品本体のＷ−Ｔ平面で切断した断面における断面図である。この発明に係る第２の積層セラミック電子部品本体のＷ−Ｔ平面で切断した断面における断面図である。この発明に係る積層セラミック電子部品の第１実施例をＷ方向から見た正面図である。この発明に係る積層セラミック電子部品のＬ−Ｔ平面で切断した断面であって図１のＶ−Ｖ断面における断面図である。この発明に係る積層セラミック電子部品の第２実施例をＷ方向から見た正面図である。この発明に係る積層セラミック電子部品の第２実施例をＬ−Ｔ平面で切断した断面における断面図である。この発明に係る積層セラミック電子部品の第３実施例をＷ方向から見た正面図である。この発明に係る積層セラミック電子部品の第４実施例をＷ方向から見た正面図である。この発明に係る積層セラミック電子部品の第５実施例をＷ方向から見た正面図である。この発明に係る積層セラミック電子部品の第１実施例において、耐熱性を有する部材が設けられた第１の積層セラミック電子部品本体および第２の積層セラミック電子部品本体に対して第１および第２の金属端子を取り付けて製造する過程を示す図である。この発明に係る積層セラミック電子部品の第２実施例において、第１の積層セラミック電子部品本体および第２の積層セラミック電子部品本体に対して耐熱性を有する部材が設けられた第１および第２の金属端子を取り付けて製造する過程を示す図である。この発明に係る積層セラミック電子部品の第１実施例のＩＲ−時間推移を示すグラフである。この発明に係る積層セラミック電子部品の第２実施例のＩＲ−時間推移を示すグラフである。この発明に係る積層セラミック電子部品に対する比較例のＩＲ−時間推移を示すグラフである。

この明細書で用いられる方向を、次のように定義する。図１に示すように、積層セラミック電子部品１の高さ方向（積層方向）を、Ｔ方向とする。積層セラミック電子部品１の長さ方向を、Ｌ方向とする。積層セラミック電子部品１の幅方向を、Ｗ方向とする。

１．積層セラミック電子部品
図１、図４および図５に示すように、積層セラミック電子部品１は、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂと第１の金属端子３０Ａと第２の金属端子３０Ｂとを有する。第１の積層セラミック電子部品本体１０Ａは、第１の積層体１２Ａと、第１の積層体１２Ａの第１の端面１２Ａｅ上に接続される第１の外部電極２２Ａａと、第１の積層体１２Ａの第２の端面１２Ａｆ上に接続される第２の外部電極２２Ａｂと、を有する。第２の積層セラミック電子部品本体１０Ｂは、第２の積層体１２Ｂと、第２の積層体１２Ｂの第３の端面１２Ｂｅ上に接続される第３の外部電極２２Ｂａと、第２の積層体１２Ｂの第４の端面１２Ｂｆ上に接続される第４の外部電極２２Ｂｂと、を有する。

第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、角部（符号なし）および稜線部（符号なし）に丸みがつけられていることが好ましい。角部は、積層体の３面が交る部分であり、稜線部は、積層体の２面が交る部分である。これにより、後述する耐熱性を有する部材５２、５３、５４、５５を第１の延長部３４Ａおよび第３の延長部３４Ｂに予め設けた第１の金属端子３０Ａおよび第２の金属端子３０Ｂを使用する際に、容易に第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に空間を空けた構造を得ることが可能となる。具体的には、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂの角部および稜線部に丸みがつけられていることで、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に、隙間ができ、第１の金属端子３０Ａおよび第２の金属端子３０Ｂに設けられた耐熱性を有する部材５２、５３、５４、５５を第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの境目に、押し込みやすくなるためである。

（積層体）
第１の積層体１２Ａは、図２Ａおよび図３Ａに示すように、積層された複数の誘電体層１４Ａと積層された複数の内部電極層１６Ａとを含む。第１の積層体１２Ａは、積層方向Ｔに相対する第１の主面１２Ａａおよび第２の主面１２Ａｂと、積層方向Ｔに直交する幅方向Ｗに相対する第１の側面１２Ａｃおよび第２の側面１２Ａｄと、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面１２Ａｅおよび第２の端面１２Ａｆと、を含む。

第２の積層体１２Ｂは、図２Ｂおよび図３Ｂに示すように、積層された複数の誘電体層１４Ｂと積層された複数の内部電極層１６Ｂとを含む。第２の積層体１２Ｂは、積層方向Ｔに相対する第３の主面１２Ｂａおよび第４の主面１２Ｂｂと、積層方向Ｔに直交する幅方向Ｗに相対する第３の側面１２Ｂｃおよび第４の側面１２Ｂｄと、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第３の端面１２Ｂｅおよび第４の端面１２Ｂｆと、を含む。

第１の積層体１２Ａの第１主面１２Ａａおよび第２主面１２Ａｂ、第２の積層体１２Ｂの第３の主面１２Ｂａおよび第４の主面１２Ｂｂは、積層セラミック電子部品１が実装される面（以下、「実装面」という。図示しない。）と平行な面である。第１および第２の積層体１２Ａ、１２Ｂは、角部（符号なし）および稜線部（符号なし）に丸みがつけられていることが好ましい。角部は、積層体の３面が交る部分であり、稜線部は、積層体の２面が交る部分である。

誘電体層１４Ａ、１４Ｂを形成する誘電体材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。また、これらの成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。誘電体層１４Ａ、１４Ｂの厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。

第１及び第２の積層体１２Ａ、１２Ｂは、複数枚の誘電体層１４Ａ、１４Ｂから構成される外層部１５Ａａ、１５Ｂａと、単数又は複数枚の誘電体層１４Ａ、１４Ｂとそれらの上に配置される複数枚の内部電極層１６Ａ、１６Ｂとから構成される内層部１５Ａｂ、１５Ｂｂと、を含む。外層部１５Ａａは、第１の積層体１２Ａの第１の主面１２Ａａ側および第２の主面１２Ａｂ側に位置し、第１の主面１２Ａａと最も第１の主面１２Ａａに近い内部電極層１６Ａとの間に位置する複数枚の誘電体層１４Ａと、第２の主面１２Ａｂと第２の主面１２Ａｂに近い内部電極層１６Ａとの間に位置する複数枚の誘電体層１４Ａと、の集合体である。そして、両外層部１５Ａａに挟まれた領域が内層部１５Ａｂである。同様に、外層部１５Ｂａは、第２の積層体１２Ｂの第３の主面１２Ｂａ側および第４の主面１２Ｂｂ側に位置し、第３の主面１２Ｂａと最も第３の主面１２Ｂａに近い内部電極層１６Ｂとの間に位置する複数枚の誘電体層１４Ｂと、第４の主面１２Ｂｂと第４の主面１２Ｂｂに近い内部電極層１６Ｂとの間に位置する複数枚の誘電体層１４Ｂと、の集合体である。そして、両外層部１５Ｂａに挟まれた領域が内層部１５Ｂｂである。なお、外層部１５Ａａ、１５Ｂａの厚みは、１０μｍ以上３００μｍ以下であることが好ましい。

第１および第２の積層体１２Ａ、１２Ｂは、積層された複数の内部電極層１６Ａ、１６Ｂを含む。複数の内部電極層１６Ａ、１６Ｂは、第１の内部電極層１６Ａａ、１６Ｂａと第２の内部電極層１６Ａｂ、１６Ｂｂとを含む。第１および第２の内部電極層１６Ａａ、１６Ｂａ、１６Ａｂ、１６Ｂｂは、複数の誘電体層１４Ａ、１４Ｂに挟まれて交互に積層されている。第１の内部電極層１６Ａａと第２の内部電極層１６Ａｂとは、互いに対向する対向電極部２０Ａａと、対向電極部２０Ａａから第１の積層体１２Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆまでの引出電極部１８Ａａ、１８Ａｂと、を備えている。引出電極部１８Ａａ、１８Ａｂは、第１の端面１２Ａｅおよび第２の端面１２Ａｆに露出している。同様に、第１の内部電極層１６Ｂａと第２の内部電極層１６Ｂｂとは、互いに対向する対向電極部２０Ｂａと、対向電極部２０Ｂａから第２の積層体１２Ｂの第３の端面１２Ｂｅおよび第４の端面１２Ｂｆまでの引出電極部１８Ｂａ、１８Ｂｂと、を備えている。引出電極部１８Ｂａ、１８Ｂｂは、第３の端面１２Ｂｅおよび第４の端面１２Ｂｆに露出している。対向電極部２０Ａａ、２０Ｂａにより電気特性（たとえば、静電容量など）が発生する。

内部電極層１６Ａ、１６Ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。内部電極層１６Ａ、１６Ｂは、さらに誘電体層１４Ａ、１４Ｂに含まれるセラミックスと同一組成系の誘電体粒子を含んでいても良い。内部電極層１６Ａ、１６Ｂの厚みは、０．１μｍ以上２μｍ以下であることが好ましい。

第１の積層体１２Ａは、図２Ａおよび図３Ａに示すように、対向電極部２０Ａａと第１および第２の側面１２Ａｃ、１２Ａｄとの間に位置する積層体の側部（いわゆるＷギャップ）２０Ａｂと、対向電極部２０Ａａと第１および第２の端面１２Ａｅ、１２Ａｆとの間に位置し第１および第２の内部電極層１６Ａａ、１６Ａｂのいずれか一方の引出部電極部１８Ａａ、１８Ａｂを含む積層体の端部（いわゆるＬギャップ）２０Ａｃと、を含む。

同様に、第２の積層体１２Ｂは、図２Ｂおよび図３Ｂに示すように、対向電極部２０Ｂａと第３および第４の側面１２Ｂｃ、１２Ｂｄとの間に位置する積層体の側部（いわゆるＷギャップ）２０Ｂｂと、対向電極部２０Ｂａと第３および第４の端面１２Ｂｅ、１２Ｂｆとの間に位置し第１および第２の内部電極層１６Ｂａ、１６Ｂｂのいずれか一方の引出部電極部１８Ｂａ、１８Ｂｂを含む積層体の端部（いわゆるＬギャップ）２０Ｂｃと、を含む。

（外部電極）
第１の積層体１２Ａの外部電極２２Ａは、図２Ａに示すように、第１の積層体１２Ａの第１の端面１２Ａｅ上に接続される第１の外部電極２２Ａａと、第１の積層体１２Ａの第２の端面１２Ａｆ上に接続される第２の外部電極２２Ａｂと、を有する。

第１及び第２の外部電極２２Ａａ、２２Ａｂは、下地電極層２４Ａａ、２４Ａｂと、下地電極層２４Ａａ、２４Ａｂ上に配置されためっき電極層２６Ａａ、２６Ａｂと、を含む。下地電極層２４Ａａ、２４Ａｂは、焼付け層、樹脂層、薄膜層等から選ばれる少なくとも１つを含む。

同様に、第２の積層体１２Ｂの外部電極２２Ｂは、図２Ｂに示すように、第２の積層体１２Ｂの第３の端面１２Ｂｅ上に接続される第３の外部電極２２Ｂａと、第２の積層体１２Ａの第４の端面１２Ｂｆ上に接続される第４の外部電極２２Ｂｂと、を有する。

第３及び第４の外部電極２２Ｂａ、２２Ｂｂは、下地電極層２４Ｂａ、２４Ｂｂと、下地電極層２４Ｂａ、２４Ｂｂ上に配置されためっき電極層２６Ｂａ、２６Ｂｂと、を含む。下地電極層２４Ｂａ、２４Ｂｂは、焼付け層、樹脂層、薄膜層等（図示しない）から選ばれる少なくとも１つを含む。

第１の外部電極２２Ａａは、第１の積層体１２Ａの少なくとも第１の端面１２Ａｅ上に設けられていれば良いが、第１の積層体１２Ａの第２の主面１２Ａｂ（実装面側）においても設けられていることが好ましい。第２の外部電極２２Ａｂは、同様に、第１の積層体１２Ａの少なくとも第２の端面１２Ａｆ上に設けられていれば良いが、第１の積層体１２Ａの第２の主面１２Ａｂ（実装面側）においても設けられていることが好ましい。また、第３の外部電極２２Ｂａは、第２の積層体１２Ｂの少なくとも第３の端面１２Ｂｅ上に設けられていれば良いが、第２の積層体１２Ｂの第３の主面１２Ｂａ（天面側）においても設けられていることが好ましい。なお、第４の外部電極２２Ｂｂは、同様に、第２の積層体１２Ｂの少なくとも第４の端面１２Ｂｆ上に設けられていれば良いが、第２の積層体１２Ｂの第３の主面１２Ｂａ（天面側）においても設けられていることが好ましい。

焼付け層は、ガラスと金属とを含む。ガラスは、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉなどから選ばれる少なくとも１つを含む。また、ガラスの代わりに誘電体層と同種のセラミック材料を用いてもよい。焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層で形成されていてもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであり、内部電極層と同時焼成したものでもよく、内部電極層を焼成した後に焼き付けてもよい。なお、内部電極層と同時焼成する場合には、ガラスの代わりに誘電体層と同種のセラミック材料を用いることが好ましい。焼付け層の厚み（最も厚い部分）は、１０μｍ以上５０μｍ以下であることが好ましい。

樹脂層は、例えば、導電性粒子と熱硬化性樹脂とを含む。樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに第１ないし第４の端面１２Ａｅ、１２Ａｆ、１２Ｂｅ、１２Ｂｆの表面に直接形成されてもよい。樹脂層は、複数層で形成されていてもよい。樹脂層の厚み（最も厚い部分）は、１０μｍ以上１５０μｍ以下であることが好ましい。

薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属またはそれらの合金を含むことが好ましい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂは、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層とＳｎめっき層との２層構造である。Ｎｉめっき層は、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂが第１及び第２の積層セラミック電子部品本体１０Ａ、１０Ｂを実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、第１及び第２の積層セラミック電子部品本体１０Ａ、１０Ｂを実装する際のはんだの濡れ性を向上させ、容易に実装することができる。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂ一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

（金属端子）
第１および第２の金属端子３０Ａ、３０Ｂは、図１および図４ないし図１０に示すように、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂを実装基板に実装するために設けられる。第１の金属端子３０Ａは、第１の外部電極２２Ａａと第３の外部電極２２Ｂａとに跨るようにはんだによって接続されている。第２の金属端子３０Ｂは、第２の外部電極２２Ａｂと第４の外部電極２２Ｂｂとに跨るようにはんだによって接続されている。第１および第２の金属端子３０Ａ、３０Ｂには、たとえば、板状のリードフレームが用いられる。そして、この板状のリードフレームにより形成される第１および第２の金属端子３０Ａ、３０Ｂは、断面の形状がＬ字形状に形成されている。このように、第１および第２の金属端子３０Ａ、３０Ｂの断面の形状がＬ字形状に形成されると、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂを実装基板に実装したとき、実装基板のたわみに対する耐性を向上させることができる。

第１の金属端子３０Ａは、第１の外部電極２２Ａａ及び第３の外部電極２２Ｂａと接続される第１の主面３０Ａａと、第１の主面３０Ａａと対向する第２の主面３０Ａｂ（積層セラミック電子部品本体とは反対側の面）と、第１の主面３０Ａａと第２の主面３０Ａｂとの間の厚みを形成する周囲面３０Ａｃと、を有する。また、第１の金属端子３０Ａは、母材となる端子本体４２Ａと端子本体４２Ａの表面に配置されるめっき層４４Ａとから構成される。

同様に、第２の金属端子３０Ｂは、第２の外部電極２２Ａｂ及び第４の外部電極２２Ｂｂと接続される第１の主面３０Ｂａと、第１の主面３０Ｂａと対向する第２の主面３０Ｂｂ（積層セラミック電子部品本体とは反対側の面）と、第１の主面３０Ｂａと第２の主面３０Ｂｂとの間の厚みを形成する周囲面３０Ｂｃと、を有する。また、第２の金属端子３０Ｂは、母材となる端子本体４２Ｂと端子本体４２Ｂの表面に配置されるめっき層４４Ｂとから構成される。

第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、空間があくように第２の主面１２Ａｂと第３の主面１２Ｂａとが対向するように配置されている。これにより、第２の主面１２Ａｂと第３の主面１２Ｂａとの濡れ性と、フラックスの表面張力によって決まるフラックス流動と、を抑制することで、フラックスが第２の主面１２Ａｂと第３の主面１２Ｂａとの間に進入することを抑制する。

第１の金属端子３０Ａは、第１の外部電極２２Ａａに接続される第１の端子接合部３２Ａと、第１の端子接合部３２Ａから延びる第１の延長部３４Ａと、第１の延長部３４Ａを介して第３の外部電極２２Ｂａに接続される第２の端子接合部３６Ａと、第２の端子接合部３６Ａから第２の積層セラミック電子部品本体１０Ｂと実装面との間に隙間ができるように延びる第２の延長部３８Ａと、第２の延長部３８Ａに接続され第２の延長部３８Ａから実装面と平行に延びる第１の実装部４０Ａと、を有する。

同様に、第２の金属端子３０Ｂは、第２の外部電極２２Ａｂに接続される第３の端子接合部３２Ｂと、第３の端子接合部３２Ｂから延びる第３の延長部３４Ｂと、第３の延長部３４Ｂを介して第４の外部電極２２Ｂｂに接続される第４の端子接合部３６Ｂと、第４の端子接合部３６Ｂから第２の積層セラミック電子部品本体１０Ｂと実装面との間に隙間ができるように延びる第４の延長部３８Ｂと、第４の延長部３８Ｂに接続され第４の延長部３８Ｂから実装面と平行に延びる第２の実装部４０Ｂと、を有する。

この構成による第１および第２の金属端子３０Ａ、３０Ｂを介在させることで、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに対して、熱衝撃を加わりにくくすることができる。また、温度変化によるストレスや、配線基板の変形が生じたとしても、第１および第２の金属端子３０Ａ、３０Ｂの弾性的変形によって有利に吸収することができる。

（端子接合部）
第１の金属端子３０Ａの第１の端子接合部３２Ａは、第１の積層セラミック電子部品本体１０Ａの第１の端面１２Ａｅに設けられた第１の外部電極２２Ａａに接続される部分である。第１の金属端子３０Ａの第２の端子接合部３６Ａは、第２の積層セラミック電子部品本体１０Ｂの第３の端面１２Ｂｅに設けられた第３の外部電極２２Ｂａに接続される部分である。第２の金属端子３０Ｂの第３の端子接合部３２Ｂは、第１の積層セラミック電子部品本体１０Ａの第２の端面１２Ａｆに設けられた第２の外部電極２２Ａｂに接続される部分である。第２の金属端子３０Ｂの第４の端子接合部３６Ｂは、第２の積層セラミック電子部品本体１０Ｂの第４の端面１２Ｂｆに設けられた第４の外部電極２２Ｂｂに接続される部分である。

第１の金属端子３０Ａの第１の端子接合部３２Ａは、たとえば、第１の積層セラミック電子部品本体１０Ａの第１の端面１２Ａｅ上の第１の外部電極２２Ａａと同等の大きさの矩形状に形成され、片面が第１の外部電極２２Ａａにはんだによって接続されていることが好ましい。第１の金属端子３０Ａの第２の端子接合部３６Ａは、たとえば、第２の積層セラミック電子部品本体１０Ｂの第３の端面１２Ｂｅ上の第３の外部電極２２Ｂａと同等の大きさの矩形状に形成され、片面が第３の外部電極２２Ｂａにはんだによって接続されていることが好ましい。第２の金属端子３０Ｂの第３の端子接合部３２Ｂは、たとえば、第１の積層セラミック電子部品本体１０Ａの第２の端面１２Ａｆ上の第２の外部電極２２Ａｂと同等の大きさの矩形状に形成され、片面が第２の外部電極２２Ａｂにはんだによって接続されていることが好ましい。第２の金属端子３０Ｂの第４の端子接合部３６Ｂは、たとえば、第２の積層セラミック電子部品本体１０Ｂの第４の端面１２Ｂｆ上の第４の外部電極２２Ｂｂと同等の大きさの矩形状に形成され、片面が第４の外部電極２２Ｂｂにはんだによって接続されていることが好ましい。

（第１の延長部および第３の延長部）
第１の金属端子３０Ａの第１の延長部３４Ａは、第１の端子接合部３２Ａの一方の端部と第２の端子接合部３６Ａの一方の端部とを接続する部分である。

第２の金属端子３０Ｂの第３の延長部３４Ｂは、第３の端子接合部３２Ｂの一方の端部と第４の端子接合部３６Ｂの一方の端部とを接続する部分である。

第１の延長部３４Ａおよび第３の延長部３４Ｂは、たとえば矩形板状を有しており、第１および第３の端子接合部３２Ａ、３２Ｂから実装面方向にすなわち第１ないし第４の主面１２Ａａ、１２Ａｂ、１２Ｂａ、１２Ｂｂと直交する高さ方向Ｔに向かって延び、第１および第３の端子接合部３２Ａ、３２Ｂと一平面状に形成されている。第１の延長部３４Ａおよび第３の延長部３４Ｂは、幅方向Ｗの長さすなわち第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ方向の長さが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さと同じ長さで形成されていることが好ましいが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さより短くても長くても良い。また、第１の延長部３４Ａおよび第３の延長部３４Ｂには、切り欠きなどが設けられていてもよい。

（第２の延長部および第４の延長部）
第１の金属端子３０Ａの第２の延長部３８Ａは、第２の端子接合部３６Ａの第１の延長部３４Ａが接続する端部と反対側の端部に接続され、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂと実装面との間に隙間ができるように延びる部分である。第２の延長部３８Ａは、幅方向Ｗの長さすなわち第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ方向の長さが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さと同じ長さで形成されていることが好ましいが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さより短くても長くても良い。また、第２の延長部３８Ａには、切り欠きなどが設けられていてもよい。

第２の金属端子３０Ｂの第４の延長部３８Ｂは、第４の端子接合部３６Ｂの第３の延長部３４Ｂが接続する端部と反対側の端部に接続され、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂと実装面との間に隙間ができるように延びる部分である。第４の延長部３８Ｂは、幅方向Ｗの長さすなわち第１の側面１２Ａｃおよび第２の側面１２Ａｄを結ぶ方向の長さが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さと同じ長さで形成されていることが好ましいが、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの幅方向Ｗの長さより短くても長くても良い。また、第４の延長部３８Ｂには、切り欠きなどが設けられていてもよい。

第２の延長部３８Ａおよび第４の延長部３８Ｂは、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂを、実装基板から浮かせるためのものである。これにより、交流電圧が加わることで第１および第２の金属端子３０Ａ、３０Ｂの弾性変形によって誘電体層１４Ａ、１４Ｂに生じる機械的歪みを吸収することができ、その機械的歪みによる振動が第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂを介して基板に伝達されることを抑えて雑音の発生を減少することができる。

（第１の実装部および第２の実装部）
第１の実装部４０Ａは、第１の金属端子３０Ａの第２の延長部３８Ａに接続され、第２の延長部３８Ａから第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びる部分である。この部分によって、積層セラミック電子部品１は、実装基板に実装される。第１の実装部４０Ａは、第２の延長部３８Ａの端部から第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びて折り曲げて形成される。なお、第１の実装部４０Ａの折り曲げられる方向は、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側に折り曲げられていても良いし、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側と反対側に折り曲げられていても良い。第１の実装部４０Ａの第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向の長さは、特に限定されないが、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂ上に形成される第３の外部電極２２Ｂａの同方向の長さよりも長く形成されていてもよい。これによって、積層セラミック電子部品１をマウントする際において、積層セラミック電子部品１を下方からカメラで画像認識して部品の位置を検出する場合、積層セラミック電子部品１の第３の外部電極２２Ｂａを金属端子として誤認識することを防止でき、検出ミスを防止することができる。

第２の実装部４０Ｂは、第２の金属端子３０Ｂの第４の延長部３８Ｂに接続され、第４の延長部３８Ｂから第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びる部分である。この部分によって、積層セラミック電子部品１は、実装基板に実装される。第２の実装部４０Ｂは、第４の延長部３８Ｂの端部から第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向に延びて折り曲げて形成される。なお、第２の実装部４０Ｂの折り曲げられる方向は、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側に折り曲げられていても良いし、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂ側と反対側に折り曲げられていても良い。第２の実装部４０Ｂの第１の端面１２Ａｅおよび第２の端面１２Ａｆ同士を結ぶ方向並びに第３の端面１２Ｂｅおよび第４の端面１２Ｂｆ同士を結ぶ方向の長さは、特に限定されないが、第２の積層セラミック電子部品本体１０Ｂの第４の主面１２Ｂｂ上に形成される第４の外部電極２２Ｂｂの同方向の長さよりも長く形成されていてもよい。これによって、積層セラミック電子部品１をマウントする際において、積層セラミック電子部品１を下方からカメラで画像認識して部品の位置を検出する場合、積層セラミック電子部品１の第４の外部電極２２Ｂｂを金属端子として誤認識することを防止でき、検出ミスを防止することができる。

（金属端子全般）
端子本体４２Ａ、４２Ｂは、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、端子本体４２Ａ、４２Ｂは、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。具体的には、例えば、端子本体４２Ａ、４２Ｂの母材をＦｅ−４２Ｎｉ合金やＦｅ−１８Ｃｒ合金とすることができる。端子本体４２Ａ、４２Ｂの厚みは、０．０５ｍｍから０．５ｍｍ程度であることが好ましい。めっき層４４Ａ、４４Ｂのそれぞれは、下層めっき層（図示しない）と上層めっき層（図示しない）とを有する。下層めっき層は、端子本体４２Ａ、４２Ｂの上に形成されており、上層めっき層は、下層めっき層の上に形成されている。なお、下層めっき層及び上層めっき層のそれぞれは、複数のめっき層により構成されていてもよい。さらに、めっき層４４Ａ、４４Ｂは、少なくとも、第１の金属端子３０Ａの第１の実装部４０Ａ及び第２の延長部３８Ａ並びに第２の金属端子３０Ｂの第２の実装部４０Ｂ及び第４の延長部３８Ｂの周囲面３０Ａｃ、３０Ｂｃにおいては形成されていなくてもよい。これにより、積層セラミック電子部品１を実装基板にはんだにより実装する際に、はんだの第１及び第２の金属端子３０Ａ、３０Ｂへの濡れ上がりを抑制することが可能になる。そのため、第２の積層セラミック電子部品本体１０Ｂと第１の実装部４０Ａおよび第２の実装部４０Ｂとの間（浮き部分）にはんだが濡れ上がることを抑制することができ、浮き部分にはんだが充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができるため、基板への振動伝達を抑制することができ、安定して積層セラミック電子部品１の鳴き抑制効果を発揮することが可能になる。尚、第１及び第２の金属端子３０Ａ、３０Ｂの周囲面３０Ａｃ、３０Ｂｃの全面においてめっき層４４Ａ、４４Ｂが形成されていなくても良い。

第１の金属端子３０Ａの第１の実装部４０Ａ及び第２の延長部３８Ａ並びに第２の金属端子３０Ｂの第２の実装部４０Ｂ及び第４の延長部３８Ｂの周囲面３０Ａｃ、３０Ｂｃ、または、第１及び第２の金属端子３０Ａ、３０Ｂの周囲面３０Ａｃ、３０Ｂｃの全面のめっき層４４Ａ、４４Ｂを除去する場合、その除去の方法は機械的に除去（切削、研磨）、または、レーザートリミングによる除去、めっき剥離剤（たとえば水酸化ナトリウム）による除去、めっき層形成前にレジストでめっきを形成しない部分を覆って第１及び第２の金属端子３０Ａ、３０Ｂにめっき層４４Ａ、４４Ｂを形成した後にレジストを除去するといった方法で除去することができる。

下層めっき層は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、下層めっき層のそれぞれは、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。上層めっき層は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。さらに、上層めっき層は、ＳｎまたはＳｎを主成分として含む合金からなることが好ましい。これにより、第１および第２の金属端子３０Ａ、３０Ｂと第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂとのはんだ濡れ性を向上させることができる。下層めっき層の厚みは、０．２μｍから５．０μｍ程度であることが好ましい。上層めっき層の厚みは、１．０μｍから５．０μｍ程度であることが好ましい。端子本体４２Ａ、４２Ｂ及び下層めっき層のそれぞれを、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂの耐熱性を向上させることができる。

（はんだ）
はんだは、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂとを接合するために用いられる。はんだは、例えば、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦはんだを用いることができる。特に、Ｓｎ−Ｓｂ系のはんだの場合は、Ｓｂの含有率が５％以上１５％以下程度であることが好ましい。

（耐熱性を有する部材）
本発明に係る積層セラミック電子部品１における耐熱性を有する部材の複数の実施例として、第１実施例を図１、図４および図５に示し、第２実施例を図６および図７に示し、第３実施例を図８に示し、第４実施例を図９に示し、第５実施例を図１０に示した。

図１、図４および図５に示す第１実施例、図６および図７に示す第２実施例、図８に示す第３実施例、図９に示す第４実施例ならびに図１０に示す第５実施例のように、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、において、耐熱性を有する部材５０、５２、５３、５４、５５が配置されている。これにより、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、にはんだが回り込むことを防止できるため、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂに掛かる引っ張り応力を低減する効果も得ることができる。

耐熱性を有する部材の形状５０は、特に限定されないが、円柱形状や角柱形状を用いることができる。耐熱性を有する部材５０、５２、５３、５４、５５は、耐熱性の接着材料であることが好ましい。例えば、高耐熱エポキシ系接着剤、耐熱シリコンゴム接着剤、金属間化合物などから選ばれることが好ましい。中でも、耐熱シリコンゴム接着剤を用いることで、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂへの応力緩和の効果をより一層得やすくなる。耐熱シリコンゴム接着剤は、完全に固まっても柔らかく弾力があるため、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂへの応力が小さい。また、耐熱シリコンゴム接着剤は、耐熱性が２６０℃まであり、硬化時間が短いというプロセス面でのメリットもある。さらに、耐熱シリコンゴム接着剤は、耐溶剤性が高く、洗浄に使われる溶剤(ＩＰＡ、アセトン)では膨潤しない。

耐熱性を有する部材５０、５２、５３、５４、５５の高さ方向Ｔの厚みは、０．１ｍｍ以上１．０ｍｍ以下であることが好ましい。耐熱性を有する部材５０、５２、５３、５４、５５の厚みが０．１ｍｍよりも小さい場合は、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間の間隔を十分に確保することができず、本発明による効果を得られない。また、耐熱性を有する部材５０、５２、５３、５４、５５の厚みが１．０ｍｍよりも大きい場合は、熱収縮時に接着部が剥がれる事で逆にフラックスの浸入・滞留を引き起こして機能低下に繋がる可能性がある。

また、図６および図７に示す第２実施例、図８に示す第３実施例、図９に示す第４実施例ならびに図１０に示す第５実施例のように、耐熱性を有する部材５２、５３、５４、５５は、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａと、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと、にそれぞれ接触するように配置されるものであってもよい。これにより、はんだに含まれるフラックスが第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに挟まれた第１の外部電極２２Ａａと第３の外部電極２２Ｂａとの間と、第２の外部電極２２Ａｂと第４の外部電極２２Ｂｂとの間と、に回り込むことをより確実に防止できるため、フラックスに起因する機能低下を防止する効果、および、はんだ応力によるクラックを抑制するという効果を得ることができる。

また、図６および図７に示す第２実施例、図８に示す第３実施例、図９に示す第４実施例ならびに図１０に示す第５実施例のように、耐熱性を有する部材５２、５３、５４、５５は、第１の金属端子３０Ａの第１の延長部３４Ａに接続され、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとに接触するように配置され、第２の金属端子３０Ｂの第３の延長部３４Ｂに接続され、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとに接触するように配置されるものであってもよい。これにより、耐熱性を有する部材５２、５３、５４、５５を第１の金属端子３０Ａの第１の延長部３４Ａおよび第２の金属端子３０Ｂの第３の延長部３４Ｂに予め設けておくことができるため、容易に第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に空間を空けた構造を得ることが可能となる。具体的には、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとをくっつけた状態で整列させ、その後に、第１の金属端子３０Ａおよび第２の金属端子３０Ｂに設けられた耐熱性を有する部材５２、５３、５４、５５を第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの境目に押し込むことで、容易に第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に空間を空けた構造を得ることが可能となる。

また、図６および図７に示す第２実施例、図８に示す第３実施例、図９に示す第４実施例ならびに図１０に示す第５実施例のように、耐熱性を有する部材５２、５３、５４、５５は、第１の金属端子３０Ａ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状を有しており、第２の金属端子３０Ｂ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状を有しているものであってもよい。これにより、第１の金属端子３０Ａおよび第２の金属端子３０Ｂに設けられた耐熱性を有する部材５２、５３、５４、５５を第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの境目により押し込みやすくなるため、さらに容易に第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に空間を空けた構造を得ることが可能となる。

また、図８に示す第３実施例のように、耐熱性を有する部材５３は、矩形形状部とテーパ形状部とを組み合わせた形状のものであってもよい。あるいは、図９に示す第４実施例および図１０に示す第５実施例のように、耐熱性を有する部材５４、５５は、テーパ形状の先端部が平らに加工されているものであってもよいし、丸められた形状のものであってもよい。

（積層セラミック電子部品）
第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、空間があくように第２の主面１２Ａｂと第３の主面１２Ｂａとが対向するように配置され、空間部（符号なし）には耐熱性を有する部材５０、５２、５３、５４、５５が配置されている。これにより、第２の主面１２Ａｂと第３の主面１２Ｂａとの濡れ性と、フラックスの表面張力によって決まるフラックス流動と、を抑制することで、フラックスが第２の主面１２Ａｂと第３の主面１２Ｂａとの間に進入することを抑制することができるため、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと第１および第２の金属端子３０Ａ、３０Ｂとを接続する際に用いるはんだに含まれているフラックス成分が、積み重ねられた第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの間に滲み出すことを防止することが可能になる。したがって、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂや誘電体層１４Ａ、１４Ｂに生じる不具合を防止することが可能となり、信頼性低下を抑制することができる。第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間の空間の長さは、耐熱性を有する部材５０、５２、５３、５４、５５の厚みで制御されることになるが、０．１ｍｍ以上１．０ｍｍ以下の間隔があいていることが好ましい。

積層セラミック電子部品１の長さ方向（Ｌ方向）の寸法、すなわち、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂと第１および第２の金属端子３０Ａ、３０Ｂとを含むＬ方向の寸法を、Ｌ寸法とする。Ｌ寸法は、２．０ｍｍ以上７．０ｍｍ以下であることが好ましい。積層セラミック電子部品１の高さ方向（Ｔ方向）の寸法、すなわち、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂと第１および第２の金属端子３０Ａ、３０Ｂとを含むＴ方向の寸法を、Ｔ寸法とする。Ｔ寸法は、２．０ｍｍ以上８．０ｍｍ以下であることが好ましい。積層セラミック電子部品１の幅方向（Ｗ方向）の寸法、すなわち、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂと第１および第２の金属端子３０Ａ、３０Ｂとを含むＷ方向の寸法を、Ｗ寸法とする。Ｗ寸法は、１．２ｍｍ以上６．５ｍｍ以下であることが好ましい。

（積層セラミック電子部品の変形例）
上記第１実施例から第５実施例において、積層体の個数は２つであったが、本発明に係る積層セラミック電子部品１の他の実施例として、積層体の個数は３つ以上であってもよい。

第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂのそれぞれの内部電極層１６Ａ、１６Ｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。本実施形態において、対向電極部２０Ａａ、２０Ｂａでは内部電極層１６Ａ、１６Ｂが誘電体セラミックによる誘電体層１４Ａ、１４Ｂを介して対向することにより容量が形成されている。これにより、積層セラミック電子部品１は、コンデンサとして機能する。そのほか、誘電体層１４Ａ、１４Ｂには、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いられることもできる。また、積層セラミック電子部品１は、圧電体セラミックを用いた場合、圧電部品として機能し、半導体セラミックを用いた場合、サーミスタとして機能し、磁性体セラミックを用いた場合、インダクタとして機能する。ただし、インダクタの場合、内部電極層１６Ａ、１６Ｂは、コイル状の導体となる。

めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂに関し、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂのそれぞれは、第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に直接形成され第１の内部電極層１６Ａａ、１６Ｂａまたは第２の内部電極層１６Ａｂ、１６Ｂｂに電気的に接続されるめっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂを含む構造であってもよい。すなわち、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂのそれぞれは、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂが設けられずにめっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂが設けられる構造であってもよい。このような場合、前処理として第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に触媒を配設した後で、めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂが形成されてもよい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂは、第１の積層体１２Ａまたは第２の積層体１２Ｂの表面に形成される下層めっき電極（図示しない）と、当該下層めっき電極の表面に形成される上層めっき電極（図示しない）と、を含むことが好ましい。下層めっき電極および上層めっき電極は、それぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属またはそれらの合金を含むことが好ましい。下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、例えば、第１の内部電極層１６Ａａ、１６Ｂａおよび第２の内部電極層１６Ａｂ、１６ＢｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂは、それぞれ、下層めっき電極のみで構成されてもよい。さらに、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂの１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂは、ガラスを含まないことが好ましい。めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂの単位体積あたりの金属割合は、９９体積％以上であることが好ましい。

また、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの形状は、矩形状に限らず、切り欠きや穴が形成されている形状であってもよい。この場合において、切り欠きや穴の数は、単数であっても複数にわたって形成されていてもよい。

第１の金属端子３０Ａの第１の端子接合部３２Ａおよび第２の端子接合部３６Ａならびに第２の金属端子３０Ｂの第３の端子接合部３２Ｂおよび第４の端子接合部３６Ｂには、第１の積層セラミック電子部品本体１０Ａの第１および第２の側面１２Ａｃ、１２Ａｄならびに第２の積層セラミック電子部品本体１０Ｂの第３および第４の側面１２Ｂｃ、１２Ｂｄと対向するように延びるリブ部（図示しない）が設けられていてもよい。このように、リブ部を設けることにより、第１の金属端子３０Ａおよび第２の金属端子３０Ｂの第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの剛性を向上させることができる。これにより、例えば、積層セラミック電子部品１にＬ方向から荷重が加わった際に、第１ないし第４の端子接合部３２Ａ、３６Ａ、３２Ｂ、３６Ｂの変形を抑制することができる。

２．積層セラミック電子部品の製造方法
（第１および第２の積層セラミック電子部品本体の製造方法）
誘電体シートと、内部電極層１６Ａ、１６Ｂ用の導電性ペーストと、を準備する。誘電体シートと内部電極層１６Ａ、１６Ｂ用の導電性ペーストとには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層１６Ａ、１６Ｂ用の導電性ペーストを印刷し、内部電極パターンを形成する。

内部電極パターンが印刷されていない外層部１５Ａａ、１５Ｂａ用の誘電体シートを所定枚数積層し、その上に内部電極パターンが印刷された誘電体シートを順次積層し、その上に外層部１５Ａａ、１５Ｂａ用の誘電体シートを所定枚数積層し、積層シートを作製する。

積層シートを静水圧プレスなどの手段により積層方向（Ｔ方向）にプレスし積層ブロックを作製する。

積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。

積層チップを焼成し、第１の積層体１２Ａ及び第２の積層体１２Ｂを作製する。焼成温度は、誘電体層１４Ａ、１４Ｂや内部電極層１６Ａ、１６Ｂの材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂが焼付け層である場合には、第１の積層体１２Ａ及び第２の積層体１２Ｂの両端面に外部電極２２Ａ、２２Ｂ用の導電性ペーストを塗布し、焼き付け、外部電極２２Ａ、２２Ｂの下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂとなる焼付け層を形成する。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。さらに、必要に応じて、焼付け層の表面にめっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂを施す。焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを、例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを形成する。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で第１の積層体１２Ａ及び第２の積層体１２Ｂ上に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは第１の積層体１２Ａ及び第２の積層体１２Ｂ上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを形成することができる。薄膜層で形成された下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂは、金属粒子が堆積された１μｍ以下の層とする。

下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂを設けずに第１の積層体１２Ａ及び第２の積層体１２Ｂの内部電極層１６Ａ、１６Ｂの露出部にめっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂを設けてもよい。その場合は、以下の方法で形成することができる。
第１の積層体１２Ａ及び第２の積層体１２Ｂの第１の端面１２Ａｅ及び第２の端面１２Ａｆならびに第３の端面１２Ｂｅ及び第４の端面１２Ｂｆにめっき処理を施し、内部電極層１６Ａ、１６Ｂの露出部上に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。

その後、下地電極層２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂの表面に、めっき電極層２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂが形成される。本実施形態では焼付け層上にＮｉめっき層およびＳｎめっき層を形成した。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。このようにして、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂが得られる。

（積層セラミック電子部品の製造方法）
上記方法で製造された第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂに対して、第１および第２の金属端子３０Ａ、３０Ｂを取り付けて、積層セラミック電子部品１を製造する方法を説明する。第１実施例における積層セラミック電子部品１を製造する方法を図１１に基づいて説明し、第２実施例における積層セラミック電子部品１を製造する方法を図１２に基づいて説明する。

（第１実施例の製造方法）
第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとを、準備する。

第１の金属端子３０Ａおよび第２の金属端子３０Ｂを準備する。

図１１に示すように、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、に耐熱性を有する部材５０が存在するように、第２の積層セラミック電子部品本体１０Ｂにおいて、第１の積層セラミック電子部品本体１０Ａと対向する第３の外部電極２２Ｂａ上および第４の外部電極２２Ｂｂ上に耐熱性を有する部材５０を塗布する。その後、耐熱性を有する部材５０が塗布された第２の積層セラミック電子部品本体１０Ｂ上に第１の積層セラミック電子部品本体１０Ａを配置する。

第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａおよび第２の外部電極２２Ａｂにはんだを塗布する。

第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａおよび第４の外部電極２２Ｂｂにはんだを塗布する。

はんだが塗布された第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａと第２の端子接合部３６Ａと、はんだが塗布された第４の外部電極２２Ｂｂと第４の端子接合部３６Ｂと、を接合する。リフロー温度は２６０℃以上２８０℃以下であることが好ましい。

はんだが塗布された第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第１の端子接合部３２Ａと、はんだが塗布された第２の外部電極２２Ａｂと第３の端子接合部３２Ｂと、を接合する。リフロー温度は２６０℃以上２８０℃以下であることが好ましい。なお、リフローによる接合は、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとについてまとめて行うことにより、第１および第２の金属端子３０Ａ、３０Ｂを第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとに接合する。

（第２実施例の製造方法）
図１２に示すように、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとを、第２の主面１２Ａｂ及び第３の主面１２Ｂａ同士が接触するように整列させる。具体的には、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、第１の積層セラミック電子部品本体１０Ａの第２の主面１２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第３の主面１２Ｂａとが対向し接触するように配置されて整列される。または、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａと、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと、が接触するように配置されて整列される。

図１２に示すように、第１の金属端子３０Ａの第１の延長部３４Ａに、第１の金属端子３０Ａ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状を有するように、耐熱性を有する部材５２を塗布する。塗布工程後に乾燥工程が設けられてもよい。

同様に、第２の金属端子３０Ｂの第３の延長部３４Ｂに、第２の金属端子３０Ｂ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状を有するように、耐熱性を有する部材５２を塗布する。塗布後に乾燥工程を設けてもよい。

図１２に示すように、はんだが塗布された第１の外部電極２２Ａａと第１の端子接合部３２Ａと、はんだが塗布された第３の外部電極２２Ｂａと第２の端子接合部３６Ａと、を接合する。

同様に、はんだが塗布された第２の外部電極２２Ａｂと第３の端子接合部３２Ｂと、はんだが塗布された第４の外部電極２２Ｂｂと第４の端子接合部３６Ｂと、を接合する。

上記接合工程の際に、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に、第１の延長部３４Ａおよび第３の延長部３４Ｂに設けられテーパ形状を有する耐熱性を有する部材５２を、差し込むことで、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に一定の空間を設けることができる。この状態で、リフローに通し、第１の積層セラミック電子部品１０Ａおよび第２の積層セラミック電子部品１０Ｂの第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと第１および第２の金属端子３０Ａ、３０Ｂとを接合することができる。リフローの温度は２６０℃以上２８０℃以下であることが好ましい。

３．実験データ
上記の製造方法にしたがって、第１実施例および第２実施例の積層セラミック電子部品１を作製し、耐湿負荷試験を行なった。ここでは、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂとして積層セラミックコンデンサを用いた。
また比較例として、第１の積層セラミック電子部品本体１０Ａと第２の積層セラミック電子部品本体１０Ｂとの間に耐熱性を有する部材を有さない積層セラミック電子部品（図示しない）を準備した。
第１実施例、第２実施例および比較例として用いた積層セラミック電子部品の各種パラメータは、以下のとおりである。

（第１実施例の構造）
第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂのサイズ設計値：Ｌ×Ｗ×Ｔ＝５．７ｍｍ×５．０ｍｍ×２．５ｍｍ
チップ（積層セラミック電子部品本体）個数：２個
誘電体層：ＺｒＣａＯ₃
内部電極層：Ｎｉ
・外部電極構造
下地電極層（焼付け層）：Ｃｕ
めっき電極層：Ｎｉめっき、Ｓｎめっきの２層構造
・金属端子
端子本体：ＳＵＳ４３０ステンレス鋼
下層めっき電極：Ｃｕ
上層めっき電極：Ｓｎ
・耐熱性を有する部材：耐熱シリコンゴム接着剤
図１、図４および図５に示すように、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂと、の間に耐熱性を有する部材５０を設けた。

（第２実施例の構造）
耐熱性を有する部材以外は第１実施例と同様
・耐熱性を有する部材：高耐熱エポキシ樹脂系接着剤
図６および図７に示すように、第１の金属端子３０Ａ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状で形成し、第２の金属端子３０Ｂ側から第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂに向うにつれて厚みが薄くなるテーパ形状で形成した。

（比較例の構造）
耐熱性を有する部材以外は第１実施例と同様
・耐熱性を有する部材：なし

（耐湿負荷試験の結果）
第１実施例、第２実施例および比較例のＤＣ耐湿負荷(印加電圧：定格１２０％)の結果を表１並びに図１３、図１４および図１５に示す。比較例ではフラックス残渣の影響でＩＲ低下が発生している。第１実施例および第２実施例では全くＩＲが低下する様子は見られず、フラックス残渣が無くなった事で信頼性が向上している様子が確認される。この事実は、第１および第２の積層セラミック電子部品本体間の腐食状態観察の結果からも裏付けられている。

（耐湿負荷試験の試験方法）
上記の方法で作製したそれぞれのサンプルについて耐湿負荷試験を実施した。周囲温度８５℃、湿度８５％の環境下で、第１および第２の積層セラミック電子部品本体の定格電圧の１２０％のＤＣ電圧を印加した。試験中のサンプルのＩＲ値を測定し、故障したサンプル、または、０時間（印加時）のＩＲ値に対し２０００時間後のＩＲ値が３１．６％以下（ｌｏｇで０．５桁）となったサンプルをＮＧと判断した。

以上の結果から、本発明においては、第１の積層セラミック電子部品本体１０Ａおよび第２の積層セラミック電子部品本体１０Ｂは、空間をあけるように第２の主面１２Ａｂと第３の主面１２Ｂａとが対向するように配置され、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、において、耐熱性を有する部材５０、５２、５３、５４、５５が配置されていることにより、第２の主面１２Ａｂと第３の主面１２Ｂａとの濡れ性と、フラックスの表面張力によって決まるフラックス流動と、を抑制することで、フラックスが第２の主面１２Ａｂと第３の主面１２Ｂａとの間に進入することを抑制することができる。そして、第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂと第１および第２の金属端子３０Ａ、３０Ｂとを接続する際に用いるはんだに含まれているフラックス成分が、積み重ねられた第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの間に滲み出すことを防止することが可能になる。したがって、はんだに含まれるフラックス成分の滲出による第１および第２の積層セラミック電子部品本体１０Ａ、１０Ｂの第１ないし第４の外部電極２２Ａａ、２２Ａｂ、２２Ｂａ、２２Ｂｂや誘電体層１４Ａ、１４Ｂに生じる不具合を防止することが可能となり、信頼性低下を抑制することができる。

また、第１の積層セラミック電子部品本体１０Ａの第１の外部電極２２Ａａと第２の積層セラミック電子部品本体１０Ｂの第３の外部電極２２Ｂａとの間と、第１の積層セラミック電子部品本体１０Ａの第２の外部電極２２Ａｂと第２の積層セラミック電子部品本体１０Ｂの第４の外部電極２２Ｂｂとの間と、に、耐熱性を有する部材５０、５２、５３、５４、５５がある事で、はんだの回り込みを抑える効果も得られる。

従来の積層セラミック電子部品では、第１の積層セラミック電子部品本体の第１の外部電極と第２の積層セラミック電子部品本体の第３の外部電極との間と、第１の積層セラミック電子部品本体の第２の外部電極と第２の積層セラミック電子部品本体の第４の外部電極との間と、に、はんだが回り込んだ場合、第１ないし第４の外部電極先端部に引っ張り応力が発生し、第１および第２の積層セラミック電子部品本体にクラックが発生し、ショート不良に至る場合があった。しかし、本発明に係る積層セラミック電子部品１によれば、耐熱性を有する部材５０、５２、５３、５４、５５で第１の積層セラミック電子部品１０Ａと第２の積層セラミック電子部品１０Ｂとを接合する事により、この課題を回避する事が可能である。

１積層セラミック電子部品
１０Ａ第１の積層セラミック電子部品本体
１０Ｂ第２の積層セラミック電子部品本体
１２Ａ第１の積層体
１２Ｂ第２の積層体
１２Ａａ第１の主面
１２Ａｂ第２の主面
１２Ｂａ第３の主面
１２Ｂｂ第４の主面
１２Ａｃ第１の側面
１２Ａｄ第２の側面
１２Ｂｃ第３の側面
１２Ｂｄ第４の側面
１２Ａｅ第１の端面
１２Ａｆ第２の端面
１２Ｂｅ第３の端面
１２Ｂｆ第４の端面
１４Ａ、１４Ｂ誘電体層
１５Ａａ、１５Ｂａ外層部
１５Ａｂ、１５Ｂｂ内層部
１６Ａ、１６Ｂ内部電極層
１６Ａａ、１６Ｂａ第１の内部電極層
１６Ａｂ、１６Ｂｂ第２の内部電極層
１８Ａａ、１８Ａｂ、１８Ｂａ、１８Ｂｂ引出電極部
２０Ａａ、２０Ｂａ対向電極部
２０Ａｂ、２０ＢｂＷギャップ
２０Ａｃ、２０ＢｃＬギャップ
２２Ａ第１の積層体の外部電極
２２Ｂ第２の積層体の外部電極
２２Ａａ第１の外部電極
２２Ａｂ第２の外部電極
２２Ｂａ第３の外部電極
２２Ｂｂ第４の外部電極
２４Ａａ、２４Ａｂ、２４Ｂａ、２４Ｂｂ下地電極層
２６Ａａ、２６Ａｂ、２６Ｂａ、２６Ｂｂめっき電極層
３０Ａ第１の金属端子
３０Ｂ第２の金属端子
３０Ａａ、３０Ｂａ第１の主面
３０Ａｂ、３０Ｂｂ第２の主面
３０Ａｃ、３０Ｂｃ周囲面
３２Ａ第１の端子接合部
３２Ｂ第３の端子接合部
３４Ａ第１の延長部
３４Ｂ第３の延長部
３４Ａｅ、３４Ｂｅ露出部
３６Ａ第２の端子接合部
３６Ｂ第４の端子接合部
３８Ａ第２の延長部
３８Ｂ第４の延長部
４０Ａ第１の実装部
４０Ｂ第２の実装部
４２Ａ、４２Ｂ端子本体（母材）
４４Ａ、４４Ｂめっき層
５０、５２、５３、５４、５５耐熱性を有する部材（耐熱性を有する接着材料）

Claims

積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する第１の積層体と、
前記第１の積層体の第１の端面上に配置される第１の外部電極と、
前記第１の積層体の前記第２の端面上に配置される第２の外部電極と、
を備える第１の積層セラミック電子部品本体と、
前記第１の積層体と対向するように設けられ、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第３の主面および第４の主面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第３の端面および第４の端面と、を有する第２の積層体と、
前記第２の積層体の第３の端面上に配置される第３の外部電極と、
前記第２の積層体の前記第４の端面上に配置される第４の外部電極と、
を備える第２の積層セラミック電子部品本体と、
前記第１の外部電極と前記第３の外部電極とに跨るようにはんだによって接続される第１の金属端子と、
前記第２の外部電極と前記第４の外部電極とに跨るようにはんだによって接続される第２の金属端子と、
を有し、
前記第１の積層セラミック電子部品本体および前記第２の積層セラミック電子部品本体は、空間をあけるように前記第２の主面と前記第３の主面とが対向するように配置され、
前記第１の積層セラミック電子部品本体の第１の外部電極と前記第２の積層セラミック電子部品本体の第３の外部電極との間と、前記第１の積層セラミック電子部品本体の第２の外部電極と前記第２の積層セラミック電子部品本体の第４の外部電極との間と、において、耐熱性を有する部材が配置されている、積層セラミック電子部品。
前記第１の金属端子は、前記第１の外部電極に接続される第１の端子接合部と、前記第１の端子接合部から延びる第１の延長部と、前記第１の延長部を介して前記第３の外部電極に接続される第２の端子接合部と、前記第２の端子接合部から前記第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第２の延長部と、前記第２の延長部に接続され前記第２の延長部から実装面と平行に延びる第１の実装部と、を有し、
前記第２の金属端子は、前記第２の外部電極に接続される第３の端子接合部と、前記第３の端子接合部から延びる第３の延長部と、前記第３の延長部を介して前記第４の外部電極に接続される第４の端子接合部と、前記第４の端子接合部から前記第２の積層セラミック電子部品本体と実装面との間に隙間ができるように延びる第４の延長部と、前記第４の延長部に接続され前記第４の延長部から実装面と平行に延びる第２の実装部と、を有する、請求項１に記載の積層セラミック電子部品。
前記耐熱性を有する部材は、耐熱性を有する接着材料である、請求項１又は請求項２に記載の積層セラミック電子部品。
前記耐熱性を有する部材は、前記第１の積層セラミック電子部品本体の第１の外部電極と前記第２の積層セラミック電子部品本体の第３の外部電極と、前記第１の積層セラミック電子部品本体の第２の外部電極と前記第２の積層セラミック電子部品本体の第４の外部電極と、にそれぞれ接触するように配置される、請求項１ないし請求項３に記載の積層セラミック電子部品。
前記耐熱性を有する部材は、
前記第１の金属端子の前記第１の延長部に接続され、前記第１の積層セラミック電子部品本体の第１の外部電極と前記第２の積層セラミック電子部品本体の第３の外部電極とに接触するように配置され、
前記第２の金属端子の前記第３の延長部に接続され、前記第１の積層セラミック電子部品本体の第２の外部電極と前記第２の積層セラミック電子部品本体の第４の外部電極とに接触するように配置される、請求項２又は請求項３に記載の積層セラミック電子部品。
前記耐熱性を有する部材は、
第１の金属端子側から前記第１の積層セラミック電子部品本体および前記第２の積層セラミック電子部品本体に向うにつれて厚みが薄くなるテーパ形状を有しており、
第２の金属端子側から前記第１の積層セラミック電子部品本体および前記第２の積層セラミック電子部品本体に向うにつれて厚みが薄くなるテーパ形状を有している、請求項１ないし請求項３又は請求項５に記載の積層セラミック電子部品。
請求項２又は請求項３に記載の積層セラミック電子部品の製造方法であって、
前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体とを、準備する工程と、
前記第１の金属端子および前記第２の金属端子を準備する工程と、
前記第１の積層セラミック電子部品本体の前記第１の外部電極および前記第２の外部電極にはんだを塗布する工程と、
前記第２の積層セラミック電子部品本体の前記第３の外部電極および前記第４の外部電極にはんだを塗布する工程と、
はんだが塗布された第２の積層セラミック電子部品本体の第３の外部電極と第２の端子接合部と、はんだが塗布された第４の外部電極と第４の端子接合部と、を接合する工程と、
はんだが塗布された第１の積層セラミック電費部品本体の第１の外部電極と第１の端子接合部と、はんだが塗布された第２の外部電極と第３の端子接合部と、を接合する工程と、
を有し、
前記第１の積層セラミック電子部品本体の第１の外部電極と前記第２の積層セラミック電子部品本体の第３の外部電極との間と、前記第１の積層セラミック電子部品本体の第２の外部電極と前記第２の積層セラミック電子部品本体の第４の外部電極との間と、において、耐熱性を有する部材を塗布する工程をさらに有する、積層セラミック電子部品の製造方法。
請求項２又は請求項３に記載の積層セラミック電子部品の製造方法であって、
前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体とを、主面同士が対向するように整列させる工程と、
前記第１の金属端子および前記第２の金属端子を準備する工程と、
前記第１の金属端子の前記第１の延長部に、第１の金属端子側から前記第１の積層セラミック電子部品本体および前記第２の積層セラミック電子部品本体に向うにつれて厚みが薄くなるテーパ形状を有するように前記耐熱性を有する部材を塗布する工程と、
前記第２の金属端子の前記第３の延長部に、第２の金属端子側から前記第１の積層セラミック電子部品本体および前記第２の積層セラミック電子部品本体に向うにつれて厚みが薄くなるテーパ形状を有するように前記耐熱性を有する部材を塗布する工程と、
前記第１の積層セラミック電子部品本体の前記第１の外部電極および前記第２の外部電極にはんだを塗布する工程と、
前記第２の積層セラミック電子部品本体の前記第３の外部電極および前記第４の外部電極にはんだを塗布する工程と、
はんだが塗布された前記第１の外部電極と前記第１の端子接合部と、はんだが塗布された前記第３の外部電極と前記第２の端子接合部と、を接合する工程と、
はんだが塗布された前記第２の外部電極と前記第３の端子接合部と、はんだが塗布された前記第４の外部電極と前記第４の端子接合部と、を接合する工程と、
を有し、
前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体とを、主面同士が対向するように整列させる工程は、前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体との主面同士又は前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体との主面上に設けられている外部電極同士が接触するように整列される工程を含み、
はんだが塗布された前記第１の外部電極と前記第１の端子接合部と、はんだが塗布された前記第３の外部電極と前記第２の端子接合部と、を接合する工程と、はんだが塗布された前記第２の外部電極と前記第３の端子接合部と、はんだが塗布された前記第４の外部電極と前記第４の端子接合部と、を接合する工程と、は、前記第１の積層セラミック電子部品本体と前記第２の積層セラミック電子部品本体との間に、前記第１の延長部および前記第３の延長部に設けられるテーパ形状を有する前記耐熱性を有する部材を差し込むことで、前記第１のセラミック電子部品本体と前記第２の積層セラミック電子部品本体との間に一定の空間を設ける工程をさらに含む、積層セラミック電子部品の製造方法。