KR101665742B1 - 전기적 다층 소자 - Google Patents

전기적 다층 소자 Download PDF

Info

Publication number
KR101665742B1
KR101665742B1 KR1020117020632A KR20117020632A KR101665742B1 KR 101665742 B1 KR101665742 B1 KR 101665742B1 KR 1020117020632 A KR1020117020632 A KR 1020117020632A KR 20117020632 A KR20117020632 A KR 20117020632A KR 101665742 B1 KR101665742 B1 KR 101665742B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
layer
varistor
opening
electrical multilayer
Prior art date
Application number
KR1020117020632A
Other languages
English (en)
Other versions
KR20110116041A (ko
Inventor
토마스 파이치팅거
게오르그 크렌
토마스 푸르스팅거
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20110116041A publication Critical patent/KR20110116041A/ko
Application granted granted Critical
Publication of KR101665742B1 publication Critical patent/KR101665742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Abstract

전기적 다층 소자는 외부 전극(2, 2') 및 내부 전극(3, 4)을 가진 기본 몸체(1) 그리고 제1내부 전극(3)을 구비한 세라믹 바리스터층(5), 상기 바리스터층(5)에 인접한 유전체층(6)을 포함한다. 유전체층(6)은 반도체 물질 또는 금속으로 채워진 적어도 하나의 개구부(8)를 포함한다.

Description

전기적 다층 소자{ELECTRICAL MUTILAYERED COMPONENT}
본 발명은 전기적 다층 소자에 관한 것이다.
문헌 DE 10 2004 058410 A1에 ESD 보호 소자를 가진 전기적 다층 소자가 공지되어 있다.
본 발명의 과제는 낮은 항복 전압 및 낮은 ESD 제한 전압(clamping voltage)을 가진 ESD 보호 소자를 포함하는 전기적 다층 소자를 제공하는 것이다.
상기 과제는 특허청구범위 제1항에 따른 전기적 다층 소자에 의하여 해결된다. 전기적 다층 소자의 유리한 실시예는 종속항에 기재된다.
전기적 다층 소자가 제공되고, 상기 소자는 적어도 2개의 외부 전극을 가진 기본 몸체를 포함한다. 전기적 다층 소자는 적어도 하나의 제1 내부 전극 및 적어도 하나의 제2내부 전극을 포함하고, 상기 내부 전극은 각각 하나의 외부 전극과 전기 전도적으로 연결된다. 내부 전극은 직접적으로 또는 다층 소자 내의 관통 접촉에 의해 외부 전극과 연결된다.
전기적 다층 소자는 적어도 하나의 세라믹 바리스터층(ceramic varistor layer)을 포함한다. 세라믹 바리스터층은 적어도 상기 제1내부 전극을 포함한다. 바람직하게, 제1내부 전극은 대부분 세라믹 바리스터층에 의해 둘러싸이고, 상기 제1내부 전극은 적어도 외부 전극과의 접촉 영역에서 자유롭게 접촉 가능하다. 다른 실시예에서, 제1내부 전극은 직접적으로 바리스터층 상에 적층된다.
전기적 다층 소자는 적어도 하나의 유전체층을 포함한다. 유전체층은 적어도, 바리스터층과 적어도 하나의 부가적인 층 사이에 배치된다.
바람직하게, 상기 부가적인 층은 제2내부 전극을 포함한다. 일 실시예에서, 제2내부 전극은 부가적인 층에 의해 대부분 둘러싸이고, 상기 제2내부 전극은 적어도 외부 전극과의 접촉 영역에서 자유롭게 접촉 가능하다. 다른 실시예에서, 제2내부 전극은 바람직하게 부가적인 층상에 직접적으로 적층된다.
유전체층은 적어도 하나의 개구부를 포함한다. 개구부는 관통부, 홈 또는 캐비티로서 형성될 수 있다. 유전체층 내의 개구부는 바람직하게 반도체 물질 또는 금속으로 충진된다. 바람직하게, 개구부는 완전히 채워진다. 그러나, 다른 실시예에서 일부 또는 복수 개의 닫히거나 개방된 캐비티들이 개구부의 충진부에 제공된다.
일 실시예에서, 유전체층 내의 하나 이상의 개구부들을 채우는 반도체 물질은 바리스터 세라믹을 포함한다. 유전체층 내의 개구부를 채우는 바리스터 세라믹은 바람직하게 부가적 바리스터층의 바리스터 세라믹과 동일하다.
다른 실시예에서, 유전체층 내의 개구부의 바리스터 세라믹은 바리스터층의 세라믹과 상이하다.
다른 실시예에서 반도체 물질은 저항 물질을 포함한다.
일 실시예에서, 유전체층의 하나 이상의 개구부들을 채우는 금속은 바람직하게 은, 팔라듐, 백금, 은팔라듐 또는 그 외 적합한 금속을 포함한다.
일 실시예에서, 유전체층 내의 개구부들은 서로 다른 물질로 채워질 수 있다. 바람직하게, 유전체층의 모든 개구부들은 동일한 물질로 채워진다.
일 실시예에서, 전기적 다층 소자의 기본 몸체는 덮개 패키지를 포함하고, 덮개 패키지는 다층 소자의 기본 몸체를 두께 방향으로 상부 및 하부에 대해 닫는다. 덮개 패키지는 각각 적어도 하나의 유전체층을 포함한다.
일 실시예에서, 전기적 다층 소자의 덮개 패키지와 적어도 하나의 개구부를 갖는 유전체층은 동일한 물질을 함유할 수 있다. 다른 실시예에서, 덮개 패키지 및 유전체층은 서로 다른 물질을 포함할 수 있다.
바람직하게, 유전체층을 위해 지르코늄산화물(ZrO2) 또는 지르큐늄산화물-유리 복합체, 알루미늄산화물(AlOx) 또는 알루미늄산화물-유리 복합체, 망간산화물(MnO) 또는 망간산화물-유리가 사용된다. 그러나 유전체층은 다른 적합한 물질을 포함할 수 있다.
일 실시예에서, 전기적 다층 소자는 일부 또는 복수 개의 관통 접촉, 소위 비아(via)를 포함하고, 이러한 비아에 의해 전기적 다층 소자의 일부 또는 모든 내부 전극은 외부 접촉부와 연결된다.
일 실시예에서, 전기적 다층 소자의 외부 접촉부는 어레이(줄간 배열 또는 매트리스 배열)로서 형성된다. 이 때 특히 랜드 그리드 어레이(Land-Grid-Array)(LGA) 또는 볼 그리드 어레이(Ball Grid Array)(BGA)가 적합하다.
전기적 다층 소자를 어레이(LGA, BGA)에 의해 접촉시킬 때, 전기적 다층 소자의 내부 전극은 바람직하게 관통 접촉을 거쳐 외부 접촉부과 연결된다.
전기적 다층 소자의 실시예에서, 적어도 하나의 개구부를 가진 유전체층은 상기 유전체층이 적어도 2개의 인접한 바리스터층 및 2개의 겹친 내부 전극과 함께 ESD 방전 구간을 형성하도록 설계된다.
다른 실시예에서, 유전체층 내의 개구부는 반도체 물질 또는 금속으로, 특히 유전체층의 인쇄 방법에 의해 충진되되, 이에 대해 공지되어 있는 소위 캐치 패드(catch-pad)가 형성되도록 충진된다.
그 위에, 관통 접촉(비아)이 배치될 수 있어서, 유전체층에 의해 자체 지지력을 가진 전극 구조가 형성된다.
바람직한 실시예에서, 전기적 다층 소자는 집적형 ESD 보호 소자를 가진 바리스터의 기능을 한다.
바리스터는 바람직하게 1 pF 미만의 커패시턴스를 가진다.
전기적 다층 소자의 ESD 보호 소자는 바람직하게, 1 mA의 전류일 때 ESD 항복 전압이 20 V 미만이도록 형성된다.
전기적 다층 소자에 인가되는 전압이 8 kV인 ESD 펄스의 경우에, 전기적 다층 소자의 ESD 보호 소자는 바람직하게는 500 V 미만의 ESD 제한 전압을 가진다.
앞서 설명한 전기적 다층 소자는 특히 유전체층의 작은 커패시턴스가 바리스터 커패시턴스에 직렬로 접속되도록 배열됨으로써 소자의 총 커패시턴스가 감소한다. 전기적 다층 소자의 제한 전압은 종래의 다층 소자에 비해, 유전체층으로 인하여 근소한 정도로만 증가한다.
ESD 보호 소자의 제공된 제한 전압은 실질적으로 내부 전극층들의 간격에 의존한다.
앞서 설명한 디자인을 가진 전기적 다층 소자에 의해, 커패시턴스가 매우 낮을 때 낮은 제한 전압이 얻어진다.
바리스터층 사이의 부가적인 유전체층에 의해, 전기적 다층 소자의 전체 커패시턴스는 현저히 감소하고, 따라서 소자의 전류 용량 및 펄스 강도가 더욱 증가한다.
상기 설명된 내용은 이하의 도면 및 실시예에 의거하여 더 상세히 설명된다. 이하에 설명하는 도면은 척도에 맞는 것으로 볼 수 없다. 오히려, 도면은 개별적으로 확대되거나, 축소되거나 또는 왜곡되어 도시되어 있을 수 있다. 서로 동일하거나 동일한 기능을 가진 요소는 동일한 참조 번호를 가진다.
도 1은 전기적 다층 소자의 제1실시예의 개략도이다.
도 2는 전기적 다층 소자의 다른 실시예이다.
도 3은 전기적 다층 소자의 다른 실시예로, 이 때 외부 접촉부는 볼 그리드 어레이로서 형성된다.
도 4는 전기적 다층 소자의 다른 실시예로, 이 때 외부 접촉부는 랜드 그리드 어레이로서 형성된다.
도 5는 전기적 다층 소자의 다른 실시예로, 이 때 유전체층은 2개의 개구부들을 포함한다.
도 6은 전기적 다층 소자의 다른 실시예로, 상기 소자는 다층 소자내에 병렬로 연결된 복수 개의 ESD 영역들을 보여준다.
도 7은 전기적 다층 소자의 다른 실시예로, 상기 소자에서 2개의 전극 사이에 관통부들을 포함한 복수 개의 유전체층들이 배치된다.
도 8은 전기적 다층 소자의 다른 실시예로, 상기 실시예에서 바리스터층과 다른 방향을 향해 있는 유전체층의 일측에서 개구부의 충진부 상에 캐치 패드가 존재한다.
도 9는 전기적 다층 소자의 다른 실시예로, 상기 실시예에서 바리스터층을 향해 있는 유전체층의 일측에서 개구부의 충진부 상에 캐치 패드가 존재한다.
도 1에는 전기적 다층 소자의 제1실시예가 도시되어 있으며, 전기적 다층 소자는 기본 몸체(1)를 포함한다. 기본 몸체(1)의 측면에 외부 전극(2, 2')이 배치되고, 외부 전극은 기본 몸체(1)의 내부에 위치한 내부 전극(3, 4)과 전기전도적으로 연결된다. 기본 몸체(1)는 바리스터층(5)을 포함하고, 바리스터층은 제1내부 전극(3)을 포함한다. 제1내부 전극(3)은 대부분 바리스터층(5)에 의해 둘러싸인다. 전기적 다층 소자는 부가적인 층(7)을 포함하고, 부가적인 층은 도시된 실시예에서 부가적인 바리스터층으로서 형성된다. 부가적인 층(7)은 제2내부 전극(4)을 포함하고, 제2내부 전극은 부가적인 층(7)에 의해 대부분 둘러싸인다.
바리스터층(5)과 부가적인 층(7) 사이에 유전체층(6)이 배치되고, 유전체층은 개구부(8)를 포함한다. 개구부(8)는 반도체 물질 또는 금속으로 채워진다. 전기적 다층 소자의 기본 몸체(1)는 두께 방향으로 덮개 패키지(9, 9')에 의해 닫히며, 이 때 덮개 패키지(9, 9')는 바람직하게 각각 적어도 하나의 유전체층을 포함한다.
도 2는 전기적 다층 소자의 다른 실시예를 도시한다. 전기적 다층 소자의 구성은 도 1의 구성과 거의 동일하나, 이 때 제1내부 전극(3)은 바리스터층(5)의 표면에 적층되고, 제2내부 전극(4)은 부가적인 층(7)의 표면에 적층된다. 제1내부 전극은 바리스터층(5)과 덮개 패키지(9) 사이에 배치된다. 제2내부 전극(4)은 부가적인 층(7)과 부가적 제2덮개 패키지(9') 사이에 배치된다.
도 3은 전기적 다층 소자의 다른 실시예를 도시한다. 전기적 다층 소자는 기본 몸체(1)를 포함하고, 기본 몸체 내에 바리스터층(5)이 배치되며, 바리스터층 상에 제1내부 전극(3)이 배치된다. 두께 방향으로, 제1내부 전극(3) 및 바리스터층(5)은 제1덮개 패키지(9)로부터 상부에 대해 닫힌다. 바리스터층(5)의 하부에 유전체층(6)이 배치되고, 유전체층은 개구부들(8)을 포함한다. 개구부들(8)은 반도체 물질 또는 금속으로 채워진다. 유전체층(6)의 하측에 제2내부 전극(4)이 배치된다. 제1내부 전극(3) 및 제2내부 전극(4)은 비아(10)를 거쳐 외부 접촉부(2)와 연결된다. 비아(10)는 예컨대 도 3에 도시된 바와 같이 실린더형일 수 있거나 원뿔대형일 수 있고, 이 때 비아(10)는 예컨대 외부 접촉부(2)를 향한 방향으로 또는 내부 전극(3, 4)을 향한 방향으로 가면서 뾰족해질 수 있다. 도시된 실시예에서, 외부 접촉부는 볼 그리드 어레이로 형성된다. 전기적 다층 소자의 기본 몸체(1)는 두께 방향으로 하부를 향해 제2덮개 패키지(9')에 의해 닫힌다.
도 4에는 전기적 다층 소자의 다른 실시예가 도시되어 있으며, 상기 실시예는 도 3의 실시예와 유사하고, 이 때 유전체층(6)은 2개의 개구부들(8)을 포함한다. 유전체층(6)은 두께 방향으로 2개의 층들(5, 7) 사이에 배치된다. 도시된 실시예에서 두 층(5, 7)은 바리스터 세라믹으로 형성된다. 전기적 다층 소자의 외부 접촉부(2, 2')는 도시된 실시예에서 랜드 그리드 어레이로서 형성된다. 비아는 예컨대 도 4에 도시된 바와 같이 실린더형일 수 있거나 원뿔대형일 수 있고, 이 때 비아는 예컨대 외부 접촉부(2, 2')으로 가는 방향으로 또는 내부 전극(3, 4)으로 가는 방향으로 뾰족해질 수 있다.
도 5는 전기적 다층 소자의 다른 실시예를 도시하며, 상기 실시예는 도 1의 실시예와 유사하다. 도 5의 유전체층(6)은 2개의 개구부들(8)을 포함하고, 개구부들은 반도체 물질 또는 금속으로 채워진다.
도 6은 전기적 다층 소자의 다른 실시예를 도시하고, 이 때 전기적 다층 소자는 병렬로 접속된 3개의 ESD 보호 소자를 가진다. ESD 보호 소자는 그에 대해 이미 도 2에 상세히 설명된 바 있다. 각각의 ESD 보호 소자는 제1바리스터층(5) 및 부가적인 층(7)을 포함한다. 부가적인 층(7)은 도시된 실시예에서 부가적 바리스터층으로 형성된다. 바리스터층(5)과 부가적인 층(7) 사이에 유전체층(6)이 배치되고, 유전체층은 개구부(8)를 포함한다. 개구부(8)는 반도체 물질 또는 금속으로 채워진다. ESD 보호 소자는 각각 제1내부 전극(3) 및 제2내부 전극(4)을 포함하고, 이 때 내부 전극(3, 4)은 바리스터층(5) 상에 또는 부가적인 층(7) 상에 적층된다.
도 7은 전기적 다층 소자의 다른 실시예를 도시한다. 전기적 다층 소자는 덮개 패키지(9, 9')를 가진 기본 몸체(1)를 포함하고, 이 때 바람직하게 덮개 패키지(9, 9')는 적어도 하나의 유전체층을 포함한다. 덮개 패키지들(9, 9') 사이에 바리스터층(5) 및 부가적인 층(7)이 배치되고, 이 때 부가적인 층(7)이 바리스터층으로서 형성된다. 바리스터층(5)과 부가적인 층(7) 사이에 3개의 유전체 중간층(6)이 배치되고, 상기 유전체 중간층은 바리스터 세라믹 소재의 중간층에 의해 서로 두께 방향으로 이격된다. 유전체층들(6)은 각각 하나의 개구부(8)를 포함한다. 유전체층(6)의 개구부(8)는 각각 반도체 물질로 채워지거나 개구부(8')는 금속으로 채워진다. 전기적 다층 소자는 내부 전극(3, 4)을 포함하고, 내부 전극은 외부 접촉부(2, 2')와 연결된다. 제1내부 전극(3)은 바리스터층(5)과 덮개 패키지(9) 사이에 배치된다. 제2내부 전극(4)은 부가적인 층(7)과 제2덮개 패키지(9') 사이에 배치된다.
도 8에 도시된 실시예에서는 도 3 및 4의 실시예와 유사하게 기본 몸체(1), 바리스터층(5), 제1내부 전극(3), 제1덮개 패키지(9), 개구부(8)를 가진 유전체층(6), 제2덮개 패키지(9'), 비아(10) 및 외부 접촉부(2, 2')이 제공된다. 개구부(8)는 반도체 물질 또는 금속으로 채워져서, 캐치 패드(11)가 형성되며, 캐치 패드는 유전체층(6)의 표면에서 측면으로 개구부(8)쪽으로 확대된다. 캐치 패드(11)는 도 8의 실시예에서 바리스터층(5)과 다른 방향을 향하는 유전체층(6)의 일측에 위치한다. 캐치 패드(11)는 예컨대, 개구부들이 인쇄 방법에 의해 반도체 물질 또는 금속으로 채워져, 충진을 위해 사용된 물질의 성분이 상측 캐치 패드(11)를 형성함으로써 제조될 수 있다. 캐치 패드(11)는 도 8에 도시된 바와 같이, 그에 속한 비아(10)를 구비할 수 있고, 외부 접촉부(2')과 전기 전도적으로 연결될 수 있다. 캐치 패드(11)는 제2내부 전극으로 기능할 수 있다. 그 대신 부가적으로 제2내부 전극이 캐치 패드(11)와 전기 전도 연결될 수 있다.
도 8의 실시예에서, 통상적인 규격은 예컨대 유전체층(6)의 두께가 10 ㎛ 내지 30 ㎛, 개구부(8)의 직경은 20 ㎛ 내지 30 ㎛, 캐치 패드(11)의 직경은 약 100 ㎛, 캐치 패드의 두께는 3 ㎛ 내지 5 ㎛, 비아(10)와 캐치 패드(11)를 합한 높이는 약 50 ㎛이다. 비아(10)는 예컨대 실린더형이거나 원뿔형일 수 있다.
도 9에 도시된 다른 실시예에서는 도 8에 따른 실시예와 유사하게 기본 몸체(1), 바리스터층(5), 제1내부 전극(3), 제1덮개 패키지(9), 개구부(8)를 가진 유전체층(6), 제2덮개 패키지(9'), 비아(10) 및 외부 접촉부(2, 2')이 제공된다. 개구부(8)는 반도체 물질 또는 금속으로 채워져, 캐치 패드(11)가 형성되고, 캐치 패드는 유전체층(6)의 표면에서 측면으로 개구부(8)쪽으로 확대된다. 도 9의 실시예에서 캐치 패드(11)는 바리스터층(5)을 향하는 유전체층(6)의 일측에 위치한다. 제2내부 전극(4)은 바리스터층(5)과 다른 방향을 향하는 유전체층(6)의 일측에 배치되며, 비아(10)를 거쳐 외부 접촉부(2')와 전기 전도적으로 연결된다. 특히 개구부(8) 및 캐치 패드(11)의 규격은 앞에서 도 8의 실시예에 제공된 규격에 상응할 수 있다.
다른 실시예에서 전기적 다층 소자는 직렬 또는 병렬로 접속된 복수 개의 ESD 보호 장치들을 포함하고, ESD 보호 장치는 하나 이상의 개구부를 가진 적어도 하나의 유전체층 및 적어도 하나의 인접한 바리스터층으로 형성된다.
본 발명의 범위내에서 기술된 실시예의 특징들을 상호간 조합하여 부가적 실시예를 얻을 수 있다.
1 기본 몸체
2,2' 외부전극
3 제1내부전극
4 제2내부전극
5 바리스터층
6 유전체층
7 부가적인 층
8,8' 개구부
9,9' 덮개 패키지
10 비아
11 캐치 패드

Claims (15)

  1. 전기적 다층 소자에 있어서,
    외부 전극(2, 2')을 가진 기본 몸체(1); 및
    외부 전극(2, 2') 각각에 전기 전도적으로 연결된 내부 전극들(3, 4)을 포함하고,
    상기 기본 몸체(1)는,
    상기 내부 전극들 중 하나(3)를 구비한 적어도 하나의 세라믹 바리스터층(5); 및
    상기 바리스터층(5)에 인접한 유전체층(6)을 포함하며,
    상기 내부 전극들(3, 4)은 상기 유전체층(6)의 서로 대항하는 양측에 배치되고,
    상기 유전체층(6)은 상기 내부 전극들(3, 4) 사이에 적어도 하나의 개구부(8)를 포함하고,
    상기 개구부는 반도체 물질 또는 금속으로 채워져, 상기 개구부(8)에 존재하는 상기 반도체 물질 또는 금속은 상기 내부 전극들(3, 4)에 직접적으로 전기 전도적으로 연결되지 않고 상기 개구부(8)가 형성된 유전체층(6) 및 바리스터층(5)에 인접하는 것을 특징으로 하는 전기적 다층 소자.
  2. 제 1항에 있어서,
    상기 개구부(8)는 반도체 물질로 채워지고, 상기 반도체 물질은 바리스터 세라믹 또는 저항 물질을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  3. 제 1항에 있어서,
    상기 개구부(8)는 Ag, Pd, Pt 또는 AgPd를 포함한 금속으로 채워지는 것을 특징으로 하는 전기적 다층 소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 바리스터층(5)과 다른 방향을 향하는 상기 유전체층(6)의 일측에 부가적인 층(7)이 배치되고,
    상기 부가적인 층은 세라믹 바리스터층으로서 형성되고, 상기 내부 전극들 중 하나(4)를 구비하는 것을 특징으로 하는 전기적 다층 소자.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 유전체층(6)은 ZrO2, ZrO2-유리 복합체, AlOx, AlOx-유리, MgO 또는 MgO 유리를 포함하는 것을 특징으로 하는 전기적 다층 소자.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기본 몸체(1)는 각각 적어도 하나의 부가적인 유전체층을 가진 덮개 패키지들(9, 9')을 포함하는 것을 특징으로 하는 전기적 다층 소자.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 내부 전극(3, 4)은 비아(10)를 거쳐 상기 외부 전극(2, 2')과 연결되는 것을 특징으로 하는 전기적 다층 소자.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 외부 전극(2, 2')은 랜드 그리드 어레이(LGA) 또는 볼 그리드 어레이(BGA)로 형성되는 것을 특징으로 하는 전기적 다층 소자.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 유전체층(6)은, 상기 유전체층이 적어도 2개의 인접한 바리스터층(5) 및 2개의 겹친 내부 전극(2, 3)과 함께 ESD 방전 구간을 형성하도록 구성되는 것을 특징으로 하는 전기적 다층 소자.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 전기적 다층 소자는 집적형 ESD 보호 소자를 포함한 바리스터의 기능을 가지는 것을 특징으로 하는 전기적 다층 소자.
  11. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 전기적 다층 소자는 1 pF 미만의 커패시턴스를 가지는 것을 특징으로 하는 전기적 다층 소자.
  12. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 전기적 다층 소자는 1 mA의 전류일 때 ESD 항복 전압이 20 V 미만인 것을 특징으로 하는 전기적 다층 소자.
  13. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 전기적 다층 소자는 전압이 8 kV인 ESD 펄스일 때 500 V 미만의 ESD 제한 전압을 가지는 것을 특징으로 하는 전기적 다층 소자.
  14. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 유전체층(6) 내의 상기 개구부(8)는 반도체 물질 또는 금속으로 채워지되 캐치 패드(11)가 형성되도록 채워지는 것을 특징으로 하는 전기적 다층 소자.
  15. 제 14항에 있어서,
    상기 캐치 패드(11)는 비아(10)를 구비하는 것을 특징으로 하는 전기적 다층 소자.
KR1020117020632A 2009-02-03 2010-02-02 전기적 다층 소자 KR101665742B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009007316.7 2009-02-03
DE102009007316A DE102009007316A1 (de) 2009-02-03 2009-02-03 Elektrisches Vielschichtbauelement
PCT/EP2010/051247 WO2010089294A1 (de) 2009-02-03 2010-02-02 Elektrisches vielschichtbauelement

Publications (2)

Publication Number Publication Date
KR20110116041A KR20110116041A (ko) 2011-10-24
KR101665742B1 true KR101665742B1 (ko) 2016-10-12

Family

ID=42035891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020632A KR101665742B1 (ko) 2009-02-03 2010-02-02 전기적 다층 소자

Country Status (7)

Country Link
US (1) US8410891B2 (ko)
EP (1) EP2394275B1 (ko)
JP (1) JP5758305B2 (ko)
KR (1) KR101665742B1 (ko)
CN (1) CN102308341B (ko)
DE (1) DE102009007316A1 (ko)
WO (1) WO2010089294A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009010212B4 (de) * 2009-02-23 2017-12-07 Epcos Ag Elektrisches Vielschichtbauelement
EP2381451B1 (en) 2010-04-22 2018-08-01 Epcos AG Method for producing an electrical multi-layer component and electrical multi-layer component
DE102010036270B4 (de) * 2010-09-03 2018-10-11 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
TW201234393A (en) * 2011-02-09 2012-08-16 Yageo Corp Multi-layer varistor having core electrode unit
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
KR101983135B1 (ko) 2012-12-27 2019-05-28 삼성전기주식회사 인덕터 및 그의 갭층 제조를 위한 조성물
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
DE102017108384A1 (de) 2017-04-20 2018-10-25 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
JP7235492B2 (ja) * 2018-12-12 2023-03-08 Tdk株式会社 チップバリスタ
JP7322793B2 (ja) * 2020-04-16 2023-08-08 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ
US20230215727A1 (en) * 2022-01-05 2023-07-06 Polar Semiconductor, Llc Forming passivation stack having etch stop layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368420A (ja) 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
US20060170010A1 (en) 2004-03-01 2006-08-03 Sebastian Brunner Electrical component and switching mechanism
WO2007076849A1 (de) 2006-01-05 2007-07-12 Epcos Ag Monolithisches keramisches bauelement und verfahren zur herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722752A (ja) * 1993-06-30 1995-01-24 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JPH11265808A (ja) 1998-03-16 1999-09-28 Tokin Corp サージ吸収素子及びその製造方法
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
DE10064447C2 (de) * 2000-12-22 2003-01-02 Epcos Ag Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement
FR2835981B1 (fr) * 2002-02-13 2005-04-29 Commissariat Energie Atomique Microresonateur mems a ondes acoustiques de volume accordable
JP4292788B2 (ja) * 2002-11-18 2009-07-08 三菱マテリアル株式会社 チップ型サージアブソーバ及びその製造方法
DE102004058410B4 (de) 2004-12-03 2021-02-18 Tdk Electronics Ag Vielschichtbauelement mit ESD-Schutzelementen
DE102005016590A1 (de) * 2005-04-11 2006-10-26 Epcos Ag Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements
DE102005050638B4 (de) * 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
US7541910B2 (en) * 2006-05-25 2009-06-02 Sfi Electronics Technology Inc. Multilayer zinc oxide varistor
DE102007012049B4 (de) 2007-03-13 2017-10-12 Epcos Ag Elektrisches Bauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368420A (ja) 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
US20060170010A1 (en) 2004-03-01 2006-08-03 Sebastian Brunner Electrical component and switching mechanism
WO2007076849A1 (de) 2006-01-05 2007-07-12 Epcos Ag Monolithisches keramisches bauelement und verfahren zur herstellung
JP2009522792A (ja) 2006-01-05 2009-06-11 エプコス アクチエンゲゼルシャフト モノリシックセラミック素子および作製方法

Also Published As

Publication number Publication date
US8410891B2 (en) 2013-04-02
JP2012517097A (ja) 2012-07-26
KR20110116041A (ko) 2011-10-24
CN102308341A (zh) 2012-01-04
US20120044039A1 (en) 2012-02-23
EP2394275B1 (de) 2019-10-16
JP5758305B2 (ja) 2015-08-05
DE102009007316A1 (de) 2010-08-05
EP2394275A1 (de) 2011-12-14
CN102308341B (zh) 2013-06-05
WO2010089294A1 (de) 2010-08-12

Similar Documents

Publication Publication Date Title
KR101665742B1 (ko) 전기적 다층 소자
KR101662865B1 (ko) 전기적 다층 소자
US8044760B2 (en) Four-layer element and method for producing a four-layer element
US20100206624A1 (en) Electric Multilayer Component
US9185785B2 (en) Electrostatic protection component
KR101474168B1 (ko) 적층 세라믹 전자부품 및 그 실장기판
US8730645B2 (en) Multilayer electrical component
KR101019323B1 (ko) 다단자형 적층 콘덴서 및 그 제조방법
KR101933416B1 (ko) 커패시터 부품
JP2014103327A (ja) 積層コンデンサ
WO2014208215A1 (ja) Ｅｓｄ保護装置
KR101828991B1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
US20220165504A1 (en) Multilayer ceramic capacitor
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
KR20150115184A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6136507B2 (ja) 積層コンデンサアレイ
JP2013536989A (ja) セラミックデバイス及びその製造方法
JP2021015962A (ja) 積層型キャパシタ及びその実装基板
KR20180065008A (ko) 복합 보호 소자 및 이를 구비하는 전자기기
US11189423B2 (en) Multilayer capacitor and board having the same mounted thereon
JP2020167322A (ja) 積層セラミックコンデンサ
KR102108198B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102550165B1 (ko) 적층형 전자 부품
CN116387030A (zh) 多层电子组件
KR20200049740A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190927

Year of fee payment: 4