KR101828991B1 - 복합 보호 소자 및 이를 구비하는 전자기기 - Google Patents
복합 보호 소자 및 이를 구비하는 전자기기 Download PDFInfo
- Publication number
- KR101828991B1 KR101828991B1 KR1020160165265A KR20160165265A KR101828991B1 KR 101828991 B1 KR101828991 B1 KR 101828991B1 KR 1020160165265 A KR1020160165265 A KR 1020160165265A KR 20160165265 A KR20160165265 A KR 20160165265A KR 101828991 B1 KR101828991 B1 KR 101828991B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- sheet
- discharge
- internal
- Prior art date
Links
- 239000002131 composite material Substances 0.000 claims description 58
- 239000004020 conductor Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims description 20
- 229910052779 Neodymium Inorganic materials 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- 229910052788 barium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000001012 protector Effects 0.000 claims description 3
- 239000003570 air Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 210
- 239000011241 protective layer Substances 0.000 description 92
- 239000003990 capacitor Substances 0.000 description 41
- 238000007747 plating Methods 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 239000000463 material Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 21
- 230000001939 inductive effect Effects 0.000 description 19
- 239000011148 porous material Substances 0.000 description 19
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000002245 particle Substances 0.000 description 11
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 230000006698 induction Effects 0.000 description 10
- 238000002156 mixing Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000007639 printing Methods 0.000 description 8
- 239000011800 void material Substances 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000002861 polymer material Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- -1 BaCO 3 Inorganic materials 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N CuO Inorganic materials [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 1
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910010052 TiAlO Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- VASIZKWUTCETSD-UHFFFAOYSA-N manganese(II) oxide Inorganic materials [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1417—Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
- H05K7/142—Spacers not being card guides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0066—Constructional details of transient suppressor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 복수의 시트가 적층된 적층체; 상기 적층체 내부에 형성된 복수의 내부 전극; 상기 시트의 적어도 일부에 형성된 과전압 보호부; 및 상기 적층체 외부에 마련되어 상기 내부 전극 및 과전압 보호부와 연결되는 외부 전극을 포함하고, 상기 복수의 시트 중 적어도 일부는 다른 시트와 유전율이 다른 복합 보호 소자 및 이를 구비하는 전자기기를 제시한다.
Description
본 발명은 복합 보호 소자에 관한 것으로, 특히 각종 전자기기에 마련되어 전압 및 전류로부터 전자기기 또는 사용자를 보호할 수 있는 복합 보호 소자에 관한 것이다.
스마트폰 등과 같이 다기능을 가지는 전자기기에는 그 기능에 따라 다양한 부품들이 집적되어 있다. 또한, 전자기기에는 기능 별로 다양한 주파수 대역 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS(Global Positioning System) 등 다른 주파수 대역 등을 수신할 수 있는 안테나가 구비되며, 이중 일부는 내장형 안테나로서, 전자기기를 구성하는 케이스에 설치될 수 있다. 따라서, 케이스에 설치된 안테나와 전자기기의 내부 회로 사이에 전기적 접속을 위한 컨택터가 설치된다.
한편, 최근 들어 스마트폰의 고급스런 이미지와 내구성이 강조되면서 금속 소재를 이용한 단말기의 보급이 증가하고 있다. 즉, 테두리를 금속으로 제작하거나, 전면의 화면 표시부를 제외한 나머지 케이스를 금속으로 제작한 스마트폰의 보급이 증가하고 있다.
그런데, 금속 케이스를 이용한 스마트폰에 비정품 충전기를 이용한 충전 중 스마트폰을 이용하면 감전 사고가 발생할 수 있다. 즉, 과전류 보호 회로가 내장되지 않거나 저품질의 소자를 사용한 비정품 충전기 또는 불량 충전기를 이용하여 충전함으로써 쇼크 전류(Shock Current)가 발생되고, 이러한 쇼크 전류는 스마트폰의 그라운드 단자로 도전되고, 다시 금속 케이스로 도전되어 금속 케이스에 접촉된 사용자가 감전될 수 있다.
따라서, 정전기에 의한 내부 회로의 파손 및 사용자의 감전 사고를 방지할 수 있는 부품이 필요하다.
본 발명은 스마트폰 등의 전자기기에 마련되어 전압 및 전류로부터 전자기기 또는 사용자를 보호할 수 있는 복합 보호 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명은 ESD(ElectroStatic Discharge) 등의 과전압에 의해 절연 파괴되지 않는 복합 보호 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명은 기생 캐패시턴스를 조절할 수 있고 기생 캐패시턴스에 의한 전자기기의 성능 저하를 방지할 수 있는 복합 보호 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명의 일 양태에 따른 복합 보호 소자는 복수의 시트가 적층된 적층체; 상기 적층체 내부에 형성된 복수의 내부 전극; 상기 시트의 적어도 일부에 형성된 과전압 보호부; 및 상기 적층체 외부에 마련되어 상기 내부 전극 및 과전압 보호부와 연결되는 외부 전극을 포함하고, 상기 복수의 시트 중 적어도 일부는 다른 시트와 유전율이 다르다.
상기 과전압 보호부는 적어도 두개의 방전 전극과, 상기 방전 전극 사이에 마련된 적어도 하나의 과전압 보호층을 포함한다.
상기 과전압 보호층은 다공성의 절연 물질, 도전 물질 및 공극 중 적어도 하나를 포함한다.
상기 방전 전극과 인접한 상기 내부 전극은 동일 외부 전극과 연결된다.
상기 방전 전극과 인접한 상기 내부 전극은 다른 외부 전극과 연결된다.
상기 복수의 내부 전극 중에서 적어도 하나는 다른 내부 전극과 다른 길이로 형성된다.
상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장되어 최외곽 내부 전극과 일부 중첩된다.
상기 최외곽 내부 전극은 상기 외부 전극과 중첩되는 영역이 나머지 영역보다 폭이 넓게 형성된다.
상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트의 유전율이 다른 시트의 유전율보다 낮다.
상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트의 비유전율이 100 이하이고, 나머지 시트의 비유전율이 500 이상이다.
상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트는 나머지 시트에 비해 Ba 또는 Ti 함량이 낮다.
상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트는 나머지 시트에 비해 Nd 또는 Bi 함량이 높다.
본 발명의 다른 양태에 따른 전자기기는 사용자가 접촉 가능한 도전체와 내부 회로 사이에 마련되어 감전 전압을 차단하고 과전압을 바이패스시키는 복합 보호 소자를 포함한다.
본 발명의 실시 예들에 따른 복합 보호 소자는 전자기기의 금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고 ESD 등의 과전압을 접지 단자로 바이패스시킨다. 즉, 복합 보호 소자는 절연 상태를 유지하여 내부 회로로부터 누설되는 감전 전압을 차단하고, 내부에 과전압을 방호하여 내부 회로를 보호하기 위한 보호부를 구비하여 과전압이 전자기기 내부로 유입되는 것을 방지한다. 따라서, 전압 및 전류로부터 전자기기 및 사용자를 보호할 수 있다.
또한, 외부 전극이 내부 전극의 적어도 일부와 중첩되도록 형성되고, 중첩 면적을 조절함으로써 복합 보호 소자의 캐패시턴스를 조절할 수 있다. 그리고, 외부 전극과 내부 전극 사이의 시트의 유전율을 다른 시트들의 유전율보다 작게 함으로써 기생 캐패시턴스의 산포를 줄일 수 있고, 그에 따라 기생 캐패시턴스에 의한 안테나 성능의 저하 등 전자기기의 성능 저하를 방지할 수 있다.
한편, 보호부의 방전 전극과 인접한 캐패시터부의 내부 전극이 동일 외부 전극에 연결될 수 있고, 그에 따라 시트가 절연 파괴되더라도 과전압이 내부 회로로 유입되는 것을 방지할 수 있다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 복합 보호 소자의 사시도 및 단면도.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 복합 보호 소자의 단면 사진 및 부분 확대 사진.
도 6 내지 도 8은 본 발명에 따른 복합 보호 소자를 구성하는 보호층의 실시 예들에 따른 단면도.
도 9는 본 발명의 다른 실시 예에 따른 복합 보호 소자의 단면도.
도 10 및 도 11은 본 발명의 실시 예들에 따른 복합 보호 소자의 등가 회로도.
도 12 및 도 13은 본 발명의 실시 예들의 변형 예에 따른 복합 보호 소자의 단면도.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 복합 보호 소자의 단면 사진 및 부분 확대 사진.
도 6 내지 도 8은 본 발명에 따른 복합 보호 소자를 구성하는 보호층의 실시 예들에 따른 단면도.
도 9는 본 발명의 다른 실시 예에 따른 복합 보호 소자의 단면도.
도 10 및 도 11은 본 발명의 실시 예들에 따른 복합 보호 소자의 등가 회로도.
도 12 및 도 13은 본 발명의 실시 예들의 변형 예에 따른 복합 보호 소자의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 복합 보호 소자의 사시도이고, 도 2는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 복합 보호 소자는 복수의 시트(100; 101 내지 111)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 내부 전극(200; 201 내지 208)을 구비하는 적어도 하나의 캐패시터부(2000a, 2000b; 2000)와, 적어도 하나의 방전 전극(310; 311, 312)과 보호층(320)을 구비하여 ESD 등의 과전압을 방호하는 보호부(3000)를 포함할 수 있다. 예를 들어, 적층체(1000) 내에 제 1 및 제 2 캐패시터부(2000a, 2000b)가 마련되고, 그 사이에 보호부(3000)가 마련될 수 있다. 즉, 적층체(1000) 내부에 제 1 캐패시터부(2000a), 보호부(3000) 및 제 2 캐패시터부(2000b)가 적층되어 복합 보호 소자가 구현될 수 있다. 또한, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 캐패시터부(2000)와 보호부(3000)와 연결되는 외부 전극(4100, 4200; 4000)을 더 포함할 수 있다. 물론, 복합 보호 소자는 적어도 하나의 캐패시터부(2000)와 적어도 하나의 보호부(3000)를 포함할 수 있다. 즉, 보호부(3000)의 하측 또는 상측의 어느 하나에 캐패시터부(2000)가 마련될 수 있고, 서로 이격된 둘 이상의 보호부(3000)의 상측 및 하측에 적어도 하나의 캐패시터부(2000)가 마련될 수도 있다. 이러한 복합 보호 소자는 전자기기의 사용자가 접촉 가능한 도전체와 내부 회로, 예를 들어 금속 케이스와 PCB 사이에 마련되어 감전 전압을 차단하며, ESD 전압을 바이패스시키고, ESD에 의해 절연이 파괴되지 않아 감전 전압을 지속적으로 차단할 수 있다.
1. 적층체
적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 즉, 외부 전극(4000)의 형성 방향을 X 방향으로 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향으로 하고 수직 방향을 Z 방향으로 할 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭 및 Z 방향으로의 높이보다 크고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 폭(Y 방향)과 높이(Z 방향)가 다를 경우 폭은 높이보다 크거나 작을 수 있다. 예를 들어, 길이, 폭 및 높이의 비는 2∼5:1:0.3∼1일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 2배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.3배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 복합 보호 소자가 연결되는 전자기기의 내부 구조, 복합 보호 소자의 형상 등에 따라 다양하게 변형 가능하다.
적층체(1000)는 복수의 시트(101 내지 111; 100)가 적층되어 형성될 수 있다. 즉, 적층체(1000)는 X 방향으로 소정의 길이를 갖고 Y 방향으로 소정의 폭을 가지며, Z 방향으로 소정의 두께를 갖는 복수의 시트(100)를 적층하여 형성될 수 있다. 따라서, 시트(100)의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트(100)의 적층 수에 의해 적층체(1000)의 높이가 결정될 수 있다. 한편, 적층체(1000)를 이루는 복수의 시트(100)는 MLCC, LTCC, HTCC 등의 유전체 재료를 이용하여 형성할 수 있다. 여기서, MLCC 유전체 물질은 BaTiO3 및 NdTiO3의 적어도 어느 하나를 주성분으로 Bi2O3, SiO2, CuO, MgO, ZnO 중 적어도 하나 이상이 첨가되고, LTCC 유전체 물질은 Al2O3, SiO2, 글래스 물질을 포함할 수 있다. 또한, 시트(100)는 MLCC, LTCC, HTCC 이외에 BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질로 형성될 수 있다. 그리고, 시트(100)는 상기 물질들 이외에 예를 들어 Pr계, Bi계, ST계 세라믹 물질 등 바리스터 특성을 가지는 재료로 형성될 수도 있다. 물론, 시트(100)는 MLCC, LTCC, HTCC 및 바리스터 특성을 가지는 재료를 혼합하여 형성할 수도 있다. 예를 들어, 시트(100)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있고, 이들 물질의 함량을 조절함으로써 유전율을 조절할 수 있다. 따라서, 시트(100)는 재질에 따라 각각 소정의 비유전율, 예를 들어 5∼20000, 바람직하게는 7∼4000, 더욱 바람직하게는 100∼3000의 비유전율을 가질 수 있다. 예를 들어, 시트(100)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있는데, BaTiO3의 함량을 증가시켜 유전율을 높일 수 있고, NdTiO3 및 SiO2의 함량을 증가시켜 유전율을 낮출 수 있다. 한편, 시트(110) 중 적어도 하나는 다른 것과 유전율이 다를 수 있다. 예를 들어, 최외각의 시트, 즉 수직 방향으로 최하층 및 최상층에 위치하는 제 1 및 제 11 시트(101, 111)는 그 사이에 마련된 나머지 시트, 즉 제 2 내지 제 10 시트(102 내지 110)와 다른 유전율을 가질 수 있다. 즉, 제 1 및 제 11 시트(101, 111)의 유전율이 제 2 내지 제 10 시트(102 내지 110)의 유전율보다 낮을 수 있다. 예를 들어, 제 1 및 제 11 시트(101, 111)의 비유전율이 100 이하이고, 제 2 내지 제 10 시트(102 내지 110)의 비유전율이 500 이상일 수 있다. 예를 들어, 제 1 및 제 11 시트(101, 111)의 비유전율이 5∼100이고, 제 2 내지 제 10 시트(102 내지 111)의 비유전율이 500∼3000일 수 있다. 이렇게 시트(100)의 유전율을 다르게 하기 위해 시트를 형성하기 위한 조성물의 함량을 조절할 수 있다. 예를 들어, 제 1 내지 제 11 시트(101 내지 111)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있는데, 제 1 및 제 11 시트(101 및 111)는 NdTiO3 및 SiO2의 함량을 증가시키고 BaTiO3의 함량을 감소시켜 유전율을 100이하로 형성할 수 있고, 제 2 내지 제 10 시트(102 내지 110)은 BaTiO3의 함량을 증가시키고 NdTiO3 및 SiO2의 함량을 감소시켜 비유전율을 500 이상으로 형성할 수 있다. 즉, 제 1 및 제 11 시트(101 및 111)는 제 2 내지 제 10 시트(102 내지 110)에 비해 NdTiO3 및 SiO2의 함량을 증가시키고 BaTiO3의 함량을 감소시켜 비유전율이 100 이하가 되도록 할 수 있다. 이에 비해, 제 2 내지 제 10 시트(102 내지 110)는 제 1 및 제 11 시트(101 및 111)에 비해 BaTiO3의 함량을 증가시키고 NdTiO3 및 SiO2의 함량을 감소시켜 비유전율이 500 이상이 되도록 할 수 있다. 이렇게 최외곽 시트의 유전율을 낮게 함으로써 기생 캐패시턴스를 줄일 수 있다. 한편, 제 2 내지 제 10 시트(102 내지 110) 중에서 제 1 및 제 11 시트(101 및 111)에 인접한 시트, 예를 들어 제 2 및 제 10 시트(102 및 110)는 그 사이의 나머지 시트(103 내지 109)보다 유전율이 낮을 수 있다. 또한, 제 1 및 제 11 시트(101 및 111)로부터 중앙부로 갈수록 시트들의 유전율이 높아질 수 있다. 이는 적층체(1000)의 소결 시 제 1 및 제 11 시트(101 및 111)의 조성물이 적층체(1000)의 중앙부로 확산되기 때문이다.
또한, 복수의 시트(100)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 예를 들어, 보호부(3000)의 시트는 캐패시터부(2000)의 시트와 다른 두께로 형성될 수 있고, 보호부(3000)와 캐패시터부(2000) 사이에 형성된 시트가 다른 시트들과 다른 두께로 형성될 수 있다. 예를 들어, 보호부(3000)와 캐패시터부(2000) 사이의 시트, 즉 제 5 및 제 7 시트(105, 107)의 두께는 보호부(3000)의 시트, 즉 제 6 시트(106)보다 얇거나 같은 두께로 형성되거나, 캐패시터부(2000)의 내부 전극 사이의 시트(102 내지 104, 108 내지 110)보다 얇거나 같은 두께로 형성될 수 있다. 즉, 보호부(3000)와 캐패시터부(2000) 사이의 간격은 캐패시터부(2000)의 내부 전극 사이의 간격보다 얇거나 같게 형성되거나, 보호부(3000)의 두께보다 얇거나 같게 형성될 수 있다. 물론, 캐패시터부(2000, 4000)의 시트(102 내지 104, 108 내지 110)은 동일 두께로 형성될 수 있고, 어느 하나가 다른 하나보다 얇거나 두꺼울 수도 있다. 한편, 복수의 시트(100)는 예를 들어 1㎛∼4000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 시트(100) 각각의 두께가 1㎛∼4000㎛일 수 있고, 바람직하게는 5㎛∼300㎛일 수 있다. 또한, 복합 보호 소자의 사이즈에 따라 시트(100)의 두께 및 적층 수 등이 조절될 수 있다. 즉, 사이즈가 작은 복합 보호 소자에 적용되는 경우 시트(100)는 얇은 두께로 형성될 수 있고, 사이즈가 큰 복합 보호 소자에 적용되는 경우 두꺼운 두께로 형성될 수 있다. 또한, 시트들(100)이 동일한 수로 적층되는 경우 복합 보호 소자의 사이즈가 작아 높이가 낮을수록 두께가 얇아지고 복합 보호 소자의 사이즈가 커질수록 두께가 두꺼울 수 있다. 물론, 얇은 시트가 큰 사이즈의 복합 보호 소자에도 적용될 수 있는데, 이 경우 시트의 적층 수가 증가하게 된다. 이때, 시트(100)는 ESD 인가 시 파괴되지 않는 두께로 형성될 수 있다. 즉, 시트들(100)의 적층 수 또는 두께가 다르게 형성되는 경우에도 적어도 하나의 시트가 ESD의 반복적인 인가에 의해 파괴되지 않는 두께로 형성될 수 있다.
또한, 적층체(1000)는 캐패시터부(2000)의 하부 및 상부에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 최하층 및 최상층에 각각 마련된 하부 및 상부 커버층을 포함할 수 있다. 물론, 최하층의 시트, 즉 제 1 시트(101)가 하부 커버층으로 기능하고, 최상층의 시트, 즉 제 11 시트(111)가 상부 커버층으로 기능할 수도 있다. 시트(100)와 별도로 마련되는 하부 및 상부 커버층은 동일 두께로 형성될 수 있다. 그러나, 하부 및 상부 커버층은 다른 두께로도 형성될 수 있는데, 예를 들어 상부 커버층이 하부 커버층보다 두껍게 형성될 수 있다. 여기서, 하부 및 상부 커버층은 복수의 자성체 시트가 적층되어 마련될 수 있다. 또한, 자성체 시트로 이루어진 하부 및 상부 커버층의 외측 표면, 즉 적층체(1000)의 하부 표면 및 상부 표면에 비자성 시트, 예를 들어 유리질 시트가 더 형성될 수 있다. 그러나, 하부 및 상부 커버층은 유리질 시트로 형성될 수도 있고, 적층체(1000)의 표면이 폴리머, 글래스 재질로 코팅될 수도 있다. 한편, 하부 및 상부 커버층은 시트들(100) 각각의 두께보다 두꺼울 수 있다. 즉, 커버층은 시트 하나의 두께보다 두꺼울 수 있다. 따라서, 최하층 및 최상층의 시트, 즉 제 1 및 제 11 시트(101, 111)가 하부 및 상부 커버층으로 기능하는 경우 그 사이의 시트들(102 내지 110) 각각보다 두껍게 형성될 수 있다.
2.
캐패시터부
적어도 하나의 캐패시터부(2000a, 2000b; 2000)가 적층체(1000) 내부에 형성된다. 예를 들어, 보호부(3000)를 사이에 두고 그 하부 및 상부에 제 1 및 제 2 캐패시터부(2000a, 2000b)가 마련될 수 있다. 그러나, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 복수의 내부 전극(200)이 보호부(3000)를 사이에 두고 나뉘어 형성되므로 편의상 지칭한 것이고, 적층체(1000) 내부에는 캐패시터로 기능하는 복수의 내부 전극(200)이 형성될 수 있다.
캐패시터부(2000)는 보호부(3000)의 하측 및 상측에 각각 마련되며, 적어도 둘 이상의 내부 전극과, 이들 사이에 마련된 적어도 둘 이상의 시트를 포함할 수 있다. 예를 들어, 제 1 캐패시터부(2000a)는 제 1 내지 4 시트(101 내지 104)와, 제 1 내지 4 시트(101 내지 104) 상에 각각 형성된 제 1 내지 제 4 내부 전극(201 내지 204)를 포함할 수 있다. 또한, 제 2 캐패시터부(2000b)는 제 7 내지 제 10 시트(107 내지 110)와, 제 7 내지 제 10 시트(107 내지 110) 상에 각각 형성된 제 5 내지 제 8 내부 전극(205 내지 208)을 포함할 수 있다. 여기서, 내부 전극(201 내지 208; 200)는 각각 예를 들어 1㎛∼10㎛의 두께로 형성될 수 있다. 또한, 복수의 내부 전극(200)은 X 방향으로 서로 대향되도록 형성된 외부 전극(4100, 4200; 4000)과 일측이 연결되고 타측이 이격되도록 형성된다. 예를 들어, 제 1, 제 3, 제 5 및 제 7 내부 전극(201, 203, 205, 207)은 제 1, 제 3, 제 7 및 제 9 시트(101, 103, 107, 109) 상에 각각 소정 면적으로 형성되며, 일측이 제 2 외부 전극(4200)과 연결되고 타측이 제 1 외부 전극(4100)과 이격되도록 형성된다. 또한, 제 2, 제 4, 제 6 및 제 8 내부 전극(202, 204, 206, 208)은 제 2, 제 4, 제 8 및 제 10 시트(102, 104, 108, 110) 상에 각각 소정 면적으로 형성되며 일측이 제 1 외부 전극(4100)과 연결되고 타측이 제 2 외부 전극(4200)과 이격되도록 형성된다. 즉, 복수의 내부 전극(200)은 외부 전극(4000)의 어느 하나와 교대로 연결되며 그 사이의 시트들(102 내지 104, 108 내지 110)를 사이에 두고 소정 영역 중첩되도록 형성된다. 또한, 내부 전극(200)은 X 방향의 길이 및 Y 방향의 폭이 적층체(1000)의 길이 및 폭보다 작게 형성될 수 있다. 즉. 내부 전극(200)은 시트(100)의 길이 및 폭보다 작게 형성될 수 있다. 예를 들어, 내부 전극(200)은 적층체(1000) 또는 시트(100)의 길이의 10% 내지 90%의 길이와 10% 내지 90%의 폭으로 형성될 수 있다. 또한, 내부 전극(200)은 시트(100) 각각의 면적 대비 10% 내지 90%의 면적으로 각각 형성될 수 있다. 한편, 복수의 내부 전극(200)은 각각 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 캐패시터부(2000)는 내부 전극(200) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 내부 전극(200)의 중첩 면적, 시트들(100)의 두께 등에 따라 조절될 수 있다. 한편, 캐패시터부(2000)는 제 1 내지 제 8 내부 전극(201 내지 208) 이외에 적어도 하나 이상의 내부 전극이 더 형성되고, 적어도 하나의 내부 전극이 형성되는 적어도 하나의 시트가 더 형성될 수도 있다. 또한, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 각각 두개의 내부 전극이 형성될 수도 있다. 즉, 본 실시 예는 제 1 및 제 2 캐패시터(2000a, 2000b)의 내부 전극이 각각 네개 형성되는 것을 예로 설명하였으나, 내부 전극은 둘 이상 복수로 형성될 수 있다.
이러한 내부 전극(200)은 도전성 물질로 형성될 수 있는데, 예를 들어 Al, Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 한편, Al은 소성 중 표면에 알루미늄 옥사이드(Al2O3)가 형성되고 내부는 Al을 유지할 수 있다. 즉, Al을 시트 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 내부 전극(200)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다. 한편, 내부 전극(200)은 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되어 시트가 노출되도록 형성될 수 있다. 그러나, 내부 전극(200)의 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되더라도 전체적으로 연결된 상태를 유지하므로 전기 전도성에는 전혀 문제가 발생되지 않는다.
한편, 제 1 캐패시터부(2000a)의 내부 전극들(201 내지 204)과 제 2 캐패시터부(2000b)의 내부 전극들(205 내지 208)은 동일 형상 및 동일 면적으로 형성될 수 있고, 중첩 면적 또한 동일할 수 있다. 그런데, 제 1 내부 전극(201)과 제 8 내부 전극(208)은 외부 전극(4000)과 중첩될 수 있으며, 이러한 제 1 및 제 8 내부 전극(201, 208)은 나머지 내부 전극들(202 내지 207)보다 길게 형성될 수 있다. 즉, 제 1 및 제 8 내부 전극(201, 208)은 말단부가 제 1 및 제 2 외부 전극(4100, 4200)과 각각 일부 중첩되도록 형성되어 이들 사이에 기생 캐패시턴스가 형성되므로 제 1 및 제 8 내부 전극(201, 208)은 나머지 내부 전극들(202 내지 207)보다 예를 들어 10% 정도 더 길게 형성될 수 있다. 또한, 제 1 및 제 8 내부 전극(201, 208)은 외부 전극(4000)과 중첩되는 영역이 나머지 영역보다 넓게 형성될 수도 있다. 예를 들어, 제 1 및 제 8 내부 전극(201, 208)은 외부 전극(4000)과 중첩되는 영역 또는 그와 인접한 영역이 중첩되지 않는 영역에 비해 10% 정도 더 넓게 형성될 수 있다. 이때, 제 1 및 제 8 내부 전극(201, 208)의 외부 전극(4000)과 중첩되지 않는 영역은 나머지 내부 전극(202 내지 209)의 너비와 동일할 수 있다. 한편, 제 1 캐패시터부(2000a)의 시트들(101 내지 104)와 제 2 캐패시터부(2000b)의 시트들(107 내지 110)은 동일 두께를 가질 수 있다. 이때, 제 1 시트(101)가 하부 커버층으로 기능할 경우 제 1 시트(101)는 나머지 시트들에 비해 두껍게 형성될 수 있다. 따라서, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 캐패시턴스가 동일할 수 있다. 그러나, 제 1 및 제 2 캐패시터부(2000a, 2000b)는 캐패시턴스가 다를 수 있으며, 이 경우 내부 전극의 면적, 내부 전극의 중첩 면적, 시트의 두께의 적어도 어느 하나가 서로 다를 수 있다. 또한, 캐패시터부(2000)의 내부 전극(201 내지 208)는 보호부(3000)의 방전 전극(310)보다 길게 형성될 수 있고, 면적 또한 크게 형성될 수 있다.
3.
보호부
보호부(3000)는 수직 방향으로 이격되어 형성된 적어도 두개의 방전 전극(311, 312; 310)과, 방전 전극(310) 사이에 마련된 적어도 하나의 보호층(320)을 포함할 수 있다. 예를 들어, 보호부(3000)는 제 5 및 제 6 시트(105, 106)와, 제 5 및 제 6 시트(105, 106) 상에 각각 형성된 제 1 및 제 2 방전 전극(311, 312)과, 제 6 시트(106)를 관통하여 형성된 보호층(320)을 포함할 수 있다. 여기서, 보호층(320)은 적어도 일부가 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000)의 내부 전극들(200)과 동일 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)은 1㎛∼10㎛의 두께로 형성할 수 있다. 그러나, 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000)의 내부 전극(200)보다 얇거나 두껍게 형성될 수도 있다. 제 1 방전 전극(311)은 제 1 외부 전극(4100)과 연결되어 제 5 시트(105) 상에 형성되며 말단부가 보호층(320)과 연결되도록 형성된다. 제 2 방전 전극(312)은 제 2 외부 전극(4200)과 연결되어 제 6 시트(106) 상에 형성되며 말단부가 보호층(320)과 연결되도록 형성된다.
여기서, 방전 전극(311, 312)은 인접한 내부 전극(200)과 동일 외부 전극(4000)과 연결되도록 형성된다. 즉, 제 1 방전 전극(311)은 인접한 제 4 내부 전극(204)과 제 1 외부 전극(4100)에 연결되며, 제 2 방전 전극(312)은 인접한 제 5 내부 전극(205)과 제 2 외부 전극(4200)에 연결된다. 이렇게 방전 전극(310)과 이와 인접한 내부 전극(200)이 동일 외부 전극(4000)과 연결됨으로써 절연 시트(100)가 열화, 즉 절연 파괴되는 경우에도 ESD 전압이 전자기기 내부로 인가되지 않는다. 즉, 방전 전극(310)과 인접한 내부 전극(200)이 서로 다른 외부 전극(4000)과 연결된 경우 절연 시트(100)가 절연 파괴되면 일 외부 전극(4000)을 통해 인가되는 ESD 전압이 방전 전극(310)과 인접한 내부 전극(200)을 통해 타 외부 전극(4000)으로 흐르게 된다. 예를 들어, 제 1 방전 전극(311)이 제 1 외부 전극(4100)과 연결되고 이와 인접한 제 4 내부 전극(204)이 제 2 외부 전극(4200)과 연결된 경우 절연 시트(100)가 절연 파괴되면 제 1 방전 전극(311)과 제 4 내부 전극(204) 사이에 도전 경로가 형성되어 제 1 외부 전극(4100)을 통해 인가되는 ESD 전압이 제 1 방전 전극(311), 절연 파괴된 제 5 절연 시트(105) 및 제 2 내부 전극(202)으로 흐르게 되고, 그에 따라 제 2 외부 전극(4200)을 통해 내부 회로로 인가될 수 있다. 이러한 문제를 해결하기 위해서는 절연 시트(100)의 두께를 두껍게 형성할 수 있지만, 이 경우 감전 방지 소자의 사이즈가 커지는 문제가 있다. 그러나, 방전 전극(310)과 이와 인접한 내부 전극(200)이 동일 외부 전극(4000)과 연결됨으로써 절연 시트(100)가 절연 파괴되는 경우에도 ESD 전압이 전자기기 내부로 인가되지 않는다. 또한, 절연 시트(100)의 두께를 두껍게 형성하지 않고도 ESD 전압이 인가되는 것을 방지할 수 있다.
한편, 제 1 및 제 2 방전 전극(311, 312)의 보호층(320)과 접촉되는 영역은 보호층(320)과 동일 크기 또는 이보다 작게 형성될 수 있다. 또한, 제 1 및 제 2 방전 전극(311, 312)은 보호층(320)을 벗어나지 않고 완전히 중첩되어 형성될 수도 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)의 가장자리는 보호층(320)의 가장자리와 수직 성분을 이룰 수 있다. 물론, 제 1 및 제 2 방전 전극(311, 312)은 보호층(320)의 일부에 중첩되도록 형성될 수도 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)는 보호층(320)의 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)은 보호층(320)을 벗어나게 형성되지 않는다. 한편, 제 1 및 제 2 방전 전극(311, 312)은 보호층(320)과 접촉되는 일 영역이 접촉되지 않은 영역보다 크게 형성될 수 있다.
보호층(320)은 제 6 시트(106)의 소정 영역, 예를 들어 중심부에 형성되어 제 1 및 제 2 방전 전극(311, 312)과 연결될 수 있다. 이때, 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 적어도 일부 중첩되도록 형성될 수 있다. 즉, 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 보호층(320)은 제 6 시트(106)의 소정 영역, 예를 들어 중심부에 소정 크기의 관통홀을 형성하고 후막 인쇄 공정을 이용하여 관통홀을 매립하도록 형성될 수 있다. 보호층(330)은 예를 들어 100㎛∼500㎛의 직경과 10㎛∼50㎛의 두께로 형성될 수 있다. 이때, 보호층(320)의 두께가 얇을수록 방전 개시 전압이 낮아진다. 보호층(320)은 도전성 물질과 절연성 물질을 이용하여 형성할 수 있다. 예를 들어, 도전성 세라믹과 절연성 세라믹의 혼합 물질을 제 6 시트(106) 상에 인쇄하여 보호층(320)을 형성할 수 있다. 한편, 보호층(320)은 적어도 하나의 시트(100) 상에 형성될 수도 있다. 즉, 수직 방향으로 적층된 적어도 하나, 예를 들어 두개의 시트(100)에 보호층(320)이 각각 형성되고, 그 시트(100) 상에 서로 이격되도록 방전 전극이 형성되어 보호층(320)과 연결될 수 있다. 보호층(320)의 구조, 재료 등의 보다 자세한 설명은 후술하도록 하겠다.
4. 외부 전극
외부 전극(4100, 4200; 4000)는 적층체(1000) 외부의 서로 대향되는 두 면에 마련될 수 있다. 예를 들어, 외부 전극(4000)은 X 방향, 즉 길이 방향으로 적층체(1000)의 대향되는 두 면에 각각 형성될 수 있다. 또한, 외부 전극(4000)은 적층체(1000) 내부의 내부 전극(200) 및 방전 전극(310)과 연결될 수 있다. 이때, 외부 전극(4000)의 어느 하나는 전자기기 내부의 인쇄회로기판 등의 내부 회로와 접속될 수 있고, 다른 하나는 전자기기의 외부, 예를 들어 금속 케이스와 연결될 수 있다. 예를 들어, 제 1 외부 전극(4100)은 내부 회로에 접속될 수 있고, 제 2 외부 전극(4200)은 금속 케이스와 연결될 수 있다. 또한, 제 2 외부 전극(4200)은 도전성 부재, 예를 들어 컨택터 또는 도전성 가스켓을 통해 금속 케이스와 연결될 수 있다.
이러한 외부 전극(4000)은 다양한 방법으로 형성될 수 있다. 즉, 외부 전극(4000)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 한편, 외부 전극(4000)은 Y 방향 및 Z 방향의 면에 연장 형성될 수 있다. 즉, 외부 전극(4000)은 X 방향으로 대향되는 두 면으로부터 이와 인접한 네 면에 연장 형성될 수 있다. 예를 들어, 도전성 페이스트에 침지하는 경우 X 방향의 대향되는 두 측면 뿐만 아니라 Y 방향의 전면 및 후면, 그리고 Z 방향의 상면 및 하면에도 외부 전극(4000)이 형성될 수 있다. 이에 비해, 인쇄, 증착, 스퍼터링, 도금 등의 방법으로 형성할 경우 X 방향의 두면에 외부 전극(4000)이 형성될 수 있다. 즉, 외부 전극(4000)은 인쇄회로기판에 실장되는 일 측면 및 금속 케이스와 연결되는 타 측면 뿐만 아니라 형성 방법 또는 공정 조건에 따라 그 이외의 영역에도 형성될 수 있다. 이러한 외부 전극(4000)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(4000)의 적어도 일부, 즉 적층체(1000)의 적어도 일 표면에 형성되어 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(4000)의 일부는 내부 전극(200) 및 방전 전극(310)과 동일 물질로 형성될 수 있다. 예를 들어, 내부 전극(200) 및 방전 전극(310)이 구리를 이용하여 형성되는 경우 외부 전극(4000)의 이들과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. 이때, 구리는 앞서 설명한 바와 같이 도전성 페이스트를 이용한 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 방법으로 형성할 수 있다. 바람직하게는 외부 전극(4000)은 도금으로 형성할 수 있다. 도금 공정으로 외부 전극(4000)을 형성하기 위해 적층체(1000)의 상하부면에 시드층을 형성한 후 시드층으로부터 도금층을 형성하여 외부 전극(4000)을 형성할 수 있다. 여기서, 외부 전극(4000)의 내부 전극(200) 및 방전 전극(310)과 연결되는 적어도 일부는 외부 전극(4000)이 형성되는 적층체(1000)의 측면 전체일 수 있고, 일부 영역일 수도 있다.
또한, 외부 전극(4000)은 적어도 하나의 도금층을 더 포함할 수 있다. 외부 전극(4000)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(4000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 외부 전극(4000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 외부 전극(4000)에 글래스 프릿이 포함됨으로써 외부 전극(4000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 적층체(1000) 내부의 전극들의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(4000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(4000)이 형성될 수 있다. 예를 들어, 외부 전극(4000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(4000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(4000)을 형성할 수도 있다. 한편, 외부 전극(5000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
한편, 외부 전극(4000)은 서로 다른 외부 전극(4000)과 연결되는 내부 전극(200)과 소정 영역 중첩되도록 형성될 수 있다. 예를 들어, 제 1 외부 전극(4100)의 적층체(1000) 하부 및 상부로 연장 형성된 부분은 내부 전극들(200)의 소정 영역과 중첩되어 형성될 수 있다. 또한, 제 2 외부 전극(4200)의 적층체(1000) 하부 및 상부로 연장 형성된 부분도 내부 전극들(200)의 소정 영역과 중첩되어 형성될 수 있다. 예를 들어, 외부 전극(4000)의 적층체(1000) 상부 및 하부로 연장된 부분이 제 1 및 제 8 내부 전극(201, 208)과 중첩되어 형성될 수 있다. 즉, 외부 전극(4000)의 적어도 하나가 적층체(1000) 상면 및 하면으로 연장 형성되고, 연장된 부분의 적어도 하나가 내부 전극(200)과 일부 중첩되어 형성될 수 있다. 이때, 외부 전극(4000)과 중첩되는 내부 전극(200)의 면적은 내부 전극(200) 전체 면적의 1% 내지 10%일 수 있다. 또한, 외부 전극(4000)은 복수회의 공정에 의해 적층체(1000)의 상면 및 하면의 적어도 어느 하나에 형성되는 면적을 증가시킬 수 있다.
이렇게 외부 전극(4000)과 내부 전극(200)을 중첩함으로써 외부 전극(4000)과 내부 전극(200) 사이에 소정의 기생 캐패시턴스가 생성될 수 있다. 예를 들어, 제 1 및 제 8 내부 전극(201, 208)과 제 1 및 제 2 외부 전극(4100, 4200)의 연장부 사이에 캐패시턴스가 형성될 수 있다. 따라서, 외부 전극(4000)과 내부 전극(200)의 중첩 면적을 조절함으로써 복합 보호 소자의 캐패시턴스를 조절할 수 있다. 그런데, 복합 보호 소자의 캐패시턴스는 전자기기 내의 안테나 성능에 영향을 미치게 되므로 복합 보호 소자의 캐패시턴스의 산포를 20% 이내, 바람직하게는 5% 이내로 유지한다. 이를 위해 높은 유전율을 가진 재료를 이용하여 제작된 시트(100)를 이용하게 된다. 그러나, 시트(100)의 유전율이 높을수록 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향이 증가하게 된다. 즉, 내부 전극(200)과 외부 전극(4000) 사이에 마련된 제 1 및 제 11 시트(101 및 111)의 유전율이 높으면 기생 캐패시턴스가 증가하게 된다. 그러나, 최외곽에 위치하는 제 1 및 제 11 시트(101 및 111)의 유전율이 나머지 시트들(102 내지 110)의 유전율보다 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향을 감소시킬 수 있다. 즉, 제 1 및 제 11 시트(101 및 111)의 유전율이 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스를 줄일 수 있다.
5. 표면 개질 부재
한편, 적층체(1000)의 적어도 일 표면에는 표면 개질 부재(미도시)가 형성될 수 있다. 이러한 표면 개질 부재는 외부 전극(600)을 형성하기 이전에 적층체(1000)의 표면에 예를 들어 산화물을 분포시켜 형성할 수 있다. 여기서, 산화물은 결정 상태 또는 비결정 상태로 적층체(1000)의 표면에 분산되어 분포될 수 있다. 표면 개질 부재는 도금 공정으로 외부 전극(600)을 형성할 때 도금 공정 이전에 적층체(1000) 표면에 분포될 수 있다. 즉, 표면 개질 부재는 외부 전극(600)의 일부를 인쇄 공정으로 형성하기 이전에 분포시킬 수도 있고, 인쇄 공정 후 도금 공정을 실시하기 이전에 분포시킬 수도 있다. 물론, 인쇄 공정을 실시하지 않는 경우 표면 개질 부재를 분포시킨 후 도금 공정을 실시할 수 있다. 이때, 표면에 분포된 표면 개질 부재는 적어도 일부가 용융될 수 있다.
한편, 표면 개질 부재는 적어도 일부가 동일한 크기로 적층체(1000)의 표면에 고르게 분포될 수 있고, 적어도 일부가 서로 다른 크기로 불규칙하게 분포될 수도 있다. 또한, 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 표면 개질 부재가 형성되어 볼록부가 형성되고 표면 개질 부재가 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 표면 개질 부재는 적어도 일부가 적층체(1000)의 표면보다 깊이 형성될 수 있다. 즉, 표면 개질 부재는 소정 두께가 적층체(1000)의 소정 깊이로 박히고 나머지 두께가 적층체(1000)의 표면보다 높게 형성될 수 있다. 이때, 적층체(1000)에 박히는 두께는 산화물 입자의 평균 직경의 1/20 내지 1일 수 있다. 즉, 산화물 입자는 적층체(1000) 내부로 모두 함입될 수 있고, 적어도 일부가 함입될 수 있다. 물론, 산화물 입자는 적층체(1000)의 표면에만 형성될 수 있다. 따라서, 산화물 입자는 적층체(1000)의 표면에서 반구형으로 형성될 수도 있고, 구 형태로 형성될 수도 있다. 또한, 표면 개질 부재는 상기한 바와 같이 적층체(1000)의 표면에 부분적으로 분포될 수도 있으며, 적어도 일 영역에 막 형태로 분포될 수도 있다. 즉, 산화물 입자가 적층체(1000)의 표면에 섬(island) 형태로 분포되어 표면 개질 부재가 형성될 수 있다. 즉, 적층체(1000) 표면에 결정 상태 또는 비결정 상태의 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 그에 따라 적층체(1000) 표면의 적어도 일부가 노출될 수 있다. 또한, 산화물은 표면 개질 부재는 적어도 둘 이상이 연결되어 적어도 일 영역에는 막으로 형성되고, 적어도 일부에는 섬 형태로 형성될 수 있다. 즉, 적어도 둘 이상의 산화물 입자가 응집되거나 인접한 산화물 입자가 연결되어 막 형태를 이룰 수 있다. 그러나, 산화물이 입자 상태로 존재하거나, 둘 이상의 입자가 응집되거나 연결된 경우에도 적층체(1000) 표면의 적어도 일부는 표면 개질 부재에 의해 외부로 노출된다.
이때, 표면 개질 부재의 총 면적은 적층체(1000) 표면 전체 면적의 예를 들어 5% 내지 90%일 수 있다. 표면 개질 부재의 면적에 따라 적층체(1000) 표면의 도금 번짐 현상이 제어될 수 있지만, 표면 개질 부재가 너무 많이 형성되면 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉이 어려울 수 있다. 즉, 표면 개질 부재가 적층체(1000) 표면적의 5% 미만으로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 90%를 초과하여 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 따라서, 표면 개질 부재는 도금 번짐 현상을 제어할 수 있고 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉될 수 있는 정도의 면적으로 형성하는 것이 바람직하다. 이를 위해 표면 개질 부재는 적층체(1000) 표면적의 10% 내지 90%로 형성될 수 있고, 바람직하게는 30% 내지 70%의 면적으로 형성될 수 있으며, 더욱 바람직하게는 40% 내지 50%의 면적으로 형성될 수 있다. 이때, 적층체(1000)의 표면적은 일 면의 표면적일 수도 있고, 육면체를 이루는 적층체(1000)의 여섯면의 표면적일 수도 있다. 한편, 표면 개질 부재는 적층체(1000) 두께의 10% 이하의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000) 두께의 0.01% 내지 10%의 두께로 형성될 수 있다. 예를 들어, 표면 개질 부재는 0.1㎛∼50㎛의 크기로 존재할 수 있는데, 그에 따라 표면 개질 부재는 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 표면보다 박힌 영역을 제외하고 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 따라서, 적층체(1000) 내측으로 박힌 두께를 포함하면 표면 개질 부재는 0.1㎛∼50㎛보다 두꺼운 두께를 가질 수 있다. 표면 개질 부재가 적층체(1000) 두께의 0.01% 미만의 두께로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 적층체(1000) 두께의 10%를 초과하는 두께로 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 재료 특성(전도성, 반도성, 절연성, 자성체 등)에 따라 다양한 두께를 가질 수 있고, 산화물 분말의 크기, 분포량, 응집 여부에 따라 다양한 두께를 가질 수 있다.
이렇게 적층체(1000)의 표면에 표면 개질 부재가 형성됨으로써 적층체(1000)의 표면은 성분이 다른 적어도 두 영역이 존재할 수 있다. 즉, 표면 개질 부재가 형성된 영역과 형성되지 않은 영역은 서로 다른 성분이 검출될 수 있다. 예를 들어, 표면 개질 부재가 형성된 영역은 표면 개질 부재에 따른 성분, 즉 산화물이 존재할 수 있고, 형성되지 않은 영역은 적층체(1000)에 따른 성분, 즉 시트의 성분이 존재할 수 있다. 이렇게 도금 공정 이전에 적층체(1000)의 표면에 표면 개질 부재를 분포시킴으로써 적층체(1000) 표면에 거칠기를 부여하여 개질시킬 수 있다. 따라서, 도금 공정이 균일하게 실시될 수 있고, 그에 따라 외부 전극(600)의 형상을 제어할 수 있다. 즉, 적층체(1000)의 표면은 적어도 일 영역의 저항이 다른 영역의 저항과 다를 수 있는데, 저항이 불균일한 상태에서 도금 공정을 실시하면 도금층의 성장 불균일이 발생된다. 이러한 문제를 해결하기 위해 적층체(1000)의 표면에 입자 상태 또는 용융 상태의 산화물을 분산시켜 표면 개질 부재를 형성함으로써 적층체(1000)의 표면을 개질시킬 수 있고, 도금층의 성장을 제어할 수 있다.
여기서, 적층체(1000)의 표면 저항을 균일하게 하기 위한 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다. 한편, 표면 개질 부재는 적층체(1000) 내의 적어도 하나의 시트 상에도 형성될 수 있다. 즉, 시트 상의 다양한 형상의 도전 패턴은 도금 공정으로 형성할 수도 있는데, 표면 개질 부재를 형성함으로써 도전 패턴의 형상을 제어할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 복합 보호 소자의 단면 사진이고, 도 4 및 도 5는 도 3의 A 및 B 영역의 표면 사진이다. 즉, 도 4는 수직 방향으로 외곽부의 표면 사진이고, 도 5는 중앙부의 표면 사진이다. 이러한 복합 보호 소자는 수직 방향으로 최외곽 시트는 그 사이의 나머지 시트들에 비해 낮은 유전율을 갖도록 형성하였다. 이를 위해 복수의 시트는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2 등을 포함하는 물질을 소정의 조성비로 혼합하여 형성하며, 최외곽 시트는 BaTiO3의 함량을 적게 하고 NdTiO3 및 Bi2O3의 함량을 많게 하여 형성하였다. 또한, 최외곽 시트 사이의 시트들은 BaTiO3의 함량을 많게 하고 NdTiO3 및 Bi2O3의 함량을 적게 하여 형성하였다. 그 이외의 나머지 성분은 미량 조절하여 형성하였다. 이렇게 제조된 복합 보호 소자의 A 영역 및 B 영역의 성분 분석표를 [표 1] 및 [표 2]에 각각 나타내었다.
| 성분 | wt% | at% |
| O | 6.65 | 31.40 |
| Zn | 4.57 | 5.28 |
| Mg | 0.68 | 2.11 |
| Pt | 9.47 | 3.66 |
| Tc | 6.51 | 5.01 |
| Ba | 24.21 | 13.31 |
| Ti | 15.39 | 24.25 |
| Ce | 0.00 | 0.00 |
| Nd | 19.95 | 10.44 |
| Bi | 12.56 | 4.54 |
| 성분 | wt% | at% |
| O | 8.84 | 36.90 |
| Zn | 5.41 | 5.53 |
| Mg | 0.88 | 2.41 |
| Pt | 7/96 | 2.73 |
| Tc | 5.17 | 3.52 |
| Ba | 39.69 | 19.31 |
| Ti | 16.87 | 23.53 |
| Ce | 0.00 | 0.00 |
| Nd | 8.50 | 3.94 |
| Bi | 6.68 | 2.14 |
[표 1] 및 [표 2]에서 볼 수 있는 바와 같이, 복합 보호 소자의 수직 방향으로 외곽 영역은 중심 영역에 비해 Ba 또는 Ti의 함량이 적고 Nd 또는 Bi의 함량이 많음을 알 수 있다. 따라서, Ba, Ti, Nd, Bi의 함량을 조절하여 시트들의 유전율을 조절할 수 있고, 본 발명에 따른 최외곽 시트의 유전율이 낮고 그 사이의 나머지 시트들의 유전율이 높은 복합 보호 소자를 구현할 수 있다.
한편, 본 발명의 복합 보호 소자는 보호층(320)을 다양한 형태로 형성할 수 있는데, 이러한 보호층(320)의 다양한 실시 예를 도 6 내지 도 8에 도시하였다.
도 6은 본 발명의 복합 보호 소자의 제 1 실시 예에 따른 보호층(320)의 단면 개략도 및 단면 사진이다. 즉, 보호층(320)은 적어도 일 영역의 두께가 다른 영역보다 작거나 크게 형성될 수 있는데, 도 6은 보호층(320)의 일부 영역을 확대한 단면 개략도 및 단면 사진이다.
도 6의 (a)에 도시된 바와 같이, 보호층(320)는 절연성 물질로 형성될 수 있다. 이때, 절연성 물질은 복수의 기공(미도시)을 포함하는 다공성 절연 물질을 이용할 수 있다. 즉, 보호층(320)에는 복수의 기공(미도시)이 형성될 수 있다. 기공이 형성됨으로써 ESD 등의 과전압을 더욱 용이하게 바이패스시킬 수 있다. 또한, 보호층(320)는 도전성 물질과 절연성 물질을 혼합하여 형성할 수 있다. 예를 들어, 보호층(320)는 도전성 세라믹과 절연성 세라믹을 혼합하여 형성할 수 있다. 이 경우 보호층(320)는 도전성 세라믹과 절연성 세라믹을 예를 들어 10:90 내지 90:10의 혼합 비율로 혼합하여 형성할 수 있다. 절연성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 높아지고, 도전성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 낮아질 수 있다. 따라서, 소정의 방전 개시 전압을 얻을 수 있도록 도전성 세라믹과 절연성 세라믹의 혼합 비율을 조절할 수 있다.
또한, 보호층(320)는 도전층과 절연층을 적층하여 소정의 적층 구조로 형성할 수 있다. 즉, 보호층(320)는 도전층과 절연층을 적어도 1회 적층하여 도전층과 절연층이 구분되어 형성할 수 있다. 예를 들어, 보호층(320)는 도전층과 절연층이 적층되어 2층 구조로 형성될 수 있고, 도전층, 절연층 및 도전층이 적층되어 3층 구조로 형성될 수 있다. 또한, 도전층(321a, 321b; 321)과 절연층(322)이 복수회 반복 적층되어 3층 이상의 적층 구조로 형성될 수도 있다. 예를 들어, 도 6의 (b)에 도시된 바와 같이 제 1 도전층(321a), 절연층(322) 및 제 2 도전층(321b)이 적층된 3층 구조의 보호층(320)이 형성될 수 있다. 한편, 도전층과 절연층을 복수회 적층하는 경우 최상층 및 최하층은 도전층이 위치할 수 있다. 이때, 도전층(321)과 절연층(322)의 적어도 일부에는 복수의 기공(미도시)이 형성될 수 있다. 예를 들어, 도전층(321) 사이에 형성된 절연층(322)은 다공성 구조로 형성되므로 절연층(322) 내에 복수의 기공이 형성될 수 있다.
또한, 보호층(320)은 소정 영역에 공극(void)이 더 형성될 수도 있다. 예를 들어, 도전성 물질과 절연성 물질이 혼합된 층의 사이에 공극이 형성될 수 있고, 도전층과 절연층 사이에 공극이 형성될 수도 있다. 즉, 도전성 물질과 절연성 물질의 제 1 혼합층, 공극 및 제 2 혼합층이 적층 형성될 수 있고, 도전층, 공극 및 절연층이 적층 형성될 수도 있다. 예를 들어, 보호층(320)는 도 6의 (c)에 도시된 바와 같이 제 1 도전층(321a), 제 1 절연층(322a), 공극(323), 제 2 절연층(322b) 및 제 2 도전층(321b)이 적층되어 형성될 수 있다. 즉, 도전층(321a, 321b; 321) 사이에 절연층(322a, 322b; 322)이 형성되고, 절연층(322) 사이에 공극(323)이 형성될 수 있다. 물론, 도전층, 절연층, 공극이 반복 적층되어 보호층(320)가 형성될 수도 있다. 한편, 도전층(321), 절연층(322) 및 공극(323)이 적층되는 경우 이들 모두의 두께가 모두 동일할 수 있고, 적어도 어느 하나의 두께가 다른 것들에 비해 얇을 수 있다. 예를 들어, 공극(323)이 도전층(321) 및 절연층(322)보다 얇을 수 있다. 또한, 도전층(321)은 절연층(322)과 동일 두께로 형성될 수도 있고, 절연층(322)보다 두껍거나 얇게 형성될 수도 있다. 한편, 공극(323)은 고분자 물질을 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 형성할 수 있다. 예를 들어, 도전성 세라믹이 포함된 제 1 고분자 물질, 절연성 세라믹이 포함된 제 2 고분자 물질, 그리고 도전성 세라믹 또는 절연성 세라믹 등이 포함되지 않은 제 3 고분자 물질을 비아홀 내에 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 도전층, 절연층 및 공극이 형성될 수 있다. 한편, 공극(323)은 층이 구분되지 않고 형성될 수도 있다. 예를 들어, 도전층(321a, 321b) 사이에 절연층(322)이 형성되고 절연층(322) 내에 수직 방향 또는 수평 방향으로 복수의 기공이 연결되어 공극(323)이 형성될 수 있다. 즉, 공극(323)은 절연층(322) 내에 복수의 기공으로 형성될 수 있다. 물론, 공극(323)이 복수의 기공에 의해 도전층(321)에 형성될 수도 있다.
한편, 보호층(320)에 이용되는 도전층(321)은 소정의 저항을 갖고 전류를 흐르게 할 수 있다. 예를 들어, 도전층(321)은 수Ω 내지 수백㏁을 갖는 저항체일 수 있다. 이러한 도전층(321)은 ESD 등이 과전압이 유입될 경우 에너지 레벨을 낮춰 과전압에 의한 복합 보호 소자의 구조적인 파괴가 일어나지 않도록 한다. 즉, 도전층(321)은 전기 에너지를 열 에너지로 변환시키는 히트 싱크(heat sink)의 역할을 한다. 이러한 도전층(321)은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 또한, 도전층(321)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 도전층(321)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.
또한, 보호층(320)에 이용되는 절연층(322)은 방전 유도 물질로 이루어질 수 있고, 다공성 구조를 가진 전기 장벽으로 기능할 수 있다. 이러한 절연층(322)은 절연성 세라믹으로 형성될 수 있고, 절연성 세라믹은 50∼50000 정도의 비유전율을 갖는 강유전체 물질이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 절연층(322)은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 즉, 절연층(322)은 전류가 흐르지 못하는 전기 절연성 물질로 형성되지만, 기공이 형성되므로 기공을 통해 전류가 흐를 수 있다. 이때, 기공의 크기가 커지거나 기공률이 커질수록 방전 개시 전압이 낮아질 수 있고, 이와 반대로 기공의 크기가 작아지거나 기공률이 낮아지면 방전 개시 전압이 높아질 수 있다. 그러나, 기공의 크기가 5㎛를 초과하거나 기공률이 80%를 초과하면 보호층(320)의 형상 유지가 어려울 수 있다. 따라서, 보호층(320)의 형상을 유지하면서 방전 개시 전압을 조절하도록 절연층(322)의 기공 크기 및 기공률을 조절할 수 있다. 한편, 보호층(320)이 절연 물질과 도전 물질의 혼합 물질로 형성되는 경우 절연 물질은 미세 기공 및 기공률을 갖는 절연성 세라믹을 이용할 수 있다. 또한, 절연층(322)은 미세 기공에 의해 시트의 저항보다 낮은 저항을 갖고, 미세 기공을 통해 부분 방전이 이루어질 수 있다. 즉, 절연층(322)은 미세 기공이 형성되어 미세 기공을 통해 부분 방전이 이루어진다. 이러한 절연층(322)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 절연층(322)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.
도 7은 본 발명의 복합 보호 소자의 제 2 실시 예에 따른 보호층(320)의 단면 개략도이다. 즉, 보호층(320)은 도 7의 (a)에 도시된 바와 같이 공극(323)을 포함할 수 있다. 즉, 보호층(320)는 시트를 관통하여 형성된 개구 내에 과전압 보호 물질을 충진하지 않고 공극(323)이 형성될 수 있다. 또한, 보호층(320)는 관통홀의 적어도 일 영역에 다공성 절연 물질이 형성될 수 있다. 즉, 도 7의 (b)에 도시된 바와 같이 관통홀의 측벽에 다공성 절연 물질이 도포되어 절연층(322)이 형성될 수 있고, 도 7의 (c)에 도시된 바와 같이 관통홀의 상부 및 하부의 적어도 하나에 절연층(322a, 322b; 322)이 형성될 수 있다.
도 8은 본 발명의 복합 보호 소자의 제 3 실시 예에 따른 보호층(320)의 단면 개략도로서, 도 8에 도시된 바와 같이 보호층(320)은 방전 전극(311, 312; 310)과 보호층(320) 사이에 형성된 방전 유도층(330)을 더 포함할 수 있다. 즉, 방전 전극(310)과 보호층(320) 사이에 방전 유도층(330)이 더 형성될 수 있다. 이때, 방전 전극(310)은 도전층(311a, 312a)과, 도전층(311a, 311a)의 적어도 일 표면에 형성된 다공성 절연층(311b, 312b)을 포함할 수 있다. 물론, 방전 전극(310)은 표면에 다공성 절연층이 형성되지 않은 도전층일 수도 있다.
이러한 방전 유도층(330)은 보호층(320)을 다공성 절연 물질을 이용하여 형성하는 경우 형성될 수 있다. 이때, 방전 유도층(330)은 보호층(320)보다 밀도가 높은 유전체층으로 형성될 수 있다. 즉, 방전 유도층(330)은 도전 물질로 형성될 수도 있고, 절연 물질로 형성될 수도 있다. 예를 들어, 다공성 ZrO를 이용하여 보호층(320)를 형성하고 Al을 이용하여 내부 전극(200)을 형성하는 경우 보호층(320)과 방전 전극(310) 사이에 AlZrO의 방전 유도층(330)이 형성될 수 있다. 한편, 보호층(320)로서 ZrO 대신에 TiO를 이용할 수 있고, 이 경우 방전 유도층(330)은 TiAlO로 형성될 수 있다. 즉, 방전 유도층(330)은 방전 전극(310)과 보호층(320)의 반응으로 형성될 수 있다. 물론, 방전 유도층(330)은 시트 물질이 더 반응하여 형성될 수 있다. 이 경우 방전 유도층(330)은 내부 전극 물질(예를 들어 Al), 보호부 물질(예를 들어 ZrO), 그리고 시트 물질(예를 들어 BaTiO3)의 반응에 의해 형성될 수 있다. 또한, 방전 유도층(330)은 시트 물질과 반응하여 형성될 수 있다. 즉, 보호층(320)이 시트와 접촉되는 영역에는 보호층(320)과 시트의 반응으로 방전 유도층(330)이 형성될 수 있다. 따라서, 방전 유도층(330)은 보호층(320)을 둘러싸도록 형성될 수 있다. 이때, 보호층(320)과 방전 전극(310) 사이의 방전 유도층(330)과 보호층(320)과 시트 사이의 방전 유도층(330)은 서로 다른 조성을 가질 수 있다. 한편, 방전 유도층(330)은 적어도 일 영역이 제거되어 형성될 수 있고, 적어도 일 영역의 두께가 다른 영역과 다르게 형성될 수도 있다. 즉, 방전 유도층(330)은 적어도 일 영역이 제거되어 불연속적으로 형성될 수 있고, 두께가 적어도 일 영역의 두께가 다르게 불균일하게 형성될 수 있다. 이러한 방전 유도층(330)은 소성 공정 시 형성될 수 있다. 즉, 소정의 온도에서 소성 공정 시 방전 전극 물질, ESD 보호 물질 등이 상호 확산하여 방전 전극(310)과 보호층(320) 사이에 방전 유도층(330)이 형성될 수 있다. 한편, 방전 유도층(330)은 보호층(320) 두께의 10%∼70%의 두께로 형성될 수 있다. 즉, 보호층(320)의 일부 두께가 방전 유도층(330)으로 변화될 수 있다. 따라서, 방전 유도층(330)은 보호층(320)보다 얇게 형성될 수 있고, 방전 전극(310)보다 두껍거나 같거나 얇은 두께로 형성될 수 있다. 이러한 방전 유도층(330)에 의해 보호층(320)으로 유도되는 ESD 전압의 방전 에너지의 레벨을 저하시킬 수 있다. 따라서, ESD 전압을 더욱 용이하게 방전하여 방전 효율을 향상시킬 수 있다. 또한, 방전 유도층(330)이 형성됨으로써 이종의 물질의 보호층(320)으로의 확산을 방지할 수 있다. 즉, 시트 물질과 내부 전극 물질의 보호층(320)으로의 확산을 방지할 수 있고, 과전압 보호 물질의 외부 확산을 방지할 수 있다. 따라서, 방전 유도층(330)이 확산 배리어(diffusion barrier)로서 이용될 수 있고, 그에 따라 보호층(320)의 파괴를 방지할 수 있다. 한편, 보호층(320)에 도전성 물질을 더 포함할 수 있는데, 이 경우 도전성 물질은 절연성 세라믹으로 코팅할 수 있다. 예를 들어, 도 6의 (a)를 이용하여 설명한 바와 같이 보호층(320)이 다공성 절연 물질과 도전성 물질이 혼합되어 형성되는 경우 도전 물질은 NiO, CuO, WO 등을 이용하여 코팅할 수 있다. 따라서, 도전성 물질이 다공성 절연 물질과 함께 보호층(320)의 재료로서 이용될 수 있다. 또한, 보호층(320)으로 다공성의 절연 물질 이외에 도전 물질을 더 이용하는 경우, 예를 들어 도 6의 (b) 및 도 6의 (c)에 도시된 바와 같이 두개의 도전층(321a, 321b) 사이에 절연층(322)이 형성되는 경우 방전 유도층(330)은 도전층(321)과 절연층(322) 사이에 형성될 수 있다. 한편, 방전 전극(310)은 일부 영역이 제거된 형상으로 형성될 수 있다. 즉, 방전 전극(310)은 부분적으로 제거되고 제거된 영역에 방전 유도층(330)이 형성될 수 있다. 그러나, 방전 전극(310)이 부분적으로 제거되더라도 평면 상으로 전체적으로 연결된 형상을 유지하므로 전기적인 특성이 저하되지는 않는다.
방전 전극(310)은 표면에 절연층이 형성되는 금속 또는 금속 합금으로 형성될 수 있다. 즉, 방전 전극(310)은 도전층(311a, 312a)과, 도전층(311a, 312a)의 적어도 일 표면에 형성된 다공성 절연층(311b, 312b)을 포함할 수 있다. 이때, 다공성 절연층(311b, 312b)은 방전 전극(310)의 적어도 일 표면에 형성될 수 있다. 즉, 보호층(320)과 접촉되지 않는 일 표면 및 접촉되는 타 표면에만 각각 형성될 수도 있고, 보호층(320)과 접촉되지 않는 일 표면 및 보호층(320)과 접촉되는 타 표면에 모두 형성될 수 있다. 또한, 다공성 절연층(311b. 312b)은 도전층(311a, 312a)의 적어도 일 표면에 전체적으로 형성될 수도 있고, 적어도 일부에만 형성될 수도 있다. 그리고, 다공성 절연층(311b, 312b)은 적어도 일 영역이 제거되거나 얇은 두께로 형성될 수도 있다. 즉, 도전층(311a, 312a) 상의 적어도 일 영역에 다공성 절연층(311b, 312b)이 형성되지 않을 수 있고, 적어도 일 영역의 두께가 다른 영역의 두께보다 얇거나 두껍게 형성될 수도 있다. 이러한 방전 전극(310)은 소성 중 표면에 산화막이 형성되고 내부는 도전성을 유지하는 Al로 형성할 수 있다. 즉, Al을 시트 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 내부 전극(200)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다.
한편, 본 발명의 일 실시 예는 보호층(320)이 시트(106)에 형성된 관통홀에 과전압 보호 물질이 매립 또는 도포되어 형성되었다. 그러나, 보호층(320)은 시트의 소정 영역에 형성되고, 보호층(320)에 각각 접촉되도록 방전 전극(310)이 형성될 수 있다. 즉, 도 9의 다른 예의 단면도에 도시된 바와 같이 시트(105) 상에 두 방전 전극(311, 312)이 수평 방향으로 소정 간격 이격되어 형성되고, 두 방전 전극(311, 312) 사이에 보호층(320)이 형성될 수 있다.
보호부(3000)는 동일 평면 상에 이격되어 형성된 적어도 두개의 방전 전극(311, 312)과, 적어도 두개의 방전 전극(311, 312) 사이에 마련된 적어도 하나의 ESD 보호층(320)을 포함할 수 있다. 즉, 시트의 소정 영역, 예를 들어 중앙부에서 서로 이격되도록 외부 전극(4000)이 형성된 방향, 즉 X 방향으로 두개의 방전 전극(311, 312)이 마련될 수 있고, 또한 이와 직교하는 방향으로 적어도 둘 이상의 방전 전극(미도시)이 더 마련될 수도 있다. 따라서, 외부 전극(4000)이 형성된 방향과 직교하는 방향으로 적어도 하나의 방전 전극이 형성되고, 소정 간격 이격되어 대향되도록 적어도 하나의 방전 전극이 형성될 수 있다. 예를 들어, 보호부(3000)는 도 9에 도시된 바와 같이 제 5 시트(105)와, 제 5 시트(105) 상에 이격되어 형성된 제 1 및 제 2 방전 전극(311, 312)과, 제 5 시트(105) 상에 형성된 보호층(320)을 포함할 수 있다. 여기서, 보호층(320)은 적어도 일부가 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 제 1 방전 전극(311)은 외부 전극(4100)과 연결되어 제 5 시트(105) 상에 형성되며 말단부가 보호층(320)과 연결되도록 형성된다. 제 2 방전 전극(312)은 외부 전극(4200)과 연결되어 제 5 시트(105) 상에 제 1 방전 전극(311)과 이격되어 형성되며 말단부가 보호층(320)과 연결되도록 형성된다. 보호층(320)은 제 5 시트(105)의 소정 영역, 예를 들어 중심부에 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 이때, 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 일부 중첩되도록 형성될 수 있다. 보호층(320)이 제 1 및 제 2 방전 전극(311, 312) 사이의 노출된 제 5 시트(105) 상에 형성되어 제 1 및 제 2 방전 전극(311, 312)의 측면과 연결될 수도 있다. 그러나, 이 경우 보호층(320)이 제 1 및 제 2 방전 전극(311, 312)과 접촉되지 않고 이격될 수 있으므로 제 1 및 제 2 방전 전극(311, 312)과 중첩되도록 ESD 보호층(320)을 형성하는 것이 바람직하다. 이렇게 방전 전극(310) 및 보호층(320)이 동일 평면 상에 형성되는 경우에도 외부 전극(4000)이 내부 전극(200)과 적어도 일부 중첩되도록 형성되고, 최외곽 시트, 즉 제 1 및 제 10 시트(101, 110)는 그 사이에 나머지 시트들, 즉 제 2 내지 제 9 시트(102 내지 109)보다 유전율이 낮도록 형성될 수 있다.
상기한 바와 같은 본 발명의 실시 예들에 따른 복합 보호 소자는 도 10에 도시된 바와 같이 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 마련될 수 있다. 즉, 외부 전극(4000)의 어느 하나가 접지 단자에 연결될 수 있고, 다른 하나가 전자기기의 금속 케이스(10)에 연결될 수 있다. 이때, 접지 단자는 내부 회로(20) 내에 마련될 수 있다. 예를 들어, 제 1 외부 전극(4100)이 접지 단자에 연결되고, 제 2 외부 전극(4200)이 금속 케이스(10)에 연결될 수 있다. 또한, 도 11에 도시된 바와 같이 제 2 외부 전극(4200)과 금속 케이스(10) 사이에 콘택터, 도전성 가스켓 등의 도전성 부재를 이용한 콘택부(30)가 더 마련될 수 있다. 따라서, 내부 회로(20)의 접지 단자로부터 금속 케이스(10)로 전달되는 감전 전압을 차단할 수 있고, 외부로부터 내부 회로로 인가되는 ESD 등의 과전압을 접지 단자로 바이패스시킬 수 있다. 즉, 본 발명의 복합 보호 소자는 정격 전압 및 감전 전압에서는 외부 전극(4000) 사이에서 전류가 흐르지 못하고, ESD 전압에서는 보호층(320)를 통해 전류가 흘러 과전압이 접지 단자로 바이패스된다. 한편, 복합 보호 소자는 방전 개시 전압이 정격 전압보다 높고 ESD 전압보다 낮을 수 있다. 예를 들어, 복합 보호 소자는 정격 전압이 100V 내지 240V일 수 있고, 감전 전압은 회로의 동작 전압과 같거나 높을 수 있으며, 외부의 정전기 등에 의해 발생되는 ESD 전압은 감전 전압보다 높을 수 있다. 또한, 외부로부터의 통신 신호, 즉 교류 주파수는 내부 전극(200) 사이에 형성되는 캐패시터에 의해 내부 회로(20)로 전달될 수 있다. 따라서, 별도의 안테나가 마련되지 않고 금속 케이스(10)를 안테나로 이용하는 경우에도 외부로부터 통신 신호를 인가받을 수 있다. 결국, 본 발명에 따른 복합 보호 소자는 감전 전압을 차단하고, ESD 전압을 접지 단자로 바이패스시키며, 통신 신호를 내부 회로로 인가할 수 있다.
또한, 본 발명의 일 실시 예에 따른 복합 보호 소자는 내압 특성이 높은 시트를 복수 적층하여 본체(100)를 형성함으로써 불량 충전기에 의한 내부 회로(20)에서 금속 케이스(10)로의 예를 들어 310V의 감전 전압이 유입될 때 누설 전류가 흐르지 않도록 절연 저항 상태를 유지할 수 있고, 보호층(320) 역시 금속 케이스(10)에서 내부 회로(20)로의 과전압 유입 시 과전압을 바이패스시켜 소자의 파손없이 높은 절연 저항 상태를 유지할 수 있다. 즉, 보호층(320)는 다공성 구조로 이루어져 미세 기공을 통해 전류를 흐르게 하는 다공성 절연 물질을 포함하고, 에너지 레벨을 낮춰 전기 에너지를 열 에너지로 변환시키는 도전성 물질을 더 포함함으로써 외부로부터 유입되는 과전압을 바이패스시켜 회로를 보호할 수 있다. 따라서, 과전압에 의해서도 절연 파괴되지 않고, 그에 따라 금속 케이스(10)를 구비하는 전자기기 내에 마련되어 불량 충전기에서 발생된 감전 전압이 전자기기의 금속 케이스(10)를 통해 사용자에게 전달되는 것을 지속적으로 방지할 수 있다. 한편, 일반적인 MLCC(Multi Layer Capacitance Circuit)는 감전 전압은 보호하지만 ESD에는 취약한 소자로 이는 반복적인 ESD 인가 시 전하 차징(Charging)에 의한 누설 포인트(Leak point)로 스파크(Spark)가 발생하여 소자 파손 현상이 발생될 수 있다. 그러나, 본 발명은 내부 전극(200) 사이에 다공성 절연 물질을 포함하는 보호층(320)가 형성됨으로써 과전압을 보호층(320)를 통해 패스시킴으로써 본체(100)의 적어도 일부가 파괴되지 않는다.
그리고, 외부 전극(4000)과 내부 전극(200)이 중첩되도록 함으로써 외부 전극(4000)과 내부 전극(200) 사이에 소정의 기생 캐패시턴스가 생성될 수 있고, 외부 전극(4000)과 내부 전극(200)의 중첩 면적을 조절함으로써 복합 보호 소자의 캐패시턴스를 조절할 수 있다. 그런데, 복합 보호 소자의 캐패시턴스는 전자기기 내의 안테나 성능에 영향을 미치게 되므로 복합 보호 소자의 캐패시턴스의 산포를 바람직하게는 5% 이내로 유지하기 위해 높은 유전율을 가진 시트(100)를 이용하게 된다. 따라서, 시트(100)의 유전율이 높을수록 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향이 증가하게 된다. 그러나, 최외곽에 위치하는 시트의 유전율이 그 사이의 나머지 시트들의 유전율보다 낮으므로 내부 전극(200)과 외부 전극(4000) 사이의 기생 캐패시턴스의 영향을 감소시킬 수 있다.
본 발명은 스마트 폰의 전자기기 내에 마련되어 외부로부터 인가되는 ESD 등의 과전압으로부터 전자기기를 보호하고, 전자기기 내부로부터의 누설 전류를 차단하여 사용자를 보호하는 복합 보호 소자를 예로 들어 설명하였다. 그러나, 본 발명의 복합 보호 소자는 스마트 폰 이외에 각종 전기전자 기기 내에 마련되어 적어 둘 이상의 보호 기능을 수행할 수 있다.
한편, 금속 케이스(10)와 복합 보호 소자 사이에는 도 11에 도시된 바와 같이 금속 케이스(10)와 전기적으로 접촉되며 탄성력을 가지는 콘택부(30)가 마련될 수 있다. 즉, 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 콘택부(30)와 본 발명에 따른 복합 보호 소자가 마련될 수 있다. 콘택부(30)는 전자기기의 외부에서 외력이 가해질 때 그 충격을 완화할 수 있도록 탄성력을 가지며, 도전성의 물질을 포함하는 재료로 이루어질 수 있다. 이러한 콘택부(30)는 예를 들어 도 12에 도시된 바와 같이 클립(clip) 형상일 수 있으며, 도 13에 도시된 바와 같이 도전성 가스켓일 수도 있다. 또한, 콘택부(30)는 적어도 일 영역이 내부 회로(20), 예를 들어 PCB에 실장될 수 있다. 이러한 콘택부(30)를 포함하는 복합 보호 소자를 도 12 및 도 13을 이용하여 설명하면 다음과 같다.
도 12 및 도 13은 본 발명의 일 실시 예의 변형 예들에 따른 복합 보호 소자의 단면도로서, 금속 케이스(10)와 내부 회로(20) 사이에 복합 보호 소자가 마련되고, 복합 보호 소자의 제 2 외부 전극(4200) 상에 도 12 및 도 13에 각각 도시된 바와 같이 클립 형상의 콘택부(5100) 또는 도전성 물질층을 이용한 콘택부(5200)가 마련될 수 있다. 콘택부(5100, 5200)는 전자 기기의 외부에서 외력이 가해질 때, 그 충격을 완화할 수 있도록 탄성력을 가지며, 도전성의 물질을 포함하는 재료로 이루어진다. 한편, 복합 보호 소자의 제 1 외부 전극(4100)은 내부 회로(20)에 접촉되어 마련될 수 있고, 내부 회로(20)와 제 1 외부 전극(4100) 사이에 스테인레스 스틸 등의 금속층이 더 마련될 수 있다.
도 12에 도시된 바와 같이, 콘택부(5100)는 클립(clip) 형상일 수 있다. 클립 형상의 콘택부(5100)는 복합 보호 소자 상에 마련된 지지부(5110)와, 지지부(5110)의 상측에 마련되어 금속 케이스 등의 도전체와 대향 위치되며 적어도 일부가 도전체와 접촉될 수 있는 접촉부(5120)와, 지지부(5110) 및 접촉부(5120)의 일측 사이에 마련되어 이들을 연결하도록 하며 탄성력을 가지는 연결부(5130)를 포함할 수 있다. 여기서, 연결부(5130)는 지지부(5110)의 일단과 접촉부(5120)의 일단을 연결하도록 형성되는데, 곡률을 가지도록 형성될 수 있다. 즉, 연결부(5130)은 외력에 의해 가압되면 회로 기판(20)이 위치된 방향으로 눌려지고, 외력이 해제되면 원래 상태로 복원되는 탄성력을 가진다. 따라서, 콘택부(5100)는 적어도 연결부(5130)가 탄성력을 갖는 금속 물질로 형성될 수 있다.
또한, 본 발명의 콘택부는 전도성 및 탄성을 가지는 클립 형태 이외에 전도성 고무, 전도성 실리콘, 내부에 전도성 도선이 삽입된 탄성체, 표면이 도체로 코팅 또는 접합된 가스켓을 포함할 수 있다. 즉, 도 13에 도시된 바와 같이 콘택부(5200)는 전도성 물질층을 포함할 수 있다. 예를 들어, 전도성 가스켓의 경우 내부는 비전도성 탄성체로 이루어지고 외부는 전도성 물질이 코팅될 수 있다. 전도성 가스켓은 도시되지 않았지만 내부에 관통공이 형성된 절연 탄성 코어와, 절연 탄성 코어를 둘러싸도록 형성된 도전층을 포함할 수 있다. 절연 탄성 코어는 내부에 관통공이 형성된 튜브 형상으로, 단면은 대략 사각형이나 원형으로 형성될 수 있으나, 이에 한정되지 않고 다양한 형상으로 형성될 수 있다. 예를 들어, 절연 탄성 코어는 내부에 관통공이 형성되지 않을 수 있다. 이러한 절연 탄성 코어는 실리콘 또는 탄성 고무 등으로 형성될 수 있다. 도전층은 절연 탄성 코어를 감싸도록 형성될 수 있다. 이러한 도전층은 적어도 하나의 금속층으로 형성될 수 있는데, 예를 들어 금, 은, 구리 등으로 형성될 수 있다. 한편, 도전층이 형성되지 않고 탄성 코어에 도전성 파우더가 혼합될 수도 있다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
1000 : 적층체 2000 : 캐패시터부
3000 : 보호부 4000 : 외부 전극
3000 : 보호부 4000 : 외부 전극
Claims (14)
- 복수의 시트가 적층된 적층체;
상기 적층체 내부에 형성된 복수의 내부 전극;
상기 시트의 적어도 일부에 형성된 과전압 보호부; 및
상기 적층체 외부에 마련되어 상기 내부 전극 및 과전압 보호부와 연결되는 외부 전극을 포함하고,
상기 외부 전극과 최외곽 내부 전극 사이에 마련된 시트의 유전율이 다른 시트의 유전율과 다르며,
상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트는 나머지 시트에 비해 Ba 또는 Ti 함량이 낮거나, Nd 또는 Bi 함량이 높은 복합 보호 소자.
- 청구항 1에 있어서, 상기 과전압 보호부는 적어도 두개의 방전 전극과, 상기 방전 전극 사이에 마련된 적어도 하나의 과전압 보호층을 포함하는 복합 보호 소자.
- 청구항 2에 있어서, 상기 과전압 보호층은 다공성의 절연 물질, 도전 물질 및 공극 중 적어도 하나를 포함하는 복합 보호 소자.
- 청구항 2에 있어서, 상기 방전 전극과 인접한 상기 내부 전극은 동일 외부 전극과 연결되는 복합 보호 소자.
- 청구항 2에 있어서, 상기 방전 전극과 인접한 상기 내부 전극은 다른 외부 전극과 연결되는 복합 보호 소자.
- 청구항 1에 있어서, 상기 복수의 내부 전극 중에서 적어도 하나는 다른 내부 전극과 다른 길이로 형성된 복합 보호 소자.
- 청구항 1에 있어서, 상기 외부 전극은 적어도 일 영역의 두께가 다른 영역과 다른 복합 보호 소자.
- 삭제
- 청구항 1에 있어서, 상기 최외곽 내부 전극은 상기 외부 전극과 중첩되는 영역이 나머지 영역보다 폭이 넓게 형성된 복합 보호 소자.
- 삭제
- 청구항 1에 있어서, 상기 외부 전극과 상기 최외곽 내부 전극 사이에 마련된 시트의 비유전율이 100 이하이고, 나머지 시트의 비유전율이 500 이상인 복합 보호 소자.
- 청구항 1에 있어서, 상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 하나 상에 연장되어 최외곽 내부 전극과 일부 중첩되는 복합 보호 소자.
- 삭제
- 사용자가 접촉 가능한 도전체와 내부 회로 사이에 마련되어 감전 전압을 차단하고 과전압을 바이패스시키는 복합 보호 소자를 포함하며,
상기 복합 보호 소자는 청구항 1 내지 청구항 7, 청구항 9, 청구항 11 및 청구항 12 중 어느 한 항 기재의 복합 보호 소자를 포함하는 전자기기.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160165265A KR101828991B1 (ko) | 2016-12-06 | 2016-12-06 | 복합 보호 소자 및 이를 구비하는 전자기기 |
| PCT/KR2017/012810 WO2018105912A1 (ko) | 2016-12-06 | 2017-11-13 | 복합 보호 소자 및 이를 구비하는 전자기기 |
| US16/464,262 US20190287728A1 (en) | 2016-12-06 | 2017-11-13 | Composite protection element and electronic device including same |
| CN201780075869.4A CN110050317A (zh) | 2016-12-06 | 2017-11-13 | 复合式保护元件及包含其的电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160165265A KR101828991B1 (ko) | 2016-12-06 | 2016-12-06 | 복합 보호 소자 및 이를 구비하는 전자기기 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180013877A Division KR20180065008A (ko) | 2018-02-05 | 2018-02-05 | 복합 보호 소자 및 이를 구비하는 전자기기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101828991B1 true KR101828991B1 (ko) | 2018-03-29 |
Family
ID=61907244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160165265A KR101828991B1 (ko) | 2016-12-06 | 2016-12-06 | 복합 보호 소자 및 이를 구비하는 전자기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190287728A1 (ko) |
| KR (1) | KR101828991B1 (ko) |
| CN (1) | CN110050317A (ko) |
| WO (1) | WO2018105912A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220319777A1 (en) * | 2021-03-31 | 2022-10-06 | Tdk Corporation | Laminated electronic component |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210046259A (ko) * | 2019-10-18 | 2021-04-28 | 주식회사 아모텍 | 복합형 감전방지소자 |
| US11476340B2 (en) * | 2019-10-25 | 2022-10-18 | Ohio State Innovation Foundation | Dielectric heterojunction device |
| US11848389B2 (en) | 2020-03-19 | 2023-12-19 | Ohio State Innovation Foundation | Low turn on and high breakdown voltage lateral diode |
| KR20220040918A (ko) * | 2020-09-24 | 2022-03-31 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257781A (ja) * | 2002-03-05 | 2003-09-12 | Murata Mfg Co Ltd | 放電機能付き積層セラミックコンデンサ |
| JP2005340589A (ja) * | 2004-05-28 | 2005-12-08 | Murata Mfg Co Ltd | 積層型正特性サーミスタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722210A (ja) * | 1993-07-05 | 1995-01-24 | Murata Mfg Co Ltd | 複合機能素子 |
| JPH10209707A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 積層フィルタおよび積層モジュール |
| US7329976B2 (en) * | 2005-04-27 | 2008-02-12 | Kyocera Corporation | Laminated electronic component |
| CN106133860B (zh) * | 2014-04-02 | 2019-09-17 | 株式会社村田制作所 | 芯片型电子部件 |
| KR101585619B1 (ko) * | 2014-11-20 | 2016-01-15 | 주식회사 아모텍 | 감전보호소자 및 이를 구비한 휴대용 전자장치 |
| WO2016178524A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| KR101808794B1 (ko) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | 적층체 소자 |
-
2016
- 2016-12-06 KR KR1020160165265A patent/KR101828991B1/ko active IP Right Grant
-
2017
- 2017-11-13 WO PCT/KR2017/012810 patent/WO2018105912A1/ko active Application Filing
- 2017-11-13 CN CN201780075869.4A patent/CN110050317A/zh not_active Withdrawn
- 2017-11-13 US US16/464,262 patent/US20190287728A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257781A (ja) * | 2002-03-05 | 2003-09-12 | Murata Mfg Co Ltd | 放電機能付き積層セラミックコンデンサ |
| JP2005340589A (ja) * | 2004-05-28 | 2005-12-08 | Murata Mfg Co Ltd | 積層型正特性サーミスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220319777A1 (en) * | 2021-03-31 | 2022-10-06 | Tdk Corporation | Laminated electronic component |
| US11935700B2 (en) * | 2021-03-31 | 2024-03-19 | Tdk Corporation | Laminated electronic component with differing glass content electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110050317A (zh) | 2019-07-23 |
| WO2018105912A1 (ko) | 2018-06-14 |
| US20190287728A1 (en) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107112129B (zh) | 防止触电的装置以及包含该装置的电子装置 | |
| KR101828991B1 (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| TWI645633B (zh) | 接觸器 | |
| KR101949442B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR20180065008A (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| KR101789243B1 (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| KR101934084B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR101936779B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR101828990B1 (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| KR20180044018A (ko) | 회로 보호 소자 | |
| KR102053355B1 (ko) | 적층형 소자 및 이를 구비하는 전자기기 | |
| KR20180062988A (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| KR101798959B1 (ko) | 컨택터 및 이를 구비하는 전자기기 | |
| KR20180074204A (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
| EP3767647A1 (en) | Ceramic overvoltage protection device having low capacitance and improved durability | |
| KR20180066003A (ko) | 감전 방지 컨택터 | |
| KR20200117843A (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR20170126840A (ko) | 적층형 소자 및 이를 구비하는 전자기기 | |
| WO2020106388A1 (en) | Ceramic overvoltage protection device having low capacitance and improved durability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |