WO2016178524A1 - 감전 방지 소자 및 이를 구비하는 전자기기 - Google Patents

감전 방지 소자 및 이를 구비하는 전자기기 Download PDF

Info

Publication number
WO2016178524A1
WO2016178524A1 PCT/KR2016/004738 KR2016004738W WO2016178524A1 WO 2016178524 A1 WO2016178524 A1 WO 2016178524A1 KR 2016004738 W KR2016004738 W KR 2016004738W WO 2016178524 A1 WO2016178524 A1 WO 2016178524A1
Authority
WO
WIPO (PCT)
Prior art keywords
esd protection
electric shock
layer
insulating
thickness
Prior art date
Application number
PCT/KR2016/004738
Other languages
English (en)
French (fr)
Inventor
박인길
노태형
조승훈
허성진
이동석
신민섭
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150153342A external-priority patent/KR101808794B1/ko
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to US15/571,847 priority Critical patent/US20180124904A1/en
Priority to CN201680004534.9A priority patent/CN107112133B/zh
Publication of WO2016178524A1 publication Critical patent/WO2016178524A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to an electric shock prevention device, and more particularly, to an electric shock prevention device capable of preventing the electric shock voltage from being transmitted to a user through a chargeable electronic device such as a smart phone.
  • the use of mobile communication terminal has evolved from the center of voice call to the convenience service of smartphone based life through data communication service.
  • various frequency bands are used according to the multifunctionalization of smart phones and the like. That is, a plurality of functions using different frequency bands, such as wireless LAN, Bluetooth, and GPS, are adopted in one smartphone.
  • the internal circuit density in a limited space is increased. This inevitably causes noise interference between internal circuits.
  • a plurality of circuit protection elements are used. For example, a capacitor, a chip bead, a common mode filter, and the like, which remove noise in different frequency bands, are used.
  • a shock current is generated by charging using a non-genuine charger or a defective charger using an overcurrent protection circuit or a low quality device. Such a shock current is transmitted to the ground terminal of the smartphone, and again from the ground terminal to the metal case, the user in contact with the metal case may be electrocuted.
  • using a smartphone during charging using a non-genuine charger in a smartphone using a metal case may cause an electric shock accident.
  • the present invention provides an electric shock prevention device that can be provided in an electronic device such as a smartphone to prevent an electric shock of a user due to a shock current input from a charger.
  • the present invention provides an electric shock prevention device that is not dielectrically broken by an electrostatic discharge (ESD).
  • ESD electrostatic discharge
  • An electric shock prevention device includes a laminate in which a plurality of insulating sheets are stacked; An ESD protection part formed on at least a portion of the insulating sheet to prevent an ESD voltage, wherein the ESD protection part includes at least one ESD protection layer including a porous insulating material.
  • the capacitor further includes a capacitor unit having a plurality of electrodes provided therebetween, wherein the ESD protection unit is formed in parallel between the capacitor unit and the circuit.
  • the laminate has a length of 0.3 mm to 1.1 mm in one direction, a width of 0.15 mm to 0.55 mm in the other direction orthogonal thereto, and a thickness of 0.15 mm to 0.55 mm.
  • the length, width and thickness are 0.55 mm to 0.65 mm, 0.25 mm to 0.35 mm and 0.25 mm to 0.35 mm, respectively.
  • the length, width and thickness are 0.35 mm to 0.45 mm, 0.15 mm to 0.25 mm and 0.15 mm to 0.25 mm, respectively.
  • the insulating sheet has a dielectric constant of 10 to 20000 and a thickness of 5 ⁇ m to 300 ⁇ m.
  • the internal electrode is formed with an area of 25% to 85% of the sheet area.
  • At least two ESD protection layers are provided.
  • At least two ESD protection layers are provided on the same plane, or at least two or more ESD planes are provided on at least two planes.
  • the ESD protection unit further includes at least two discharge electrodes formed to be connected to the at least one ESD protection layer.
  • the at least two discharge electrodes are formed spaced apart from each other in the stacking direction of the insulating sheet.
  • the ESD protection layer is formed by embedding the porous insulating material in at least one region of a diameter of 100 ⁇ m to 500 ⁇ m and a through hole having a thickness of 10 ⁇ m to 50 ⁇ m formed on at least one insulating sheet.
  • the discharge electrodes are provided at least two or more spaced apart from each other in one direction on the same sheet, at least two or more in the other direction perpendicular to each other, the ESD protection layer is provided between the discharge electrodes spaced apart in the one direction.
  • the discharge electrode is formed at least one region facing each other with the ESD protection layer interposed therebetween, at least one region is formed to be bent, or formed at a predetermined inclination from one side to the other side.
  • the ESD protection layer further includes a void.
  • the ESD protection layer further includes at least one of a conductive material, a void, and a mixed material of the conductive material and the insulating material.
  • the ESD protection layer is repeatedly formed at least two or more times of the insulating material, the conductive material, the voids, and a mixed material of the conductive material and the insulating material.
  • the insulating material has a porosity of 1 nm to 5 ⁇ m with a porosity of 30% to 80%.
  • the conductive material includes one or more of La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi.
  • At least one internal electrode of the capacitor part is formed in a shape in which at least one region is removed.
  • the capacitance is 2 kW to 150 kW.
  • an electronic device includes an electric shock prevention device provided between a metal case and an internal circuit to block an electric shock voltage and bypass an ESD voltage, wherein the electric shock prevention device includes a laminate in which a plurality of insulating sheets are stacked. sieve; A capacitor unit including a plurality of internal electrodes formed in the stack; An ESD protection unit formed on at least a portion of the insulating sheet and including at least two discharge electrodes and at least one ESD protection layer; And an external electrode provided on at least two side surfaces of the outside of the stack and connected to the capacitor part and the ESD protection part.
  • the capacitor unit transmits a communication signal between an external circuit and the internal circuit.
  • An electric shock prevention device may be provided between a metal case of an electronic device and an internal circuit to block an electric shock voltage transmitted from a ground terminal of the internal circuit. Therefore, it is possible to prevent the electric shock voltage generated in the defective charger from being transmitted to the user through the metal case from the ground terminal inside the electronic device.
  • the electric shock prevention device may include an ESD protection unit, and the ESD protection unit may be made of a porous structure to allow current to flow through the micropores to bypass the incoming ESD to the ground terminal to maintain the insulation state of the device. Therefore, the electric shock voltage can be interrupted continuously and the ESD voltage applied from the outside can be bypassed to the ground terminal.
  • the dielectric sheet of the capacitor portion i.e., the dielectric constant of 10 to 20000 and the thickness of the dielectric material of 5 mu m to 300 mu m can maintain the capacitance even if the size of the element is reduced.
  • the thickness of the insulating sheet can be increased by two or more times in at least one region between the internal electrodes by deforming the internal electrode of the capacitor portion to a floating type, so that the insulation resistance of the insulating sheet is reduced even if the chip size is reduced. Breakage can be prevented and high voltage withstand voltage characteristics can be maintained.
  • FIG. 1 is a perspective view of an electric shock prevention device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
  • FIG. 3 is an equivalent circuit diagram of an electric shock prevention device according to a first embodiment of the present invention.
  • FIG 4 and 5 are cross-sectional and cross-sectional view of the ESD protection layer of the electric shock protection device according to the embodiments of the present invention.
  • FIG. 6 is a cross-sectional view of an electric shock prevention device according to a second embodiment of the present invention.
  • FIG. 7 to 9 are schematic views of the electric shock prevention device according to the modifications of the second embodiment of the present invention.
  • FIGS 10 to 13 are cross-sectional views of the electric shock prevention device according to the third embodiment of the present invention.
  • 18 to 21 are cross-sectional views of the electric shock prevention device according to the fifth embodiment of the present invention.
  • FIG. 1 is a perspective view of an electric shock prevention device according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1
  • FIG. 3 is an equivalent circuit diagram.
  • an electric shock prevention device according to a first exemplary embodiment of the present invention is provided in a laminate 1000 in which a plurality of insulating sheets 100 (101 to 111) are stacked and in a laminate 1000. And at least one capacitor unit 2000 and 4000 having a plurality of internal electrodes 200 and 201 to 208, at least one discharge electrode 310 and 311 and 312, and an ESD protection layer 320.
  • the protection unit 3000 may be included.
  • the first and second capacitor parts 2000 and 4000 may be provided in the stack 1000, and the ESD protection part 3000 may be provided therebetween. That is, the first capacitor part 2000, the ESD protection part 3000, and the second capacitor part 4000 may be stacked in the stack 1000 to implement an electric shock prevention device.
  • the electronic device may further include external electrodes 5100, 5200; 5000 formed on two opposite sides of the stack 1000 and connected to the first and second capacitor parts 2000 and 4000 and the ESD protection part 3000. can do.
  • the electric shock prevention device may include at least one capacitor part and at least one ESD protection part. That is, a capacitor unit may be provided on either the lower side or the upper side of the ESD protection unit 3000, and at least one capacitor unit may be provided on the upper side and the lower side of the two or more ESD protection units 3000 spaced apart from each other.
  • Such an electric shock protection element is provided between the internal circuit (e.g., PCB) of the electronic device and the metal case to block the electric shock voltage, bypass the ESD voltage to the ground terminal, and maintain the electric shock voltage by not breaking the insulation by ESD. Can be blocked.
  • the laminate 1000 is formed by stacking a plurality of insulating sheets 101 to 111;
  • the laminate 1000 has a predetermined length in one direction (for example, the X direction) and another direction (for example, the Y direction) orthogonal thereto, and has a predetermined height in the vertical direction (for example, the Z direction). It may be provided in a substantially hexahedral shape having a. That is, when the forming direction of the external electrode 5000 is in the X direction, the direction orthogonal to this in the horizontal direction may be the Y direction, and the vertical direction may be the Z direction.
  • the length of the X direction is longer than the length of the Y direction and the length of the Z direction
  • the length of the Y direction may be equal to or different from the length of the Z direction.
  • the length of the Y direction may be shorter or longer than the length of the Z direction.
  • the ratio of the lengths in the X, Y, and Z directions may be 2 to 5: 1: 0.5 to 1. That is, the length of the X direction may be about 2 to 5 times longer than the length of the Y direction based on the length of the Y direction, and the length of the Z direction may be 0.5 to 1 times the length of the Y direction.
  • the lengths of the X, Y, and Z directions may be variously modified according to the internal structure of the electronic device to which the discharge sensing device is connected, the shape of the discharge sensing device, and the like.
  • at least one capacitor part 2000 and 4000 and at least one ESD protection part 3000 may be provided in the stack 1000.
  • the first capacitor part 2000, the ESD protection part 3000, and the second capacitor part 4000 may be provided in the stacking direction of the sheet 100, that is, the Z direction.
  • the plurality of insulating sheets 100 may each have a predetermined dielectric constant, for example, 10 to 20000, preferably 200 to 3000.
  • the insulating sheet 100 may be formed of a material including at least one of dielectric material powder such as MLCC, BaTiO 3 , BaCO 3 , TiO 2 , Nd 2 O 3 , Bi 2 O 3 , Zn0, and Al 2 O 3 . have.
  • the plurality of insulating sheets 100 may all be formed to have the same thickness, and at least one may be formed thicker or thinner than the others. That is, the insulating sheet of the ESD protection unit 3000 may be formed to have a different thickness from the insulating sheets of the first and second capacitors 2000 and 4000, and the ESD protection unit 3000 and the first and second capacitors ( The insulating sheet formed between 2000 and 4000 may be formed to a different thickness from the other sheets.
  • the thickness of the insulating sheet may be the ESD protection unit 3000.
  • the distance between the ESD protection unit 3000 and the first and second capacitor parts 2000 and 4000 is formed to be thinner or the same as the distance between the internal electrodes of the first and second capacitor parts 2000 and 4000, or It may be formed thinner or the same as the thickness of the ESD protection unit 3000.
  • the insulating sheets 102 to 104 and 108 to 110 of the first and second capacitors 2000 and 4000 may be formed to have the same thickness, and either one may be thinner or thicker than the other.
  • the insulating sheets 100 may be formed to have a thickness that is not destroyed when ESD is applied, for example, 5 ⁇ m to 300 ⁇ m.
  • the laminate 1000 may further include a lower cover layer (not shown) and an upper cover layer (not shown) provided on the lower and upper portions of the first and second capacitor parts 2000 and 4000, respectively.
  • the first insulating sheet 101 may function as the lower cover layer and the eleventh insulating sheet 111 may function as the upper cover layer.
  • the lower and upper cover layers may be provided by stacking a plurality of magnetic sheets, and may have the same thickness.
  • a nonmagnetic sheet for example, a glass sheet, may be further formed on the outermost portion of the lower and upper cover layers formed of the magnetic sheet, that is, the lower and upper surfaces.
  • the lower and upper cover layers may be thicker than the insulating sheets therein, that is, the second to tenth insulating sheets 102 to 110. Therefore, when the first and eleventh insulating sheets 101 and 111 function as lower and upper cover layers, they may be thicker than the second to tenth insulating sheets 102 to 110.
  • the first capacitor part 2000 may be provided under the ESD protection part 3000, and may include at least two internal electrodes and at least two insulating sheets provided therebetween.
  • the first capacitor part 2000 may include the first to fourth insulating sheets 101 to 104 and the first to fourth internal electrodes 201 to 4 formed on the first to fourth insulating sheets 101 to 104, respectively. 204).
  • the first to fourth internal electrodes 201 to 204 may be formed to have a thickness of, for example, 1 ⁇ m to 10 ⁇ m.
  • the first to fourth internal electrodes 201 to 204 are formed such that one side of the first to fourth internal electrodes 201 to 204 are opposite to each other in the X direction, and the other side thereof is spaced apart from each other.
  • the first and third internal electrodes 201 and 203 are formed on predetermined areas on the first and third insulating sheets 101 and 103, respectively, and one side is connected to the first external electrode 5100 and the other side is second. It is formed to be spaced apart from the external electrode 5200.
  • the second and fourth internal electrodes 202 and 204 are formed in predetermined areas on the second and fourth insulating sheets 102 and 104, respectively, and one side thereof is connected to the second external electrode 5200 and the other side thereof is the first external electrode. It is formed to be spaced apart from the electrode 5100.
  • the first to fourth internal electrodes 201 to 204 are alternately connected to any one of the external electrodes 5000, and are formed to overlap a predetermined region with the second to fourth insulating sheets 202 to 204 interposed therebetween.
  • the first to fourth internal electrodes 201 and 204 are respectively formed in an area of 10% to 85% of the area of each of the first to fourth insulating sheets 101 to 104. Further, the first to fourth internal electrodes 201 to 204 are formed to overlap with an area of 10% to 85% of the area of each of these electrodes.
  • the first to fourth internal electrodes 201 to 204 may be formed in various shapes such as a square, a rectangle, a predetermined pattern shape, a spiral shape having a predetermined width and spacing, and the like.
  • capacitances are formed between the first to fourth internal electrodes 201 to 204, respectively, and the capacitances are overlapped areas of the first to fourth internal electrodes 201 to 204, and insulating sheets. It may be adjusted according to the thickness of the 101 (101 to 104).
  • at least one or more inner electrodes may be further formed in addition to the first to fourth inner electrodes 201 to 204, and at least one insulating sheet on which at least one inner electrode is formed may be further formed. It may be.
  • two internal electrodes may be formed in the first capacitor part 2000. That is, the present embodiment has described that four internal electrodes of the first capacitor 2000 are formed as an example, but two or more internal electrodes may be formed.
  • the ESD protection unit 3000 may include at least two discharge electrodes 310 (311 and 312) formed in the vertical direction and at least one ESD protection layer 320 provided between the at least two discharge electrodes 310. Can be.
  • the ESD protection unit 3000 may include the first and second discharge electrodes 311 formed on the fifth and sixth insulating sheets 105 and 106 and the fifth and sixth insulating sheets 105 and 106, respectively. 312 and the ESD protection layer 320 formed through the sixth insulating sheet 106.
  • the ESD protection layer 320 may be formed such that at least a portion thereof is connected to the first and second discharge electrodes 311 and 312.
  • the first and second discharge electrodes 311 and 312 may be formed to have the same thickness as the internal electrodes 200 of the capacitor parts 2000 and 4000.
  • the first and second discharge electrodes 311 and 312 may be formed to a thickness of 1 ⁇ m to 10 ⁇ m.
  • the first and second discharge electrodes 311 and 312 may be formed thinner or thicker than the internal electrodes 200 of the capacitor parts 2000 and 4000.
  • the first discharge electrode 311 is formed on the fifth insulating sheet 105 by being connected to the first external electrode 5100 and has a distal end connected to the ESD protection layer 320.
  • the second discharge electrode 312 is connected to the second external electrode 5200 to be formed on the sixth insulating sheet 106, and the end portion thereof is connected to the ESD protection layer 320.
  • regions in contact with the ESD protection layer 320 of the first and second discharge electrodes 311 and 312 may be formed the same size or smaller than the ESD protection layer 320.
  • the first and second discharge electrodes 311 and 312 may be formed to completely overlap each other without leaving the ESD protection layer 320. That is, edges of the first and second discharge electrodes 311 and 312 may form a vertical component with edges of the ESD protection layer 320.
  • the first and second discharge electrodes 311 and 312 may be formed to overlap a portion of the ESD protection layer 320.
  • the first and second discharge electrodes 311 and 312 may be formed to overlap 10% to 100% of the horizontal area of the ESD protection layer 320.
  • the first and second discharge electrodes 311 and 312 are not formed beyond the ESD protection layer 320.
  • the first and second discharge electrodes 311 and 312 may be formed to have a larger area than one in contact with the ESD protection layer 320.
  • the ESD protection layer 320 may be formed in a predetermined region, for example, a central portion of the sixth insulating sheet 106 and connected to the first and second discharge electrodes 311 and 312.
  • the ESD protection layer 320 may be formed to at least partially overlap the first and second discharge electrodes 311 and 312. That is, the ESD protection layer 320 may be formed to overlap 10% to 100% of the horizontal area with the first and second discharge electrodes 311 and 312.
  • the ESD protection layer 320 may be formed to form a through hole having a predetermined size in a predetermined region, for example, a central portion of the sixth insulating sheet 106, and apply or embed at least a portion of the through hole using a printing process.
  • the ESD protection layer 330 may be formed, for example, with a diameter of 100 ⁇ m to 500 ⁇ m and a thickness of 10 ⁇ m to 50 ⁇ m. In this case, the thinner the thickness of the ESD protection layer 320, the lower the discharge start voltage.
  • the ESD protection layer 320 may be formed using a conductive material and an insulating material. In this case, the insulating material may be a porous insulating material having a plurality of pores.
  • the ESD protection layer 320 may be formed by printing a mixed material of the conductive ceramic and the insulating ceramic on the sixth insulating sheet 106. Meanwhile, the ESD protection layer 320 may be formed on at least one insulating sheet 100. That is, the ESD protection layers 320 are formed on at least one of the insulating sheets 100 stacked in the vertical direction, for example, and the discharge electrodes are formed on the insulating sheet 100 so as to be spaced apart from each other. May be connected to the layer 320. The structure, material, and the like of the ESD protection layer 320 will be described later.
  • the second capacitor part 4000 may be provided above the ESD protection part 3000 and may include at least two or more internal electrodes and at least two or more insulating sheets provided therebetween.
  • the second capacitor part 2000 may include fifth to eighth internal electrodes formed on the seventh to tenth insulating sheets 107 to 110 and the seventh to tenth insulating sheets 107 to 110, respectively. 205 to 208).
  • the fifth to eighth internal electrodes 205 to 208 are formed such that one side of the fifth to eighth internal electrodes 205 to 208 is opposite to each other in the X direction, and the other side thereof is spaced apart from each other.
  • the fifth and seventh internal electrodes 205 and 207 are formed on the seventh and ninth insulating sheets 107 and 109 in predetermined areas, one side of which is connected to the first external electrode 5100 and the other side of which is the second external. It is formed to be spaced apart from the electrode 5200.
  • the sixth and eighth internal electrodes 206 and 208 are formed in predetermined areas on the eighth and tenth insulating sheets 108 and 110, respectively, and one side of the sixth and eighth internal electrodes 206 and 208 is connected to the second external electrode 5200 and the other side of the first external electrode. It is formed to be spaced apart from the electrode 5100.
  • the fifth to eighth internal electrodes 205 to 108 are alternately connected to any one of the external electrodes 5000, and are formed to overlap a predetermined area with the eighth to tenth insulating sheets 208 to 110 interposed therebetween.
  • the fifth to eighth internal electrodes 205 to 208 are respectively formed with an area of 10% to 85% of the area of each of the seventh to tenth insulating sheets 107 to 110.
  • the fifth to eighth internal electrodes 205 to 208 are formed to overlap with an area of 10% to 85% of the area of each of these electrodes.
  • the fifth to eighth internal electrodes 205 to 208 may be formed to have a thickness of, for example, 1 ⁇ m to 10 ⁇ m.
  • the fifth to eighth internal electrodes 205 to 208 may be formed in various shapes such as square, rectangular, predetermined pattern shape, spiral shape having a predetermined width and spacing.
  • capacitances are formed between the fifth to eighth internal electrodes 205 to 208, respectively, and the capacitances are overlapped areas of the fifth to eighth internal electrodes 205 to 208, and insulating sheets. 108 to 110, etc., to adjust the thickness.
  • at least one or more internal electrodes are further formed in addition to the third and fourth internal electrodes 203 and 204, and at least one insulating sheet on which at least one internal electrode is formed is further formed. It may be.
  • two internal electrodes may be formed in the second capacitor part 4000. That is, the present embodiment has described that four internal electrodes of the second capacitor 4000 are formed as an example. However, two or more internal electrodes may be formed.
  • the internal electrodes 201 to 204 of the first capacitor part 2000 and the internal electrodes 205 to 208 of the second capacitor part 4000 may be formed in the same shape and the same area, and the overlapping area may also be May be the same.
  • the insulating sheets 101 to 104 of the first capacitor part 2000 and the insulating sheets 107 to 110 of the second capacitor part 4000 may have the same thickness. In this case, when the first insulating sheet 101 functions as a lower cover layer, the first insulating sheet 101 may be thicker than the other insulating sheets. Therefore, the first and second capacitor parts 2000 and 4000 may have the same capacitance. However, the first and second capacitor parts 2000 and 4000 may have different capacitances.
  • the internal electrodes 201 to 208 of the capacitor parts 2000 and 4000 may be formed longer than the discharge electrode 310 of the ESD protection part 3000, and may have a large area.
  • the external electrodes 5100, 5200; 5000 are provided on two opposite sides of the stack 1000 to be connected to the first and second capacitor parts 2000 and 4000 and the internal electrodes of the ESD protection part 3000.
  • the external electrode 5000 may be formed of at least one layer.
  • the external electrode 5000 may be formed of a metal layer such as Ag, and at least one plating layer may be formed on the metal layer.
  • the external electrode 5000 may be formed by stacking a copper layer, a Ni plating layer, and a Sn or Sn / Ag plating layer.
  • the external electrode 5000 may be formed by mixing, for example, a multicomponent glass frit having 0.5% to 20% of Bi 2 O 3 or SiO 2 as a main component with a metal powder.
  • the mixture of the glass frit and the metal powder may be prepared in a paste form and applied to two surfaces of the laminate 1000.
  • the adhesion between the external electrode 5000 and the stack 1000 may be improved, and the contact reaction between the internal electrode 200 and the external electrode 5000 may be improved.
  • at least one plating layer may be formed on the upper portion thereof to form the external electrode 5000. That is, the metal layer including the glass and at least one plating layer formed thereon may form the external electrode 5000.
  • the external electrode 5000 may form a Ni plated layer and a Sn plated layer sequentially through electrolytic or electroless plating after forming a layer including glass frit and Ag and Cu.
  • the Sn plating layer may be formed to the same or thicker thickness than the Ni plating layer.
  • the external electrode 5000 may be formed of only at least one plating layer. That is, the external electrode 5000 may be formed by forming at least one layer of the plating layer using at least one plating process without applying the paste.
  • the external electrode 5000 may be formed to have a thickness of 2 ⁇ m to 100 ⁇ m
  • the Ni plating layer may be formed to have a thickness of 1 ⁇ m to 10 ⁇ m
  • the Sn or Sn / Ag plating layer may have a thickness of 2 ⁇ m to 10 ⁇ m. Can be formed.
  • the oxide powder may be distributed on the surface of the laminate before the external electrode 5000 is formed.
  • the oxide powder may be distributed before forming a part of the external electrode 5000 by the printing process, or may be distributed before performing the plating process. That is, the oxide powder may be distributed on the surface of the laminate before the plating process when the external electrode 5000 is formed by the plating process.
  • the resistance of the surface of the laminate can be made uniform, whereby the plating process can be performed uniformly. That is, the surface of the laminate may be different from the resistance of other regions of at least one region.
  • the oxide powder can be dispersed on the surface of the laminate.
  • the oxide powder may be distributed on the surface of the laminate as a whole, and may be formed in a film form, or may be partially distributed on the surface of the laminate, and may be formed in a film form in at least one region and partially distributed in at least one region. It may be.
  • the oxide powder may be distributed over the entire surface of the laminate, and the oxide powder may be connected to form an oxide film having a predetermined thickness.
  • the oxide powder may be distributed in the form of islands on the surface of the laminate. That is, the oxide powders may be spaced apart from each other and distributed in an island form on the surface of the laminate, whereby at least a portion of the laminate surface may be exposed.
  • the oxide powder may be formed in a film form in at least one region and distributed in an island form in at least a portion thereof. That is, at least two oxide powders may be connected to each other to form a film in at least one region and may be formed in an island form at least in part. Thus, at least a portion of the laminate surface may be exposed by the oxide powder.
  • the total area of the oxide powder distributed in at least a portion in island form may be, for example, 10% to 80% of the total area of the laminate surface.
  • at least one or more metal oxides may be used as the oxide powder for making the surface resistance of the laminate uniform, for example, Bi 2 O 3 , BO 2 , B 2 O 3 , ZnO, Co 3 O 4 , SiO
  • At least one or more of materials containing 2 , Al 2 O 3 , MnO may be used.
  • the distance between the ESD protection unit 3000 and the capacitors 2000 and 4000 may be shorter or equal to the distance between two internal electrodes in the capacitors 2000 and 4000. That is, the thickness of each of the fifth and seventh insulating sheets 105 and 107 positioned between the ESD protection unit 3000 and the capacitor units 2000 and 4000 is between the internal electrodes 200 in the capacitor units 2000 and 4000. It may be thinner than or equal to the thickness of the insulating sheets 102 to 104 and 107 to 110 located at. In addition, the distance between the ESD protection unit 3000 and the capacitor units 2000 and 4000 may be shorter or equal to the distance between the two discharge electrodes 310 of the ESD protection unit 3000.
  • each of the fifth and seventh insulating sheets 105 and 107 disposed between the ESD protection unit 3000 and the capacitor units 2000 and 4000 may be the sixth insulating sheet 106 on which the ESD protection layer 320 is formed. Thinner than or equal to the thickness of As a result, each of the thicknesses of the fifth and seventh insulating sheets 105 and 107 positioned between the ESD protection unit 3000 and the capacitor units 2000 and 4000 is between the internal electrodes 200 in the capacitor units 2000 and 4000. Thinner than or equal to the thickness of the insulating sheets 102 to 104 and 107 to 110, or thinner than or equal to the distance B between the two discharge electrodes 310 of the ESD protection unit 3000. Can be formed.
  • the distance between the ESD protection unit 3000 and the capacitor units 2000 and 4000 is A1 and A2, and the distance between the two internal electrodes in the capacitor units 2000 and 4000 is C1 and C2, and the ESD protection unit 3000 is used.
  • A1 and A2 and C1 and C2 may not be the same.
  • the ESD protection unit 3000 including one ESD protection layer 320 is provided in the stack 1000
  • two or more ESD protection layers 320 are provided.
  • a plurality of ESD protection units 3000 may be provided.
  • at least two ESD protection layers 320 are formed in a vertical direction, and a discharge electrode is further formed between the ESD protection layers 320 so that an electric shock prevention device includes at least one capacitor and two or more ESD protection parts. Can be.
  • at least two internal electrodes 200 of the capacitor parts 2000 and 4000, a discharge electrode 310 of the ESD protection part 3000, and an ESD protection layer 320 may be formed in the Y direction. Accordingly, a plurality of electric shock prevention devices may be provided in one laminate 1000 in parallel.
  • FIGS. 4 and 5 are cross-sectional schematic and cross-sectional photograph of the ESD protection layer 320 of the electric shock prevention device of an embodiment of the present invention.
  • the ESD protection layer 320 may be formed by mixing a conductive material and an insulating material. That is, the ESD protection layer 320 may be formed by applying or embedding an ESD protection material mixed with a conductive material and an insulating material to at least a portion of the through hole formed in the at least one sheet 100. For example, the ESD protection layer 320 may be formed using an ESD protection material mixed with a conductive ceramic and an insulating ceramic. In this case, the ESD protection layer 320 may be formed by mixing the conductive ceramic and the insulating ceramic in a mixing ratio of 10:90 to 90:10.
  • the mixing ratio of the insulating ceramic increases, the discharge starting voltage increases, and as the mixing ratio of the conductive ceramic increases, the discharge starting voltage decreases. Therefore, the mixing ratio of the conductive ceramic and the insulating ceramic can be adjusted to obtain a predetermined discharge start voltage.
  • a plurality of pores may be formed in the ESD protection layer 320. That is, since the ESD protection layer 320 uses a porous insulating material, a plurality of pores may be formed. The formation of pores makes it easier to bypass the ESD voltage to the ground terminal.
  • the ESD protection layer 300 may be formed by stacking a conductive layer and an insulating layer in a predetermined stacked structure. That is, the ESD protection layer 300 may be formed by stacking the conductive layer and the insulating layer at least once and separating the conductive layer and the insulating layer.
  • the ESD protection layer 320 may be formed in a two-layer structure by laminating a conductive layer and an insulating layer, and may be formed in a three-layer structure by laminating the conductive layer, the insulating layer, and the conductive layer.
  • the conductive layer 321 and the insulating layer 322 may be repeatedly stacked a plurality of times to form a stacked structure of three or more layers.
  • an ESD protection layer 300 having a three-layer structure in which the first conductive layer 321a, the insulating layer 322, and the second conductive layer 321b are stacked is provided.
  • FIG. 5B is a photograph in which an ESD protection layer having a three-layer structure is formed between internal electrodes between insulating sheets.
  • the conductive layer and the insulating layer are laminated a plurality of times, the uppermost layer and the lowest layer may be a conductive layer.
  • a plurality of pores may be formed in at least a portion of the conductive layer 321 and the insulating layer 322.
  • the insulating layer 322 formed between the conductive layers 321 has a porous structure, a plurality of pores may be formed in the insulating layer 322.
  • a void may be further formed in a predetermined region of the ESD protection layer 320.
  • voids may be formed between the layers in which the conductive material and the insulating material are mixed, and voids may be formed between the conductive layer and the insulating layer. That is, the first mixed layer, the voids, and the second mixed layer of the conductive material and the insulating material may be laminated, and the conductive layer, the voids, and the insulating layer may be laminated.
  • the ESD protection layer 320 may include a first conductive layer 321a, a first insulating layer 322a, a void 323, and a second insulating layer 322b as shown in FIG. 4C.
  • the second conductive layer 321b may be stacked. That is, the insulating layer 322 may be formed between the conductive layers 321, and the gap 323 may be formed between the insulating layers 322.
  • 5C is a cross-sectional photograph of the ESD protection layer 320 having such a laminated structure.
  • the conductive layer, the insulating layer, and the pores may be repeatedly stacked to form the ESD protection layer 320.
  • the conductive layer 321, the insulating layer 322, and the gap 323 are stacked, all of them may have the same thickness, and at least one thickness may be thinner than the others.
  • the void 323 may be thinner than the conductive layer 321 and the insulating layer 322.
  • the conductive layer 321 may be formed to have the same thickness as the insulating layer 322, or may be formed thicker or thinner than the insulating layer 322.
  • the void 323 may be formed by filling the polymer material and then performing a sintering process to remove the polymer material.
  • the first polymer material including conductive ceramics, the second polymer material including insulating ceramics, and the third polymer material not containing conductive ceramics or insulating ceramics are filled in the via hole, and then a firing process is performed. By removing the polymer material, a conductive layer, an insulating layer and a void can be formed.
  • the gap 323 may be formed without being divided into layers.
  • the insulating layer 322 may be formed between the conductive layers 321a and 321b, and a plurality of pores may be connected in the insulating layer 322 in a vertical direction or a horizontal direction to form a gap 323. That is, the gap 323 may be formed with a plurality of pores in the insulating layer 322.
  • the void 323 may be formed in the conductive layer 321 by a plurality of pores.
  • the ESD protection layer 320 may be formed by applying an ESD protection material including a porous insulating material and a conductive material to a portion of the hole, and the remaining area is not coated with the ESD protection material, thereby forming voids.
  • an ESD protection material is not formed in the through hole, and a gap may be formed between the two discharge electrodes 311 and 312.
  • the conductive layer 321 used for the ESD protection layer 320 may flow a current with a predetermined resistance.
  • the conductive layer 321 may be a resistor having several kilowatts to several hundred kilowatts.
  • the conductive layer 321 lowers the energy level when an overvoltage flows, such as ESD, to prevent structural damage of the electric shock prevention device due to the overvoltage. That is, the conductive layer 321 serves as a heat sink that converts electrical energy into thermal energy.
  • the conductive layer 321 may be formed using a conductive ceramic, and the conductive ceramic may include a mixture including at least one of La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, and Bi. It is available.
  • the conductive layer 321 can be formed to a thickness of 1 ⁇ m to 50 ⁇ m. That is, when the conductive layer 321 is formed of a plurality of layers, the sum of the total thicknesses may be 1 ⁇ m to 50 ⁇ m.
  • the insulating layer 322 used for the ESD protection layer 320 may be made of a discharge inducing material, and may function as an electrical barrier having a porous structure.
  • the insulating layer 322 may be formed of an insulating ceramic, and the insulating ceramic may be a ferroelectric material having a dielectric constant of about 50 to 500,000.
  • the insulating ceramic can be formed using a mixture containing at least one of dielectric material powder such as MLCC, BaTiO 3 , BaCO 3 , TiO 2 , Nd, Bi, Zn, Al 2 O 3 .
  • the insulating layer 322 may have a porous structure in which a plurality of pores having a size of about 1 nm to about 5 ⁇ m are formed to have a porosity of about 30% to about 80%.
  • the shortest distance between the pores may be about 1nm to 5 ⁇ m. That is, the insulating layer 322 is formed of an electrically insulating material that does not flow current, but since pores are formed, current may flow through the pores.
  • the discharge start voltage may decrease.
  • the discharge start voltage may increase.
  • the pore size and the porosity of the insulating layer 322 may be adjusted to adjust the discharge start voltage while maintaining the shape of the ESD protection layer 320.
  • the insulating material may use an insulating ceramic having fine porosity and porosity.
  • the insulating layer 322 may have a resistance lower than that of the insulating sheet 100 by micropores, and partial discharge may be performed through the micropores.
  • the micropore is formed in the insulating layer 322 and partial discharge is performed through the micropore.
  • the insulating layer 322 may be formed to a thickness of 1 ⁇ m 50 ⁇ m. That is, when the insulating layer 322 is formed of a plurality of layers, the sum of the total thicknesses may be formed to be 1 ⁇ m to 50 ⁇ m.
  • the electric shock prevention device may be provided between the metal case 10 and the internal circuit 20 of the electronic device. That is, one of the external electrodes 5000 may be connected to the metal case 10 of the electronic device, and the other may be connected to the ground terminal. In this case, the ground terminal may be provided in the internal circuit 20.
  • the first external electrode 5100 may be connected to the metal case 10 of the electronic device, and the second external electrode 5200 may be connected to the ground terminal. Therefore, the electric shock voltage transmitted from the ground terminal of the internal circuit 20 to the metal case can be cut off, and the ESD voltage applied to the internal circuit 20 from the outside through the metal case 10 can be bypassed to the ground terminal. have.
  • the electric shock prevention device may have a discharge start voltage higher than the rated voltage and lower than the ESD voltage.
  • the electric shock prevention device may have a rated voltage of 100V to 240V, the electric shock voltage may be equal to or higher than the operating voltage of the circuit, and the ESD voltage generated by external static electricity or the like may be higher than the electric shock voltage.
  • communication signals may be transmitted between the external circuit and the internal circuit 20 by the capacitor units 2000 and 4000.
  • a communication signal from the outside that is, an RF signal may be transmitted to the internal circuit 20 by the capacitor units 2000 and 4000, and the communication signal from the internal circuit 20 is transmitted to the capacitor units 2000 and 4000. Can be delivered to the outside. Therefore, even when the metal case 10 is used as an antenna without a separate antenna, communication signals with the outside may be exchanged using the capacitor units 2000 and 4000.
  • the electric shock prevention device according to the present invention may block an electric shock voltage applied from the ground terminal of the internal circuit, bypass the ESD voltage applied from the outside to the ground terminal, and transmit a communication signal between the external device and the electronic device. .
  • the electric shock prevention device when a plurality of insulating sheets having high breakdown voltage characteristics are stacked to form a capacitor, when an electric shock voltage of, for example, 310V is introduced into the metal case from an internal circuit caused by a defective charger. Insulation resistance can be maintained to prevent leakage current, and ESD protection can bypass the ESD voltage when the ESD voltage flows from the metal casing to the internal circuitry to maintain a high insulation resistance without damaging the device. That is, the ESD protection unit 3000 is formed of a conductive layer 310 for converting electrical energy into thermal energy by lowering an energy level, and an ESD protection layer made of an insulating layer 320 for flowing current through micropores.
  • the ESD protection layer including the conductive layer and the insulating layer is formed between the capacitor parts so that the capacitor part is not destroyed by passing the ESD voltage through the ESD protection layer.
  • an ESD protection material is embedded or coated in a through hole in which the ESD protection layer 320 is formed in the insulating sheet 106.
  • the ESD protection layer 320 may be formed in a predetermined region of the insulating sheet, and the discharge electrode 310 may be formed to contact the ESD protection layer 320, respectively. That is, as shown in the cross-sectional view of the second embodiment of FIG. 6, two discharge electrodes 311 and 312 are formed on the insulating sheet 106 spaced apart by a predetermined interval in the horizontal direction, and between the two discharge electrodes 311 and 312.
  • An ESD protection layer 320 may be formed on the substrate.
  • the configuration of the first and second capacitor parts 2000 and 4000, the external electrode 5000, and the like are the same as those of the first embodiment of the present invention, detailed descriptions are omitted and the description of the ESD protection part 3000 is omitted. Duplicate content is also omitted.
  • the ESD protection unit 3000 includes at least two discharge electrodes 311 and 312 spaced apart on the same plane and at least one ESD protection layer 320 provided between the at least two discharge electrodes 311 and 312. can do. That is, two discharge electrodes 311 and 312 may be provided in a direction in which the external electrodes 5000 are formed so as to be spaced apart from each other in a predetermined region of the sheet, for example, in the X direction, and at least in a direction orthogonal thereto. Two or more discharge electrodes (not shown) may be further provided. Accordingly, at least one discharge electrode may be formed in a direction orthogonal to the direction in which the external electrode 5000 is formed, and at least one discharge electrode may be formed to face each other at a predetermined interval.
  • the ESD protection unit 3000 may include the sixth insulating sheet 106 and the first and second discharge electrodes 311 and 312 spaced apart from the sixth insulating sheet 106. ) And an ESD protection layer 320 formed on the sixth insulating sheet 106.
  • the ESD protection layer 320 may be formed such that at least a portion thereof is connected to the first and second discharge electrodes 311 and 312.
  • the first discharge electrode 311 is connected to the external electrode 5100 to be formed on the sixth insulating sheet 106, and the end portion thereof is connected to the ESD protection layer 320.
  • the second discharge electrode 312 is connected to the external electrode 5200 and is formed to be spaced apart from the first discharge electrode 311 on the sixth insulating sheet 106, and the end portion thereof is connected to the ESD protection layer 320.
  • at least one discharge electrode may be further formed in a direction orthogonal to the direction in which the external electrodes 5000 are formed and spaced apart from the first and second discharge electrodes 311 and 322.
  • the ESD protection layer 320 may be formed to be connected to the first and second discharge electrodes 311 and 312 at a predetermined region, for example, a central portion of the sixth insulating sheet 106. In this case, the ESD protection layer 320 may be formed to partially overlap the first and second discharge electrodes 311 and 312.
  • An ESD protection layer 320 is formed on the exposed sixth insulating sheet 106 between the first and second discharge electrodes 311 and 312 to be connected to the side surfaces of the first and second discharge electrodes 311 and 312. It may be. However, in this case, since the ESD protection layer 320 may be spaced apart from the first and second discharge electrodes 311 and 312 without being in contact with each other, the ESD protection layer 320 may overlap the first and second discharge electrodes 311 and 312. It is preferred to form 320). In addition, the ESD protection layer 300 may be formed to have the same thickness or thicker than the first and second discharge electrodes 311 and 312. The ESD protection layer 320 may be formed, for example, with a diameter of 100 ⁇ m to 500 ⁇ m and a thickness of 10 ⁇ m to 50 ⁇ m.
  • FIG. 7 is a plan view schematically illustrating embodiments of the ESD protection unit 3000 of the electric shock prevention device according to the second embodiment of the present invention.
  • an ESD protection layer 320 is formed between two spaced apart first and second discharge electrodes 311 and 312, and the ESD protection layer 320 is formed of a conductive material. It may be formed by mixing an insulating material.
  • the first conductive layer 321a, the insulating layer 322, and the second conductive layer 321b are formed in a horizontal direction to form a triple ESD protection layer 320.
  • This can be formed. That is, the first and second conductive layers 321a and 321b are formed to be in contact with the first and second discharge electrodes 311 and 312, respectively, between the first and second conductive layers 321a and 321b and between them.
  • the insulating layer 322 may be formed to be connected to the insulating layer.
  • the ESD protection layer 320 may be formed by using the conductive layer 321 and the insulating layer 322 at least once in the planar direction.
  • the ESD protection layer 320 may be formed in a double structure using the conductive layer 321 and the insulating layer 322, and the conductive layer 321, the insulating layer 322, and the conductive layer 321 may be formed. ) May be alternately formed to form a triple structure.
  • the conductive layer 321 and the insulating layer 322 may be alternately provided a plurality of times and may have a structure having a triple structure or more.
  • a plurality of pores may be formed in at least the insulating layer 322.
  • a plurality of pores may also be formed in the conductive layer 321.
  • the ESD protection layer 320 may include the first conductive layer 321a, the first insulating layer 322a, between the first and second discharge electrodes 311 and 312, as shown in FIG. 7C.
  • the void 323, the second insulating layer 322b, and the second conductive layer 321b may be provided and formed. That is, the first and second conductive layers 321a and 321b are formed to be in contact with the first and second discharge electrodes 301 and 302, respectively, and the first and second conductive layers 321a and 321b are disposed between the first and second discharge electrodes 321a and 321b.
  • second insulating layers 322a and 322b, and a gap 323 may be formed between the first and second insulating layers 322a and 322b.
  • the conductive layer, the insulating layer, and the gap may be repeatedly provided a plurality of times to form the ESD protection layer 320.
  • the widths of all of them may be the same, and at least one of the widths thereof may be narrower than the others.
  • the gap 323 may be narrower in width than the conductive layer 321 and the insulating layer 322.
  • the conductive layer 321 may be formed to have the same width as the insulating layer 322, and may be formed to be wider or narrower than the insulating layer 322.
  • the gap 323 may be formed by forming the insulating layer 322 to maintain a predetermined interval when forming the insulating layer 322 in the printing process.
  • each of the conductive layer 321, the insulating layer 322, and the gap 323 may be formed to have a width of 30% to 50% of the width between the first and second discharge electrodes 311 and 312.
  • each of the conductive layer 321, the insulating layer 322, and the gap 323 is the sum of the widths thereof. 30% to 50% of the width between the first and second discharge electrodes 311 and 312 may be formed.
  • the gap 323 may not be formed between the insulating layers 322. That is, the void 323 may be formed in the insulating layer 322, and a plurality of pores in the insulating layer 322 may be connected to each other to be formed in a horizontal direction or a vertical direction.
  • the ESD protection layer 320 may be formed of only the gap 323. That is, as shown in FIG. 7D, the first and second discharge electrodes 311 and 312 are spaced apart by a predetermined interval, and a gap 323 is formed therebetween, and the gap 323 is formed of an ESD protection layer ( 320). As such, when the ESD protection layer 320 is formed using only the gaps 323, the ESD protection layer 320 is formed as compared with the case where the ESD protection layer 320 is formed of the conductive layer 321, the insulating layer 322, or a mixture thereof. ) Can be narrowly formed.
  • three or more discharge electrodes of the ESD protection unit 3000 may be formed, and at least two or more ESD protection layers may be formed therebetween. Modifications of the second embodiment of the ESD protection unit 3000 according to the present invention will be described with reference to the plan view of FIG. 8 as follows.
  • At least three discharge electrodes 311, 312, and 313 spaced apart from each other in one direction are formed on the same plane, and an ESD protection unit 3000 is disposed between adjacent discharge electrodes.
  • 320a may be formed, and a second ESD protection layer 320b may be formed between the third and second discharge electrodes 313 and 312.
  • the first and second ESD protection layers 320a and 320b may be formed of the same material or different materials, respectively.
  • the first and second ESD protection layers 320a and 320b may be formed of a mixed material layer of an insulating material and a conductive material, may be formed of a conductive layer, or may be formed of an insulating layer.
  • one of the first and second ESD protection layers 320a and 320b may be formed of a conductive layer, and the other may be formed of an insulating layer.
  • FIG. 8B four discharge electrodes 311, 312, 313, and 314 spaced apart from each other in one direction are formed on the same plane, and an ESD protection layer (between adjacent discharge electrodes) is formed.
  • 320 may be formed. That is, four discharge electrodes 311, 312, 313, and 314 are formed spaced apart in one direction by a predetermined interval, and a first ESD protection layer 320a is formed between the first and third discharge electrodes 311 and 313.
  • the second ESD protection layer 320b is formed between the third and fourth discharge electrodes 313 and 314, and the third ESD protection layer 320c is formed between the fourth and second discharge electrodes 314 and 312. Can be formed.
  • the first to third ESD protection layers 320a, 320b, and 320c may be formed of the same material.
  • the first to third ESD protection layers 320a, 320b, and 320c may be each formed of a mixed material layer of an insulating material and a conductive material, may be formed of a conductive layer, or may be formed of an insulating layer. have.
  • at least one of the first to third ESD protection layers 320a, 320b, and 320c may be formed of different materials.
  • the first and third ESD protection layers 320a and 320c may be formed of a conductive layer
  • the second ESD protection layer 320b may be formed of an insulating layer.
  • the first and third ESD protection layers 320a and 320c may be formed of an insulating layer
  • the second ESD protection layer 320b may be formed of a conductive layer.
  • At least one of the plurality of ESD protection layers 320 may be formed as a gap 323. That is, as shown in FIG. 8C, four discharge electrodes 311, 312, 313, and 314 are formed to be spaced apart from each other by a predetermined interval in one direction, and between the first and third discharge electrodes 311 and 313.
  • the first ESD protection layer 320a is formed in the gap
  • the gap 323 is formed as the second ESD protection layer 320b between the third and fourth discharge electrodes 313 and 314, and the fourth and second discharges are formed.
  • a third ESD protection layer 320c may be formed between the electrodes 314 and 312. In this case, the first and third ESD protection layers 320a and 320c may be formed of the same material.
  • the first and third ESD protection layers 320a and 320c may be formed of a mixed material layer of an insulating material and a conductive material, may be formed of a conductive layer, or may be formed of an insulating layer.
  • the first and third ESD protection layers 320a and 320c may be formed of different materials.
  • one of the first and third ESD protection layers 320a and 320c may be formed of a conductive layer, and the other may be formed of an insulating layer.
  • the electric shock prevention device of the present invention may deform the discharge electrode of the ESD protection unit 3000 in various shapes.
  • distal end portions of the discharge electrodes 311 and 312 facing each other are sharply formed or discharge electrodes 311 and 312 as illustrated in FIG. 9B.
  • End portions facing each other may be rounded. That is, at least one region of the discharge electrodes 311 and 312 facing each other may be formed closer than the other regions.
  • the two discharge electrodes 311 and 312 may be formed in various shapes while maintaining the same distance.
  • one discharge electrode 311 is formed to have a predetermined slope from one side to the other side
  • the other discharge electrode 312 is formed to have a predetermined slope to the opposite shape.
  • the discharge electrodes 311 and 312 may be formed in at least one concave-convex structure at regular intervals from each other.
  • one discharge electrode 311 has a concave end portion and the other discharge electrode 312 has a distal end convex such that a convex portion is inserted into the concave portion. It may be formed.
  • the two inner electrodes are formed in various shapes while maintaining the same distance, thereby increasing the area between the two inner electrodes, thereby increasing the ESD resistance.
  • the size of the electric shock prevention device applied thereto may also be reduced.
  • the length L in one direction, that is, the X direction is 0.3 mm to 1.1 mm
  • the thickness, that is, the thickness in the Z direction may be 0.15 mm to 0.55 mm.
  • the electric shock prevention device may have a length, a width, and a thickness of 0.9 mm to 1.1 mm, 0.45 mm to 0.55 mm, and 0.45 mm to 0.55 mm, respectively, 0.55 mm to 0.65 mm, 0.25 mm to 0.35 mm, and 0.25 mm, respectively. 0.35 mm to 0.45 mm, 0.15 mm to 0.25 mm and 0.15 mm to 0.25 mm. That is, the electric shock prevention device may have a length: width: thickness ratio of 2 to 3: 1 to 2: 1 to 2.
  • the length ⁇ width ⁇ thickness may be 1.0 mm ⁇ 0.5 mm ⁇ 0.5 mm, 0.6 mm ⁇ 0.3 mm ⁇ 0.3 mm, and 0.4 mm ⁇ 0.2 mm ⁇ 0.2 mm. That is, the electric shock prevention device may have a length: width: thickness ratio of 2: 1: 1. The dimensions of these devices follow typical device specifications for SMT. In this case, the ESD protection layer 320 may be formed to have a width of 50 ⁇ m to 500 ⁇ m and a thickness of 5 ⁇ m to 50 ⁇ m, depending on the size of the device.
  • the ESD protection layer 320 is 50 ⁇ m to 450. It may be formed to a width of 5 ⁇ m and a thickness of 5 ⁇ m to 50 ⁇ m.
  • the electric shock prevention element has a length ⁇ width ⁇ thickness of 1.0 mm ⁇ 0.5 mm ⁇ 0.5 mm (hereinafter referred to as the first electric shock prevention element) to 0.6 mm ⁇ 0.3 mm ⁇ 0.3 mm (hereinafter referred to as the second electric shock prevention element) and 0.4 It can be reduced to mm x 0.2 mm x 0.2 mm (hereinafter, the third electric shock prevention element).
  • a plurality of rectangular sheets having a length of 1.0 mm and a width of 0.5 mm can be stacked, so that the first electric shock prevention device having a thickness of 0.5 mm can be manufactured, and a plurality of rectangular sheets having a length of 0.6 mm and a width of 0.3 mm are laminated.
  • a second electric shock prevention device having a thickness of 0.3 mm may be manufactured, and a plurality of rectangular sheets having a length of 0.4 mm and a width of 0.2 mm may be stacked to produce a third electric shock prevention device having a thickness of 0.2 mm.
  • the sheets of the capacitor parts 2000 and 4000 of the electric shock prevention device may have a thickness of 15 ⁇ m to 300 ⁇ m, preferably 15 ⁇ m to 250 ⁇ m.
  • the dimensions of the electric shock prevention device are reduced, thereby reducing the dimensions of the internal electrodes.
  • the area of the internal electrode can be maintained based on the cross-sectional area of the device, ie, between 25% and 85% of the sheet area.
  • the capacitance of the electric shock protection device should be maintained at 2 kW to 150 kW. That is, the first large electric shock protection element and the small second and third electric shock protection elements having the same size must have the same capacitance.
  • Capacitance air permittivity x material permittivity x superposition total area of internal electrodes / thickness of dielectric between internal electrodes
  • the electric shock prevention device must have a breakdown resistance to the ESD voltage, and this requires a minimum thickness of the dielectric, so there is a limit in maintaining the capacitance by reducing the thickness of the dielectric. Therefore, to achieve the same capacitance over a certain thickness, a material having a high permittivity must be selected.
  • the use of high dielectric constant materials should minimize the area of the internal electrodes or increase the dielectric thickness.
  • the thickness of the dielectric between the internal electrodes in the second and third small electric shock prevention devices having a small size is 15 ⁇ m to 300 ⁇ m, and the area of the internal electrodes is within the element size (ie 0.6 mm x 0.3 mm or 0.4 mm). 0.2 mm), and the outer margin (ie, the distance from the edge of the internal electrode to the edge of the dielectric) is 25 ⁇ m to 100 ⁇ m, and the dielectric constant of the dielectric is 200 to 3000, and 600 to 3000 in the third electric shock prevention element.
  • the area of the internal electrode is 25% or less, the resolution of screen printing is lowered to widen the capacitance distribution, and if it is 85% or more, the print area is too large, resulting in poor stacking and delamination such as surface protrusion of the internal electrode. Many of these can occur and can have a significant impact on the reliability of the device.
  • the capacitance is low and there is a limit of the number of stacked layers in a limited space, and thus the capacitance cannot be increased. Can not.
  • the electric shock protection device it is required to meet the harsher standards than the ESD standard ICE61000-4-2 Level 4, and if the dielectric thickness is 15 ⁇ m or less in the test criteria, the ESD voltage is repeatedly applied.
  • the dielectric resistance of the dielectric is destroyed.
  • the dielectric resistance of the dielectric is destroyed because a voltage of 500 V or more may be applied for 1 ns to 30 ns to the dielectric layer of the capacitor layer without bypassing the ESD protection part in the blanking period between the inflow of the ESD voltage and the reaction time of the electric shock prevention device. Failure to withstand the breakdown can result in breakdown of the insulation resistance.
  • the ESD resistance characteristics may be maintained. This, combined with the design of the ESD protection of the electric shock protection device, results in a higher ESD immunity improvement. As a result, if the ESD is not passed to the ESD protection layer of the ESD protection due to the repetitive ESD voltage of the ESD protection, the capacitor part may be damaged, causing dielectric breakdown, and the ESD protection may not be degraded.
  • an ESD voltage load may be generated in the capacitor part for a while at a time between 1 ns and 30 ns of vacancy until the response time of the ESD protection part of the electric shock protection device, thereby causing dielectric breakdown.
  • the capacitor portion in the floating type, it is possible to improve the ESD breakdown characteristic of the capacitor layer, thereby improving the phenomenon in which the insulation resistance is destroyed and the short is generated.
  • the electric shock prevention device includes a laminate 1000 in which a plurality of insulating sheets 101 to 113; 100 are stacked, and the laminate 1000 is illustrated.
  • the first capacitor part 2000, the ESD protection part 3000, and the second capacitor part 4000 may be provided in the inside.
  • the electronic device may further include external electrodes 5100, 5200; 5000 formed on two opposite sides of the stack 1000 and connected to the first and second capacitor parts 2000 and 4000 and the ESD protection part 3000. can do.
  • the first capacitor part 2000 may include a plurality of internal electrodes 201 to 205, and the second capacitor part 4000 may also include a plurality of internal electrodes 208 to 212.
  • the first and second capacitor parts 2000 and 4000 may have the same number, for example, five internal electrodes.
  • an ESD protection unit 3000 including discharge electrodes 311 and 312 and an ESD protection layer 320 provided therebetween is provided between the first and second capacitor units 2000 and 4000.
  • the first and second capacitor parts 2000 and 4000 may be formed in a shape in which at least one internal electrode has at least one region removed.
  • the internal electrode 201 of the first capacitor part 2000 is formed in a shape in which the center part is removed with a predetermined width, for example, and is symmetrical with the ESD protection part 3000 interposed therebetween.
  • the internal electrode 210 of the second capacitor part 4000 provided at the location may also be formed in a shape in which a predetermined region is removed at the same location as the internal electrode 201. Since the internal electrodes 201 and 210 are formed by removing a predetermined region, an overlapping area with the internal electrodes 202 and 209 adjacent thereto is reduced. In this case, two regions may be connected to the first and second external electrodes 5100 and 5200, respectively.
  • the predetermined regions of the internal electrodes 201 and 210 are removed to form a thick insulating sheet 102 and 112 between the internal electrodes 201 and 210 and the adjacent internal electrodes 202 and 209. That is, since two insulating sheets 101 and 102 are provided between the inner electrode 202 and the removed portion of the inner electrode 201, the thickness of the insulating sheet 100 is increased. Therefore, since the thickness of the insulating sheet 100 is increased at least twice in one region between the internal electrodes 200 of the capacitor parts 2000 and 4000, the ESD resistance characteristic may be maintained.
  • a predetermined region of the internal electrodes 201, 203, and 205 of the first capacitor unit 2000 is removed, and the ESD protection unit 3000 is interposed therebetween.
  • predetermined regions of the internal electrodes 206, 208, and 210 of the second capacitor unit 4000 positioned symmetrically may be removed.
  • the internal electrodes 202, 204, 207, and 209 are formed to overlap at least some of the internal electrodes 201, 203, 205, 206, 208, and 210 without being in contact with the external electrode 5000. Can be.
  • the internal electrodes 202, 204, 207, and 209 are formed at the center of the insulating sheet 100 and not formed at the center of the insulating sheet 100, and the internal electrodes 201, 203, 205, 206, 208, It may be formed to overlap with 210.
  • the internal electrodes of the first and second capacitor parts 2000 and 4000 may be removed from the central area as well as the areas spaced a predetermined distance therefrom.
  • the central region of the internal electrodes 201, 203, and 205 of the first capacitor unit 2000 is removed, and the internal electrodes 202 and 204 positioned therebetween are centered. Removal portions may be formed at both sides of the region spaced apart from each other by a predetermined interval.
  • the second capacitor part 4000 has internal electrodes 206 and 208 at positions symmetrical with the internal electrodes 201, 203 and 205 of the first capacitor part 2000 with the ESD protection part 3000 interposed therebetween.
  • a central region of 210 may be removed, and internal regions 207 and 209 disposed therebetween may have a removal region formed at the same position as internal electrodes 202 and 204 of the first capacitor unit 2000. .
  • At least two removal regions are formed in the central region of the internal electrodes 201, 203, and 205 of the first capacitor unit 2000, and the internal electrodes 202, which are positioned therebetween. 204 may be formed with removal regions on both sides spaced apart from the central region by a predetermined interval.
  • the second capacitor part 4000 has internal electrodes 206 and 208 at positions symmetrical with the internal electrodes 201, 203 and 205 of the first capacitor part 2000 with the ESD protection part 3000 interposed therebetween.
  • At least two removal regions are formed in the central region of the second and second regions 210, and the internal electrodes 207 and 209 disposed therebetween are disposed at the same position as the internal electrodes 202 and 204 of the first capacitor unit 2000. This can be formed.
  • At least one internal electrode 4000 may be formed in a floating type.
  • FIGS. 14 to 17 since the description of FIGS. 14 to 17 is the same as the content described with reference to FIGS. 10 to 13, a description thereof will be omitted.
  • the electric shock prevention device may form at least one ESD protection layer 320 of the ESD protection unit 3000. That is, one ESD protection layer 300 may be formed in the X direction as shown in FIGS. 2 and 6, and two or more ESD protection layers 320 may be formed in the X direction as shown in FIGS. 18 to 21. It can form in multiple numbers. In this case, a plurality of ESD protection layers 320 may be formed in the Y direction. For example, as shown in FIG. 18, two ESD protection layers 320a and 320b may be formed on the same plane, and as shown in FIG. 19, three ESD protection layers 320a, 320b and 320c may also be formed.
  • At least two ESD protection layers 320a, 320b, and 320c may be connected by internal electrodes.
  • four ESD protection layers 320a, 320b, 320c, and 320d may be divided into two, respectively, and as shown in FIG. 21, six ESD protection layers 320a, 320b, 320c, 320d, 320e, and 320f may be formed by being divided up and down by three.
  • the upper ESD protection layers may be connected to each other, and the lower ESD protection layers may be connected to each other.
  • each ESD protection layer 320 may be formed in the same structure or may be formed in a different structure.
  • At least one capacitor part 2000 and 4000 and at least one ESD protection part 3000 may be formed in one stack.
  • one capacitor and two or more ESD protections may be formed.
  • the capacitor may be formed between the internal circuit of the electronic device and the metal case, and an ESD protection unit may be formed between the capacitor and the ground terminal.
  • the first and second external electrodes 5100 and 5200 are formed on two opposite sides of the laminate, and the first and second external electrodes 5100 and 5200 are not formed on the two opposite sides.
  • Third and fourth external electrodes (not shown) may be formed.
  • the first and second external electrodes 5100 and 5200 may be provided between the metal case of the electronic device and the internal circuit, respectively, and the third and fourth external electrodes may be connected to the ground terminal. That is, the first and second external electrodes 5100 and 5200 may be connected to two regions between the metal case of the electronic device and the internal circuit, respectively, and the third and fourth external electrodes may be connected to the ground terminal.
  • a plurality of capacitor parts 2000 and 4000 and a plurality of ESD protection parts 3000 may be formed in a horizontal direction in the stack 1000. That is, at least one capacitor part 2000 and 4000 and the ESD protection part 3000 stacked in the vertical direction are arranged in at least two in the horizontal direction and connected to at least two external electrodes 5000 in the horizontal direction.
  • a plurality of electric shock prevention elements including a plurality of capacitors and a plurality of ESD protection units may be provided in parallel. Therefore, two or more electric shock prevention devices may be implemented in one laminate 1000.
  • the plurality of first external electrodes 5100 may be connected to a plurality of regions of the metal case of the electronic device, and the plurality of second external electrodes 5200 may be connected to a ground terminal of the electronic device.
  • at least one of at least one internal electrode of the plurality of capacitor parts may be formed to have a different length. That is, at least one inner electrode of the plurality of inner electrodes formed in the horizontal direction to form different capacitor parts may be formed to be shorter or longer than the other inner electrodes.
  • the capacitance may be adjusted by adjusting not only the length of the inner electrode but also at least one of the overlapping area of the inner electrode and the stacking number of the inner electrode. Therefore, at least one capacitance of the plurality of capacitors may be different. That is, at least one of the plurality of capacitors having different capacitances may be implemented in one stack.
  • FIG. 1 is a table showing the characteristics according to the structure of the ESD protection layer
  • Figure 22 is a view showing the discharge start voltage according to this. That is, the thickness of the ESD protection layer, the thickness of the conductive layer (A) and the insulating layer (B), the pore size and porosity of the insulating layer, and the discharge start voltage according to the structure of the ESD protection layer are displayed.
  • Experimental Example 1 formed an ESD protective layer having a thickness of 25 ⁇ m only using a conductive layer (conductive ceramic), and Experimental Example 2 formed an ESD protective layer having a thickness of 10 ⁇ m only using an insulating layer (insulating ceramic). Only 25 mu m-thick ESD protective layer was formed.
  • Experimental Example 4 formed an ESD protective layer having a thickness of 25 ⁇ m by laminating a conductive layer and an insulating layer
  • Experimental Example 5 formed an ESD protective layer having a thickness of 25 ⁇ m by laminating a conductive layer, an insulating layer, and a conductive layer.
  • Experimental Example 5 formed a conductive layer and an insulating layer with a thickness of 8 ⁇ m and 5 ⁇ m, respectively.
  • Experiment 6 a conductive layer, an insulating layer, an air sack, an insulating layer, and a conductive layer were stacked to form an ESD protective layer having a thickness of 25 ⁇ m, wherein the conductive layer, the insulating layer, and the pores were respectively 8 ⁇ m, 2 ⁇ m, and It was 3 micrometers.
  • the pore size of the insulating layer was 1 nm to 5 ⁇ m, and the porosity was 40%. That is, pores of various sizes having a size of 1 nm to 5 ⁇ m were formed in the insulating layer.
  • the insulating layer it is possible to improve the probability of occurrence of short circuit due to dielectric breakdown, and by forming the conductive layer, the thickness of the insulating layer can be lowered and the discharge start voltage can be improved. .
  • the thickness of the insulating layer it is possible to improve the probability of occurrence of short while lowering the discharge start voltage.
  • FIG. 2 is a table showing the characteristics according to the thickness and porosity change of the insulating layer
  • Figure 23 is a view showing the discharge start voltage according to this.
  • the porosity was set to 40% and 1% or less, and the pore size was 1 nm to 5 ⁇ m when the porosity was 40% and 0 when the porosity was 1% or less.
  • the characteristics of the case where the pores are formed in the insulating layer and when not formed are shown in Table 2.
  • the thickness of the insulating layer was 10 ⁇ m, and the porosity was 40% and 1% or less, respectively.
  • Experimental Example 9 and 10 made the thickness of the insulating layer 25 micrometers, and made porosity 40% and 1% or less, respectively.
  • the insulating layer had a thickness of 25 ⁇ m and a porosity of 40%.
  • FIG. 3 is a table showing the characteristics according to the pore size of the insulating layer
  • Figure 24 is a view showing the discharge start voltage according to this. That is, the discharge start voltage according to the pore size change of the insulating layer was indicated by setting the thickness of the ESD protection layer to 25 ⁇ m and the thickness of the insulating layer accordingly to 25 ⁇ m.
  • ESD protection layer thickness ( ⁇ m) Conductive Ceramic Thickness ( ⁇ m) Insulating Ceramic Thickness ( ⁇ m) Dielectric Ceramic Pore Size Dielectric Ceramic Porosity Pore thickness ( ⁇ m) Discharge start voltage (kV) short occurrence 12 25 0 25 1 nm to 5 ⁇ m 40% - 18.3 (17--19) 0% 13 25 0 25 5nm ⁇ 10 ⁇ m 40-60% - 19.7 (18-20.5) 0% 14 25 0 25 0 ⁇ 1% - 25.9 (24-28) 0%
  • the pore size of the insulating layer was 1 nm to 5 ⁇ m, and the porosity was 40%.
  • the pore size of the insulating layer was 5 nm to 10 ⁇ m, and the porosity thereof was 40% to 60%.
  • the pore size of the insulating layer was 0, and the porosity thereof was lower than 1%.
  • the discharge start voltage was about 17 to 19kV and the average was about 18.3kV.
  • the discharge start voltage was about 18 to 20.5kV and the average was 19.7kV. It is enough. That is, the discharge start voltage increases as the pore size increases.
  • the discharge start voltage was about 24 to 28 kV and about 25.9 kV on average. That is, as shown in Experiment 14, when the ESD protection layer is formed using the insulating layer without pores, a high discharge start voltage can be obtained. However, even in this case, a short does not occur.
  • FIG. 4 is a table showing the characteristics according to the thickness of the ESD protection layer
  • Figure 25 is a diagram showing the discharge start voltage at this time. That is, the discharge initiation voltage according to the thickness of the ESD protection layer was displayed by adjusting the thickness of the ESD protection layer to 10 ⁇ m, 25 ⁇ m, and 50 ⁇ m, and adjusting the thickness of the insulating layer to 10 ⁇ m, 25 ⁇ m, and 50 ⁇ m. .
  • the pore size of the insulating layer at this time was 1 nm-5 micrometers, and the porosity was 40%.
  • ESD protection layer thickness ( ⁇ m) Conductive Ceramic Thickness ( ⁇ m) Insulating Ceramic Thickness ( ⁇ m) Dielectric Ceramic Pore Size Dielectric Ceramic Porosity Pore thickness ( ⁇ m) Discharge start voltage (kV) short occurrence 15 10 0 10 1 nm to 5 ⁇ m 40% - 12.4 (11--13) 0.9% short occurrence 16 25 0 25 1 nm to 5 ⁇ m 40% - 18.3 (17--19) 0% 17 50 0 50 1 nm to 5 ⁇ m 40% - 26.2 (25--27) 0%
  • the thickness of the ESD protection layer and the corresponding insulating layer was 10 ⁇ m
  • the thickness of the ESD protection layer and the insulating layer was 25 ⁇ m.
  • the thickness and the thickness of the insulating layer accordingly were 50 ⁇ m.
  • the discharge start voltage was about 11 to 13kV (average 12.4kV)
  • the discharge start voltage was about 17 to 19kV (average 18.3kV).
  • the discharge start voltage was about 25 to 27 kV (average 26.2 kV).
  • the discharge start voltage increases.
  • short may occur as about 0.9%.
  • [Table 5] is a table showing the short generation according to the overlapping area of the internal electrodes of the capacitor. At this time, the capacitor unit was to overlap the 10 internal electrodes, the thickness of the insulating sheet was 25 ⁇ m, ESD voltage was applied 10kV.
  • Experimental Example 18 set the total overlapping area of the internal electrodes to 1.2 mm 2
  • Experimental Example 19 set the total overlapping area of the internal electrodes to 1.0 mm 2
  • Experimental Examples 20 to 22 respectively set the total overlapping area of the internal electrodes to 0.8 mm 2. It was set to two .
  • 10 kV of ESD was applied to these experimental examples, as shown in Table 5, the average short occurrence time decreased as the total overlap area decreased.
  • the average of the number of ESD passes per unit overlap area increased as the overlap area became smaller. Therefore, even if the overlap area of the internal electrode is reduced, the number of ESD passes per unit overlap area can be increased, thereby maintaining the ESD voltage resistance characteristics even if the small chip size is reduced.
  • Tables 6 and 7 show the thickness of the dielectric layer according to the dielectric constant of the sheets and the test results according to the repeated application of ESD voltage.
  • Table 6 shows the test results when a dielectric having a dielectric constant of 75 was formed at a thickness of 5 ⁇ m to 30 ⁇ m and repeatedly applied an ESD voltage of 10 kV.
  • Table 7 shows a thickness of 5 ⁇ m to 30 for a dielectric having a dielectric constant of 2900. This is the test result when it is formed in the thickness of ⁇ ⁇ and repeatedly applies an ESD voltage of 10 kV.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 복수의 절연 시트가 적층된 적층체와, 절연 시트의 적어도 일부에 형성되어 ESD 전압을 방지하는 ESD 보호부를 포함하고, ESD 보호부는 다공성의 절연 물질을 포함하는 적어도 하나의 ESD 보호층을 포함하는 감전 방지 소자 및 이를 구비하는 전자기기를 제시한다.

Description

감전 방지 소자 및 이를 구비하는 전자기기
본 발명은 감전 방지 소자에 관한 것으로, 특히 스마트 폰 등의 충전 가능한 전자기기를 통해 사용자에게 감전 전압이 전달되는 것을 방지할 수 있는 감전 방지 소자에 관한 것이다.
이동통신 단말기의 이용은 과거 음성통화 중심에서 데이터 통신 서비스를 거쳐 스마트폰 기반의 생활편의 서비스로 진화되어 왔다. 또한, 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 된다. 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다. 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다.
한편, 최근들어 스마트폰의 고급스런 이미지와 내구성이 강조되면서 금속 소재를 이용한 단말기의 보급이 증가하고 있다. 즉, 테두리를 금속으로 제작하거나, 전면의 화면 표시부를 제외한 나머지 케이스를 금속으로 제작한 스마트폰의 보급이 증가하고 있다.
그런데, 과전류 보호 회로가 내장되지 않거나 저품질의 소자를 사용한 비정품 충전기 또는 불량 충전기를 이용하여 충전함으로써 쇼크 전류(Shock Current)가 발생된다. 이러한 쇼크 전류는 스마트폰의 접지 단자로 전달되고, 다시 접지 단자로부터 금속 케이스로 전달되어 금속 케이스에 접촉된 사용자가 감전될 수 있다. 결국, 금속 케이스를 이용한 스마트폰에 비정품 충전기를 이용한 충전 중 스마트폰을 이용하면 감전 사고가 발생할 수 있다.
(선행기술문헌)
한국등록특허 제10876206호
본 발명은 스마트폰 등의 전자기기 내에 마련되어 충전기로부터 입력되는 쇼크 전류에 의한 사용자의 감전을 방지할 수 있는 감전 방지 소자를 제공한다.
본 발명은 ESD(ElectroStatic Discharge)에 의해 절연 파괴되지 않는 감전 방지 소자를 제공한다.
본 발명의 일 양태에 따른 감전 방지 소자는 복수의 절연 시트가 적층된 적층체; 상기 절연 시트의 적어도 일부에 형성되어 ESD 전압을 방지하는 ESD 보호부를 포함하고, 상기 ESD 보호부는 다공성의 절연 물질을 포함하는 적어도 하나의 ESD 보호층을 포함한다.
상기 적층체 내부에 상기 절연 시트를 사이에 두고 복수의 전극이 마련된 캐패시터부를 더 포함하고, 상기 ESD 보호부는 상기 캐패시터부와 회로 사이에 병렬로 형성된다.
상기 적층체는 일 방향으로의 길이가 0.3㎜ 내지 1.1㎜이고, 이와 직교하는 타 방향으로의 너비가 0.15㎜ 내지 0.55㎜이며, 두께가 0.15㎜ 내지 0.55㎜이다.
상기 길이, 너비 및 두께가 각각 0.55㎜ 내지 0.65㎜, 0.25㎜ 내지 0.35㎜ 및 0.25㎜ 내지 0.35㎜이다.
상기 길이, 너비 및 두께가 각각 0.35㎜ 내지 0.45㎜, 0.15㎜ 내지 0.25㎜ 및 0.15㎜ 내지 0.25㎜이다.
상기 절연 시트는 유전율이 10 내지 20000이고, 두께가 두께가 5㎛ 내지 300㎛이다.
상기 내부 전극은 상기 시트 면적의 25% 내지 85%의 면적으로 형성된다.
상기 ESD 보호층은 적어도 둘 이상 마련된다.
상기 ESD 보호층은 동일 평면 상에 적어도 둘 이상 마련되거나, 적어도 둘 이상의 평면 상에 적어도 둘 이상 마련된다.
상기 ESD 보호부는 상기 적어도 하나의 ESD 보호층과 연결되도록 형성된 적어도 둘 이상의 방전 전극을 더 포함한다.
상기 적어도 둘 이상의 방전 전극은 상기 절연 시트의 적층 방향으로 소정 간격 이격되어 형성된다.
상기 ESD 보호층은 적어도 하나의 절연 시트에 형성된 100㎛ 내지 500㎛의 지름과 10㎛ 내지 50㎛ 두께의 관통홀의 적어도 일 영역에 상기 다공성의 절연 물질이 매립되어 형성된다.
상기 방전 전극은 동일 시트 상의 일 방향으로 소정 간격 이격되어 적어도 둘 이상 마련되고, 이와 직교하는 타 방향으로 적어도 둘 이상 마련되며, 상기 ESD 보호층은 상기 일 방향으로 이격된 방전 전극 사이에 마련된다.
상기 방전 전극은 상기 ESD 보호층을 사이에 두고 대면하는 적어도 일 영역이 다른 영역보다 가깝게 형성되거나, 적어도 일 영역이 굴곡지게 형성되거나, 일측으로부터 타측으로 소정의 경사로 형성된다.
상기 ESD 보호층은 공극을 더 포함한다.
상기 ESD 보호층은 전도성 물질, 공극 및 상기 전도성 물질과 상기 절연성 물질의 혼합 물질의 적어도 하나를 더 포함한다.
상기 ESD 보호층은 상기 절연성 물질, 상기 전도성 물질, 상기 공극 및 상기 전도성 물질과 절연성 물질의 혼합 물질 중에서 적어도 둘 이상의 적어도 1회 반복하여 형성된다.
상기 절연성 물질은 1㎚ 내지 5㎛의 공극이 30% 내지 80%의 공극률로 형성된다.
상기 전도성 물질은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한다.
상기 캐패시터부의 내부 전극은 적어도 하나가 적어도 일 영역이 제거된 형상으로 형성된다.
금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고, ESD 전압을 접지 단자로 바이패스시킨다.
정전용량이 2㎊ 내지 150㎊이다.
본 발명의 다른 양태에 따른 전자기기는 금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고 ESD 전압을 바이패스시키는 감전 방지 소자를 포함하며, 상기 감전 방지 소자는, 복수의 절연 시트가 적층된 적층체; 상기 적층체 내부에 형성된 복수의 내부 전극을 포함하는 캐패시터부; 상기 절연 시트의 적어도 일부에 형성되며 적어도 둘 이상의 방전 전극과, 적어도 하나의 ESD 보호층을 포함하는 ESD 보호부; 및 상기 적층체 외부의 적어도 두 측면에 마련되어 상기 캐패시터부 및 ESD 보호부와 연결되는 외부 전극을 포함한다.
상기 캐패시터부는 외부와 상기 내부 회로 사이의 통신 신호를 전달한다.
본 발명의 실시 예들에 따른 감전 방지 소자는 전자기기의 금속 케이스와 내부 회로 사이에 마련되어 내부 회로의 접지 단자로부터 전달되는 감전 전압을 차단할 수 있다. 따라서, 불량 충전기에서 발생된 감전 전압이 전자기기 내부의 접지 단자로부터 금속 케이스를 통해 사용자에게 전달되는 것을 방지할 수 있다. 또한, 감전 방지 소자는 ESD 보호부를 구비하고, ESD 보호부가 다공성 구조로 이루어져 미세 기공을 통해 전류를 흐르게 함으로써 유입되는 ESD를 접지 단자로 바이패스시켜 소자의 절연 상태를 유지할 수 있다. 따라서, 감전 전압을 지속적으로 차단할 수 있고, 외부로부터 인가되는 ESD 전압을 접지 단자로 바이패스시킬 수 있다.
또한, 캐패시터부의 절연 시트, 즉 유전체의 유전율을 10 내지 20000으로 하고 유전체의 두께를 5㎛ 내지 300㎛로 함으로써 소자의 사이즈가 감소하더라도 정전용량을 그대로 유지할 수 있다.
그리고, 캐패시터부의 내부 전극을 플로팅 타입(floating type)으로 변형함으로써 내부 전극 사이의 적어도 일 영역에서 절연 시트의 두께를 2배 이상 증가시킬 수 있고, 그에 따라 칩 사이즈가 작아지더라도 절연 시트의 절연 저항 파괴를 방지할 수 있어 고전압 내압 특성을 유지할 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 감전 방지 소자의 사시도.
도 2는 도 1의 A-A' 라인을 따라 절취한 단면도.
도 3은 본 발명의 제 1 실시 예에 따른 감전 방지 소자의 등가 회로도.
도 4 및 도 5는 본 발명의 실시 예들에 따른 감전 방지 소자의 ESD 보호층의 단면도 및 단면 사진.
도 6은 본 발명의 제 2 실시 예에 따른 감전 방지 소자의 단면도.
도 7 내지 도 9는 본 발명의 제 2 실시 예의 변형 예들에 따른 감전 방지 소자의 개략도.
도 10 내지 도 13은 본 발명의 제 3 실시 예에 따른 감전 방지 소자의 단면도.
도 14 내지 도 17은 본 발명의 제 4 실시 예에 따른 감전 방지 소자의 단면도.
도 18 내지 도 21은 본 발명의 제 5 실시 예에 따른 감전 방지 소자의 단면도.
도 22 내지 도 25는 본 발명의 ESD 보호층의 다양한 실험 예들에 따른 방전 개시 전압을 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 제 1 실시 예에 따른 감전 방지 소자의 사시도이고, 도 2는 도 1의 A-A' 라인을 따라 절취한 단면도이고, 도 3은 등가 회로도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 감전 방지 소자는 복수의 절연 시트(100; 101 내지 111)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 내부 전극(200; 201 내지 208)을 구비하는 적어도 하나의 캐패시터부(2000, 4000)와, 적어도 하나의 방전 전극(310; 311, 312)과 ESD 보호층(320)을 구비하는 ESD 보호부(3000)를 포함할 수 있다. 예를 들어, 적층체(1000) 내에 제 1 및 제 2 캐패시터부(2000, 4000)가 마련되고, 그 사이에 ESD 보호부(3000)가 마련될 수 있다. 즉, 적층체(1000) 내부에 제 1 캐패시터부(2000), ESD 보호부(3000) 및 제 2 캐패시터부(4000)가 적층되어 감전 방지 소자가 구현될 수 있다. 또한, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 제 1 및 제 2 캐패시터부(2000, 4000)와 ESD 보호부(3000)와 연결되는 외부 전극(5100, 5200; 5000)을 더 포함할 수 있다. 물론, 감전 방지 소자는 적어도 하나의 캐패시터부와 적어도 하나의 ESD 보호부를 포함할 수 있다. 즉, ESD 보호부(3000)의 하측 또는 상측의 어느 하나에 캐패시터부가 마련될 수 있고, 서로 이격된 둘 이상의 ESD 보호부(3000)의 상측 및 하측에 적어도 하나의 캐패시터부가 마련될 수도 있다. 이러한 감전 방지 소자는 전자기기의 내부 회로(예를 들어 PCB)와 금속 케이스 사이에 마련되어 감전 전압을 차단하며, ESD 전압을 접지 단자로 바이패스시키고, ESD에 의해 절연이 파괴되지 않아 감전 전압을 지속적으로 차단할 수 있다.
적층체(1000)는 복수의 절연 시트(101 내지 111; 100)가 적층되어 형성된다. 이러한 적층체(1000)는 일 방향(예를 들어 X 방향) 및 이와 직교하는 타 방향(예를 들어 Y 방향)으로 각각 소정이 길이를 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 즉, 외부 전극(5000)의 형성 방향을 X 방향으로 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향으로 하고 수직 방향을 Z 방향으로 할 수 있다. 여기서, X 방향의 길이는 Y 방향의 길이 및 Z 방향의 길이보다 길고, Y 방향의 길이는 Z 방향의 길이와 같거나 다를 수 있다. Y 방향과 Z 방향의 길이가 다를 경우 Y 방향의 길이는 Z 방향의 길이보다 짧거나 길 수 있다. 예를 들어, X, Y 및 Z 방향의 길이의 비는 2∼5:1:0.5∼1일 수 있다. 즉, Y 방향의 길이를 기준으로 X 방향의 길이가 Y 방향의 길이보다 2배 내지 5배 정도 길 수 있고, Z 방향의 길이는 Y 방향의 길이보다 0.5배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 길이는 하나의 예로서 방전 감지 소자가 연결되는 전자기기의 내부 구조, 방전 감지 소자의 형상 등에 따라 다양하게 변형 가능하다. 또한, 적층체(1000) 내부에는 적어도 하나의 캐패시터부(2000, 4000)와 적어도 하나의 ESD 보호부(3000)가 마련될 수 있다. 예를 들어, 제 1 캐패시터부(2000), ESD 보호부(3000) 및 제 2 캐패시터부(4000)가 시트(100)의 적층 방향, 즉 Z 방향으로 마련될 수 있다. 복수의 절연 시트(100)는 각각 소정의 유전율, 예를 들어 10∼20000, 바람직하게는 200∼3000의 유전율을 가질 수 있다. 이러한 절연 시트(100)는 MLCC 등의 유전체 재료 분말, BaTiO3, BaCO3, TiO2, Nd2O3, Bi2O3, Zn0, Al2O3 중의 하나 이상을 포함하는 물질로 형성될 수 있다. 또한, 복수의 절연 시트(100)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 즉, ESD 보호부(3000)의 절연 시트는 제 1 및 제 2 캐패시터부(2000, 4000)의 절연 시트와 다른 두께로 형성될 수 있고, ESD 보호부(3000)와 제 1 및 제 2 캐패시터(2000, 4000) 사이에 형성된 절연 시트가 다른 시트들과 다른 두께로 형성될 수 있다. 예를 들어, ESD 보호부(3000)와 제 1 및 제 2 캐패시터부(2000, 4000) 사이의 절연 시트, 즉 제 5 및 제 7 절연 시트(105, 107)의 두께는 ESD 보호부(3000)의 절연 시트, 즉 제 6 절연 시트(106)보다 얇거나 같은 두께로 형성되거나, 제 1 및 제 2 캐패시터부(2000, 4000)의 내부 전극 사이의 절연 시트(102 내지 104, 108 내지 110)보다 얇거나 같은 두께로 형성될 수 있다. 즉, ESD 보호부(3000)와 제 1 및 제 2 캐패시터부(2000, 4000) 사이의 간격은 제 1 및 제 2 캐패시터부(2000, 4000)의 내부 전극 사이의 간격보다 얇거나 같게 형성되거나, ESD 보호부(3000)의 두께보다 얇거나 같게 형성될 수 있다. 물론, 제 1 및 제 2 캐패시터(2000, 4000)의 절연 시트(102 내지 104, 108 내지 110)은 동일 두께로 형성될 수 있고, 어느 하나가 다른 하나보다 얇거나 두꺼울 수도 있다. 한편, 절연 시트들(100)은 ESD 인가 시 파괴되지 않는 두께, 예를 들어 5㎛∼300㎛의 두께로 형성될 수 있다. 또한, 적층체(1000)는 제 1 및 제 2 캐패시터부(2000, 4000)의 하부 및 상부에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 물론, 제 1 절연 시트(101)가 하부 커버층으로 기능하고 제 11 절연 시트(111)가 상부 커버층으로 기능할 수도 있다. 하부 및 상부 커버층은 자성체 시트가 복수 적층되어 마련될 수 있으며, 동일 두께로 형성될 수 있다. 여기서, 자성체 시트로 이루어진 하부 및 상부 커버층의 최외곽, 즉 하부 및 상부 표면에 비자성 시트, 예를 들어 유리질의 시트가 더 형성될 수 있다. 또한, 하부 및 상부 커버층은 내부의 절연 시트들, 즉 제 2 내지 제 10 절연 시트(102 내지 110)보다 두꺼울 수 있다. 따라서, 제 1 및 제 11 절연 시트(101, 111)이 하부 및 상부 커버층으로 기능하는 경우 제 2 내지 제 10 절연 시트(102 내지 110)보다 두껍게 형성될 수 있다.
제 1 캐패시터부(2000)는 ESD 보호부(3000)의 하측에 마련되며, 적어도 둘 이상의 내부 전극과, 이들 사이에 마련된 적어도 둘 이상의 절연 시트를 포함할 수 있다. 예를 들어, 제 1 캐패시터부(2000)는 제 1 내지 4 절연 시트(101 내지 104)와, 제 1 내지 4 절연 시트(101 내지 104) 상에 각각 형성된 제 1 내지 제 4 내부 전극(201 내지 204)를 포함할 수 있다. 제 1 내지 제 4 내부 전극(201 내지 204)는 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 여기서, 제 1 내지 제 4 내부 전극(201 내지 204)은 X 방향으로 서로 대향되도록 형성된 외부 전극(5100, 5200; 5000)과 일측이 연결되고 타측이 이격되도록 형성된다. 제 1 및 제 3 내부 전극(201, 203)은 제 1 및 제 3 절연 시트(101, 103) 상에 각각 소정 면적으로 형성되며, 일측이 제 1 외부 전극(5100)과 연결되고 타측이 제 2 외부 전극(5200)과 이격되도록 형성된다. 제 2 및 제 4 내부 전극(202, 204)는 제 2 및 제 4 절연 시트(102, 104) 상에 각각 소정 면적으로 형성되며 일측이 제 2 외부 전극(5200)과 연결되고 타측이 제 1 외부 전극(5100)과 이격되도록 형성된다. 즉, 제 1 내지 제 4 내부 전극(201 내지 204)는 외부 전극(5000)의 어느 하나와 교대로 연결되며 제 2 내지 제 4 절연 시트(202 내지 204)를 사이에 두고 소정 영역 중첩되도록 형성된다. 이때, 제 1 내지 제 4 내부 전극(201, 204)은 제 1 내지 제 4 절연 시트(101 내지 104) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 제 1 내지 제 4 내부 전극(201 내지 204)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 한편, 제 1 내지 제 4 내부 전극(201 내지 204)은 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 제 1 캐패시터부(2000)는 제 1 내지 제 4 내부 전극(201 내지 204) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 제 1 내지 제 4 내부 전극(201 내지 204)의 중첩 면적, 절연 시트들(101 내지 104)의 두께 등에 따라 조절될 수 있다. 한편, 제 1 캐패시터부(2000)는 제 1 내지 제 4 내부 전극(201 내지 204) 이외에 적어도 하나 이상의 내부 전극이 더 형성되고, 적어도 하나의 내부 전극이 형성되는 적어도 하나의 절연 시트가 더 형성될 수도 있다. 또한, 제 1 캐패시터부(2000)는 두개의 내부 전극이 형성될 수도 있다. 즉, 본 실시 예는 제 1 캐패시터(2000)의 내부 전극이 네개 형성되는 것을 예로 설명하였으나, 내부 전극은 둘 이상 복수로 형성될 수 있다.
ESD 보호부(3000)는 수직 방향으로 이격되어 형성된 적어도 두개의 방전 전극(310; 311, 312)과, 적어도 두개의 방전 전극(310) 사이에 마련된 적어도 하나의 ESD 보호층(320)을 포함할 수 있다. 예를 들어, ESD 보호부(3000)는 제 5 및 제 6 절연 시트(105, 106)와, 제 5 및 제 6 절연 시트(105, 106) 상에 각각 형성된 제 1 및 제 2 방전 전극(311, 312)과, 제 6 절연 시트(106)를 관통하여 형성된 ESD 보호층(320)을 포함할 수 있다. 여기서, ESD 보호층(320)은 적어도 일부가 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000, 4000)의 내부 전극들(200)과 동일 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)은 1㎛∼10㎛의 두께로 형성할 수 있다. 그러나, 제 1 및 제 2 방전 전극(311, 312)은 캐패시터부(2000, 4000)의 내부 전극(200)보다 얇거나 두껍게 형성될 수도 있다. 제 1 방전 전극(311)은 제 1 외부 전극(5100)과 연결되어 제 5 절연 시트(105) 상에 형성되며 말단부가 ESD 보호층(320)과 연결되도록 형성된다. 제 2 방전 전극(312)은 제 2 외부 전극(5200)과 연결되어 제 6 절연 시트(106) 상에 형성되며 말단부가 ESD 보호층(320)과 연결되도록 형성된다. 여기서, 제 1 및 제 2 방전 전극(311, 312)의 ESD 보호층(320)과 접촉되는 영역은 ESD 보호층(320)과 동일 크기 또는 이보다 작게 형성될 수 있다. 또한, 제 1 및 제 2 방전 전극(311, 312)은 ESD 보호층(320)을 벗어나지 않고 완전히 중첩되어 형성될 수도 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)의 가장자리는 ESD 보호층(320)의 가장자리와 수직 성분을 이룰 수 있다. 물론, 제 1 및 제 2 방전 전극(311, 312)은 ESD 보호층(320)의 일부에 중첩되도록 형성될 수도 있다. 예를 들어, 제 1 및 제 2 방전 전극(311, 312)는 ESD 보호층(320)의 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)은 ESD 보호층(320)을 벗어나게 형성되지 않는다. 한편, 제 1 및 제 2 방전 전극(311, 312)은 ESD 보호층(320)과 접촉되는 일 영역이 접촉되지 않은 영역보다 크게 형성될 수 있다. ESD 보호층(320)은 제 6 절연 시트(106)의 소정 영역, 예를 들어 중심부에 형성되어 제 1 및 제 2 방전 전극(311, 312)과 연결될 수 있다. 이때, ESD 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 적어도 일부 중첩되도록 형성될 수 있다. 즉, ESD 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. ESD 보호층(320)은 제 6 절연 시트(106)의 소정 영역, 예를 들어 중심부에 소정 크기의 관통홀을 형성하고 인쇄 공정을 이용하여 관통홀의 적어도 일부를 도포하거나 매립하도록 형성될 수 있다. ESD 보호층(330)은 예를 들어 100㎛∼500㎛의 직경과 10㎛∼50㎛의 두께로 형성될 수 있다. 이때, ESD 보호층(320)의 두께가 얇을수록 방전 개시 전압이 낮아진다. ESD 보호층(320)은 도전 물질과 절연 물질을 이용하여 형성할 수 있다. 이때, 절연 물질은 복수의 기공(pore)을 갖는 다공성의 절연 물질일 수 있다. 예를 들어, 도전성 세라믹과 절연성 세라믹의 혼합 물질을 제 6 절연 시트(106) 상에 인쇄하여 ESD 보호층(320)을 형성할 수 있다. 한편, ESD 보호층(320)은 적어도 하나의 절연 시트(100) 상에 형성될 수도 있다. 즉, 수직 방향으로 적층된 적어도 하나, 예를 들어 두개의 절연 시트(100)에 ESD 보호층(320)이 각각 형성되고, 그 절연 시트(100) 상에 서로 이격되도록 방전 전극이 형성되어 ESD 보호층(320)과 연결될 수 있다. ESD 보호층(320)의 구조, 재료 등의 보다 자세한 설명은 후술하도록 하겠다.
제 2 캐패시터부(4000)는 ESD 보호부(3000)의 상측에 마련되며, 적어도 둘 이상의 내부 전극과, 이들 사이에 마련된 적어도 둘 이상의 절연 시트를 포함할 수 있다. 예를 들어, 제 2 캐패시터부(2000)는 제 7 내지 제 10 절연 시트(107 내지 110)와, 제 7 내지 제 10 절연 시트(107 내지 110) 상에 각각 형성된 제 5 내지 제 8 내부 전극(205 내지 208)을 포함할 수 있다. 여기서, 제 5 내지 제 8 내부 전극(205 내지 208)은 X 방향으로 서로 대향되도록 형성된 외부 전극(5100, 5200; 5000)과 일측이 연결되고 타측이 이격되도록 형성된다. 제 5 및 제 7 내부 전극(205, 207)은 제 7 및 제 9 절연 시트(107, 109) 상에 소정 면적으로 형성되며, 일측이 제 1 외부 전극(5100)과 연결되고 타측이 제 2 외부 전극(5200)과 이격되도록 형성된다. 제 6 및 제 8 내부 전극(206, 208)는 제 8 및 제 10 절연 시트(108, 110) 상에 각각 소정 면적으로 형성되며 일측이 제 2 외부 전극(5200)과 연결되고 타측이 제 1 외부 전극(5100)과 이격되도록 형성된다. 즉, 제 5 내지 제 8 내부 전극(205 내지 108)이 외부 전극(5000)의 어느 하나와 교대로 연결되며 제 8 내지 제 10 절연 시트(208 내지 110)를 사이에 두고 소정 영역 중첩되도록 형성된다. 이때, 제 5 내지 제 8 내부 전극(205 내지 208)은 제 7 내지 제 10 절연 시트(107 내지 110) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 제 5 내지 제 8 내부 전극(205 내지 208)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 또한, 제 5 내지 제 8 내부 전극(205 내지 208)은 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 한편, 제 5 내지 제 8 내부 전극(205 내지 208)은 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 제 2 캐패시터부(4000)는 제 5 내지 제 8 내부 전극(205 내지 208) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 제 5 내지 제 8 내부 전극(205 내지 208)의 중첩 면적, 절연 시트들(108 내지 110)의 두께 등에 따라 조절될 수 있다. 한편, 제 2 캐패시터부(4000)는 제 3 및 제 4 내부 전극(203, 204) 이외에 적어도 하나 이상의 내부 전극이 더 형성되고, 적어도 하나의 내부 전극이 형성되는 적어도 하나의 절연 시트가 더 형성될 수도 있다. 또한, 제 2 캐패시터부(4000)는 두개의 내부 전극이 형성될 수도 있다. 즉, 본 실시 예는 제 2 캐패시터(4000)의 내부 전극이 네개 형성되는 것을 예로 설명하였으나, 내부 전극은 둘 이상 복수로 형성될 수 있다.
한편, 제 1 캐패시터부(2000)의 내부 전극들(201 내지 204)과 제 2 캐패시터부(4000)의 내부 전극들(205 내지 208)은 동일 형상 및 동일 면적으로 형성될 수 있고, 중첩 면적 또한 동일할 수 있다. 또한, 제 1 캐패시터부(2000)의 절연 시트들(101 내지 104)와 제 2 캐패시터부(4000)의 절연 시트들(107 내지 110)은 동일 두께를 가질 수 있다. 이때, 제 1 절연 시트(101)가 하부 커버층으로 기능할 경우 제 1 절연 시트(101)는 나머지 절연 시트들에 비해 두껍게 형성될 수 있다. 따라서, 제 1 및 제 2 캐패시터부(2000, 4000)는 캐패시턴스가 동일할 수 있다. 그러나, 제 1 및 제 2 캐패시터부(2000, 4000)는 캐패시턴스가 다를 수 있으며, 이 경우 내부 전극의 면적, 내부 전극의 중첩 면적, 절연 시트의 두께의 적어도 어느 하나가 서로 다를 수 있다. 또한, 캐패시터부(2000, 4000)의 내부 전극(201 내지 208)는 ESD 보호부(3000)의 방전 전극(310)보다 길게 형성될 수 있고, 면적 또한 크게 형성될 수 있다.
외부 전극(5100, 5200; 5000)는 적층체(1000)의 서로 대향되는 두 측면에 마련되어 제 1 및 제 2 캐패시터부(2000, 4000)와 ESD 보호부(3000)의 내부 전극과 연결된다. 이러한 외부 전극(5000)은 적어도 하나의 층으로 형성될 수 있다. 외부 전극(5000)은 Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(5000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 또한, 외부 전극(5000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 외부 전극(5000)에 글래스 프릿이 포함됨으로써 외부 전극(5000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 내부 전극(200)과 외부 전극(5000)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 예를 들어, 외부 전극(5000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(5000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(5000)을 형성할 수도 있다. 한편, 외부 전극(5000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
또한, 외부 전극(5000)을 형성하기 이전에 적층체의 표면에 산화물 분말을 분포시킬 수 있다. 이때, 산화물 분말은 외부 전극(5000)의 일부를 인쇄 공정으로 형성하기 이전에 분포시킬 수도 있고, 도금 공정을 실시하기 이전에 분포시킬 수도 있다. 즉, 산화물 분말은 도금 공정으로 외부 전극(5000)을 형성할 때 도금 공정 이전에 적층체 표면에 분포될 수 있다. 이렇게 도금 공정 이전에 산화물 분말을 분포시킴으로써 적층체 표면의 저항을 균일하게 할 수 있고, 그에 따라 도금 공정이 균일하게 실시될 수 있다. 즉, 적층체의 표면은 적어도 일 영역의 저항이 다른 영역의 저항과 다를 수 있는데, 예를 들어 도금 공정 시 저항이 낮은 영역에 저항이 높은 영역보다 도금이 잘 진행되어 도금층의 성장 불균일이 발생된다. 따라서, 이러한 문제를 해결하기 위해 적층체의 표면 저항을 균일하게 유지해야 하고, 이를 위해 적층체의 표면에 산화물 분말을 분산시킬 수 있다. 이때, 산화물 분말은 적층체의 표면에 전체적으로 분포되어 막 형태로 형성될 수 있고, 적층체의 표면에 부분적으로 분포될 수도 있으며, 적어도 일 영역에 막 형태로 형성되고 적어도 일 영역에 부분적으로 분포될 수도 있다. 예를 들어, 산화물 분말이 적층체의 전체 표면에 분포되고, 산화물 분말이 연결되어 소정 두께의 산화물 막이 형성될 수 있다. 이때, 적층체 표면에 산화물 막이 형성되므로 적층체의 표면은 노출되지 않을 수 있다. 또한, 산화물 분말이 적층체의 표면에 섬(island) 형태로 분포될 수 있다. 즉, 적층체 표면에 산화물 분말이 서로 이격되어 섬 형태로 분포될 수 있고, 그에 따라 적층체 표면의 적어도 일부가 노출될 수 있다. 그리고, 산화물 분말은 적어도 일 영역에는 막 형태로 형성되고, 적어도 일부에는 섬 형태로 분포될 수 있다. 즉, 적어도 둘 이상의 산화물 분말이 연결되어 적어도 일 영역에는 막으로 형성되고, 적어도 일부에는 섬 형태로 형성될 수 있다. 따라서, 적층체 표면의 적어도 일부가 산화물 분말에 의해 노출될 수 있다. 적어도 일부에 섬 형태로 분포되는 산화물 분말의 총 면적은 적층체 표면 전체 면적의 예를 들어 10% 내지 80%일 수 있다. 여기서, 적층체의 표면 저항을 균일하게 하기 위한 산화물 분말은 적어도 하나 이상의 금속 산화물이 이용될 수 있는데, 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO를 포함하는 물질의 적어도 하나 이상을 이용할 수 있다.
여기서, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이의 거리는 캐패시터부(2000, 4000) 내의 두 내부 전극 사이의 거리보다 짧거나 같을 수 있다. 즉, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이에 위치한 제 5 및 제 7 절연 시트(105, 107)의 각각의 두께는 캐패시터부(2000, 4000) 내의 내부 전극(200) 사이에 위치한 절연 시트들(102 내지 104, 107 내지 110)의 두께보다 얇거나 같을 수 있다. 또한, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이의 거리는 ESD 보호부(3000)의 두 방전 전극(310) 사이의 거리보다 짧거나 같을 수 있다. 즉, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이에 위치한 제 5 및 제 7 절연 시트(105, 107)의 각각의 두께는 ESD 보호층(320)이 형성된 제 6 절연 시트(106)의 두께보다 얇거나 같을 수 있다. 결국, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이에 위치한 제 5 및 제 7 절연 시트(105, 107)의 각각의 두께는 캐패시터부(2000, 4000) 내의 내부 전극(200) 사이에 위치한 절연 시트들(102 내지 104, 107 내지 110)의 두께보다 얇거나 같은 두께로 형성되거나, ESD 보호부(3000)의 두 방전 전극(310) 사이의 거리(B)보다 얇거나 같은 두께로 형성될 수 있다. 즉, ESD 보호부(3000)와 캐패시터부(2000, 4000) 사이의 거리를 A1 및 A2, 캐패시터부(2000, 4000) 내의 두 내부 전극 사이의 거리를 C1 및 C2, 그리고 ESD 보호부(3000)의 두 방전 전극(300) 사이의 거리를 B라 할 때 A1=A2≤C1=C2 또는 A1=A2≤B일 수 있다. 물론, A1과 A2, 그리고 C1과 C2는 같지 않을 수도 있다. 한편, 최하층 및 최상층의 절연 시트, 즉 제 1 및 제 11 절연 시트(101, 111)의 두께는 각각 10㎛ 이상 적층체(1000) 두께의 50% 이하일 수 있다. 이때, 제 1 및 제 11 절연 시트(101, 111)의 두께를 각각 D1 및 D2라 할 때 B≤D1=D2일 수 있으며, D1과 D2가 다를 수도 있다.
한편, 본 발명의 제 1 실시 예는 적층체(1000) 내에 하나의 ESD 보호층(320)을 구비하는 ESD 보호부(3000)가 마련된 경우를 설명하였으나, ESD 보호층(320)이 둘 이상 복수 마련될 수도 있어 ESD 보호부(3000)가 복수 마련될 수도 있다. 예를 들어, 수직 방향으로 ESD 보호층(320)이 적어도 둘 이상 형성되고 ESD 보호층(320) 사이에 방전 전극이 더 형성되어 하나의 감전 방지 소자가 적어도 하나의 캐패시터와 둘 이상의 ESD 보호부로 이루어질 수 있다. 또한, 캐패시터부(2000, 4000)의 내부 전극들(200)과 ESD 보호부(3000)의 방전 전극(310) 및 ESD 보호층(320)이 Y 방향으로 적어도 둘 이상 형성될 수 있다. 따라서, 하나의 적층체(1000) 내에 복수의 감전 방지 소자가 병렬로 마련될 수도 있다.
도 4 및 도 5는 본 발명의 일 실시 예의 감전 방지 소자의 ESD 보호층(320)의 단면 개략도 및 단면 사진이다.
도 4의 (a) 및 도 5의 (a)에 도시된 바와 같이, ESD 보호층(320)은 도전 물질과 절연 물질을 혼합하여 형성할 수 있다. 즉, ESD 보호층(320)은 도전 물질과 절연 물질이 혼합된 ESD 보호 물질이 적어도 하나의 시트(100)에 형성된 관통홀의 적어도 일부에 도포되거나 매립되어 형성될 수 있다. 예를 들어, ESD 보호층(320)은 도전성 세라믹과 절연성 세라믹을 혼합한 ESD 보호 물질을 이용하여 형성할 수 있다. 이 경우 ESD 보호층(320)은 도전성 세라믹과 절연성 세라믹을 예를 들어 10:90 내지 90:10의 혼합 비율로 혼합하여 형성할 수 있다. 절연성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 높아지고, 도전성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 낮아질 수 있다. 따라서, 소정의 방전 개시 전압을 얻을 수 있도록 도전성 세라믹과 절연성 세라믹의 혼합 비율을 조절할 수 있다. 이때, ESD 보호층(320)에는 복수의 기공(미도시)이 형성될 수 있다. 즉, ESD 보호층(320)은 다공성의 절연 물질을 이용하므로 복수의 기공이 형성될 수 있다. 기공이 형성됨으로써 ESD 전압을 더욱 용이하게 접지 단자로 바이패스시킬 수 있다.
또한, ESD 보호층(300)은 도전층과 절연층을 적층하여 소정의 적층 구조로 형성할 수 있다. 즉, ESD 보호층(300)은 도전층과 절연층을 적어도 1회 적층하여 도전층과 절연층이 구분되어 형성할 수 있다. 예를 들어, ESD 보호층(320)은 도전층과 절연층이 적층되어 2층 구조로 형성될 수 있고, 도전층, 절연층 및 도전층이 적층되어 3층 구조로 형성될 수 있다. 또한, 도전층(321)과 절연층(322)이 복수회 반복 적층되어 3층 이상의 적층 구조로 형성될 수도 있다. 예를 들어, 도 4의 (b)에 도시된 바와 같이 제 1 도전층(321a), 절연층(322) 및 제 2 도전층(321b)이 적층된 3층 구조의 ESD 보호층(300)이 형성될 수 있다. 도 5의 (b)는 절연 시트 사이의 내부 전극 사이에 3층 구조의 ESD 보호층이 형성된 사진이다. 한편, 도전층과 절연층을 복수회 적층하는 경우 최상층 및 최하층은 도전층이 위치할 수 있다. 이때, 도전층(321)과 절연층(322)의 적어도 일부에는 복수의 기공(미도시)이 형성될 수 있다. 예를 들어, 도전층(321) 사이에 형성된 절연층(322)은 다공성 구조로 형성되므로 절연층(322) 내에 복수의 기공이 형성될 수 있다.
또한, ESD 보호층(320)은 소정 영역에 공극(void)이 더 형성될 수도 있다. 예를 들어, 도전 물질과 절연 물질이 혼합된 층의 사이에 공극이 형성될 수 있고, 도전층과 절연층 사이에 공극이 형성될 수도 있다. 즉, 도전 물질과 절연 물질의 제 1 혼합층, 공극 및 제 2 혼합층이 적층 형성될 수 있고, 도전층, 공극 및 절연층이 적층 형성될 수도 있다. 예를 들어, ESD 보호층(320)은 도 4의(c)에 도시된 바와 같이 제 1 도전층(321a), 제 1 절연층(322a), 공극(323), 제 2 절연층(322b) 및 제 2 도전층(321b)이 적층되어 형성될 수 있다. 즉, 도전층(321) 사이에 절연층(322)이 형성되고, 절연층(322) 사이에 공극(323)이 형성될 수 있다. 도 5의 (c)에는 이러한 적층 구조를 갖는 ESD 보호층(320)의 단면 사진이다. 물론, 도전층, 절연층, 공극이 반복 적층되어 ESD 보호층(320)이 형성될 수도 있다. 한편, 도전층(321), 절연층(322) 및 공극(323)이 적층되는 경우 이들 모두의 두께가 모두 동일할 수 있고, 적어도 어느 하나의 두께가 다른 것들에 비해 얇을 수 있다. 예를 들어, 공극(323)이 도전층(321) 및 절연층(322)보다 얇을 수 있다. 또한, 도전층(321)은 절연층(322)과 동일 두께로 형성될 수도 있고, 절연층(322)보다 두껍거나 얇게 형성될 수도 있다. 한편, 공극(323)은 고분자 물질을 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 형성할 수 있다. 예를 들어, 도전성 세라믹이 포함된 제 1 고분자 물질, 절연성 세라믹이 포함된 제 2 고분자 물질, 그리고 도전성 세라믹 또는 절연성 세라믹 등이 포함되지 않은 제 3 고분자 물질을 비아홀 내에 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 도전층, 절연층 및 공극이 형성될 수 있다. 한편, 공극(323)은 층이 구분되지 않고 형성될 수도 있다. 예를 들어, 도전층(321a, 321b) 사이에 절연층(322)이 형성되고 절연층(322) 내에 수직 방향 또는 수평 방향으로 복수의 기공이 연결되어 공극(323)이 형성될 수 있다. 즉, 공극(323)은 절연층(322) 내에 복수의 기공으로 형성될 수 있다. 물론, 공극(323)이 복수의 기공에 의해 도전층(321)에 형성될 수도 있다.
또한, ESD 보호층(320)은 다공성 절연 물질 및 도전 물질을 포함하는 ESD 보호 물질이 홀의 일부에 도포되고 나머지 영역은 ESD 보호 물질이 도포되지 않아 공극이 형성될 수 있다. 물론, ESD 보호층(320)은 관통홀 내부에 ESD 보호 물질이 형성되지 않고 두 방전 전극(311, 312) 사이에 공극이 형성될 수도 있다.
한편, ESD 보호층(320)에 이용되는 도전층(321)은 소정의 저항을 갖고 전류를 흐르게 할 수 있다. 예를 들어, 도전층(321)은 수Ω 내지 수백㏁을 갖는 저항체일 수 있다. 이러한 도전층(321)은 ESD 등이 과전압이 유입될 경우 에너지 레벨을 낮춰 과전압에 의한 감전 방지 소자의 구조적인 파괴가 일어나지 않도록 한다. 즉, 도전층(321)은 전기 에너지를 열 에너지로 변환시키는 히트 싱크(heat sink)의 역할을 한다. 이러한 도전층(321)은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 또한, 도전층(321)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 도전층(321)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.
또한, ESD 보호층(320)에 이용되는 절연층(322)은 방전 유도 물질로 이루어질 수 있고, 다공성 구조를 가진 전기 장벽으로 기능할 수 있다. 이러한 절연층(322)은 절연성 세라믹으로 형성될 수 있고, 절연성 세라믹은 50∼50000 정도의 유전율을 갖는 강유전체 물질이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, BaTiO3, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 절연층(322)은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 즉, 절연층(322)은 전류가 흐르지 못하는 전기 절연 물질로 형성되지만, 기공이 형성되므로 기공을 통해 전류가 흐를 수 있다. 이때, 기공의 크기가 커지거나 기공률이 커질수록 방전 개시 전압이 낮아질 수 있고, 이와 반대로 기공의 크기가 작아지거나 기공률이 낮아지면 방전 개시 전압이 높아질 수 있다. 그러나, 기공의 크기가 5㎛를 초과하거나 기공률이 80%를 초과하면 ESD 보호층(320)의 형상 유지가 어려울 수 있다. 따라서, ESD 보호층(320)의 형상을 유지하면서 방전 개시 전압을 조절하도록 절연층(322)의 기공 크기 및 기공률을 조절할 수 있다. 한편, ESD 보호층(320)이 절연 물질과 도전 물질의 혼합 물질로 형성되는 경우 절연 물질은 미세 기공 및 기공률을 갖는 절연성 세라믹을 이용할 수 있다. 또한, 절연층(322)은 미세 기공에 의해 절연 시트(100)의 저항보다 낮은 저항을 갖고, 미세 기공을 통해 부분 방전이 이루어질 수 있다. 즉, 절연층(322)은 미세 기공이 형성되어 미세 기공을 통해 부분 방전이 이루어진다. 이러한 절연층(322)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 절연층(322)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.
상기한 바와 같은 본 발명의 제 1 실시 예에 따른 감전 방지 소자는 도 3에 도시된 바와 같이 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 마련될 수 있다. 즉, 외부 전극(5000)의 어느 하나가 전자기기의 금속 케이스(10)에 연결되고, 다른 하나가 접지 단자와 연결될 수 있다. 이때, 접지 단자는 내부 회로(20) 내에 마련될 수 있다. 예를 들어, 제 1 외부 전극(5100)이 전자기기의 금속 케이스(10)에 연결되고, 제 2 외부 전극(5200)은 접지 단자에 연결될 수 있다. 따라서, 내부 회로(20)의 접지 단자로부터 금속 케이스로 전달되는 감전 전압을 차단할 수 있고, 외부로부터 금속 케이스(10)를 통해 내부 회로(20)로 인가되는 ESD 전압을 접지 단자로 바이패스시킬 수 있다. 즉, 본 발명의 감전 방지 소자는 정격 전압 및 감전 전압에서는 외부 전극(5000) 사이에서 전류가 흐르지 못하고, ESD 전압에서는 ESD 보호부(3000)를 통해 전류가 흘러 ESD 전압이 접지 단자로 바이패스된다. 한편, 감전 방지 소자는 방전 개시 전압이 정격 전압보다 높고 ESD 전압보다 낮을 수 있다. 예를 들어, 감전 방지 소자는 정격 전압이 100V 내지 240V일 수 있고, 감전 전압은 회로의 동작 전압과 같거나 높을 수 있으며, 외부의 정전기 등에 의해 발생되는 ESD 전압은 감전 전압보다 높을 수 있다. 또한, 캐패시터부(2000, 4000)에 의해 외부와 내부 회로(20) 사이에 통신 신호가 전달될 수 있다. 즉, 외부로부터의 통신 신호, 즉 RF 신호는 캐패시터부(2000, 4000)에 의해 내부 회로(20)로 전달될 수 있고, 내부 회로(20)로부터의 통신 신호는 캐패시터부(2000, 4000)에 의해 외부로 전달될 수 있다. 따라서, 별도의 안테나가 마련되지 않고 금속 케이스(10)를 안테나로 이용하는 경우에도 캐패시터부(2000, 4000)를 이용하여 외부와의 통신 신호를 주고받을 수 있다. 결국, 본 발명에 따른 감전 방지 소자는 내부 회로의 접지 단자로부터 인가되는 감전 전압을 차단하고, 외부로부터 인가되는 ESD 전압을 접지 단자로 바이패스시키며, 외부와 전자기기 사이에 통신 신호를 전달할 수 있다.
또한, 본 발명의 일 실시 예에 따른 감전 방지 소자는 내압 특성이 높은 절연 시트를 복수 적층하여 캐패시터부를 형성함으로써 불량 충전기에 의한 내부 회로에서 금속 케이스로의 예를 들어 310V의 감전 전압이 유입될 때 누설 전류가 흐르지 않도록 절연 저항 상태를 유지할 수 있고, ESD 보호부 역시 금속 케이스에서 내부 회로로의 ESD 전압 유입 시 ESD 전압을 바이패스시켜 소자의 파손없이 높은 절연 저항 상태를 유지할 수 있다. 즉, ESD 보호부(3000)는 에너지 레벨을 낮춰 전기 에너지를 열 에너지로 변환시키는 도전층(310)과 다공성 구조로 이루어져 미세 기공을 통해 전류를 흐르게 하는 절연층(320)으로 이루어진 ESD 보호층(300)을 포함함으로써 외부로부터 유입되는 ESD 전압을 바이패스시켜 회로를 보호할 수 있다. 따라서, ESD 전압에 의해서도 절연 파괴되지 않고, 그에 따라 금속 케이스를 구비하는 전자기기 내에 마련되어 불량 충전기에서 발생된 감전 전압이 전자기기의 금속 케이스를 통해 사용자에게 전달되는 것을 지속적으로 방지할 수 있다. 한편, 일반적인 MLCC(Multi Layer Capacitance Circuit)는 감전 전압은 보호하지만 ESD에는 취약한 소자로 이는 반복적인 ESD 인가 시 전하 차징(Charging)에 의한 누설 포인트(Leak point)로 스파크(Spark)가 발생하여 소자 파손 현상이 발생될 수 있다. 그러나, 본 발명은 캐패시터부 사이에 도전층과 절연층을 포함하는 ESD 보호층이 형성됨으로써 ESD 전압을 ESD 보호층을 통해 패스시킴으로써 캐패시터부가 파괴되지 않는다.
한편, 본 발명의 제 1 실시 예는 ESD 보호층(320)이 절연 시트(106)에 형성된 관통홀에 ESD 보호 물질이 매립 또는 도포되어 형성되었다. 그러나, ESD 보호층(320)은 절연 시트의 소정 영역에 형성되고, ESD 보호층(320)에 각각 접촉되도록 방전 전극(310)이 형성될 수 있다. 즉, 도 6의 제 2 실시 예의 단면도에 도시된 바와 같이 절연 시트(106) 상에 두 방전 전극(311, 312)이 수평 방향으로 소정 간격 이격되어 형성되고, 두 방전 전극(311, 312) 사이에 ESD 보호층(320)이 형성될 수 있다. 여기서, 제 1 및 제 2 캐패시터부(2000, 4000), 외부 전극(5000) 등의 구성은 본 발명의 제 1 실시 예의 설명과 동일하므로 상세한 설명을 생략하며, ESD 보호부(3000)의 설명 중에서 중복되는 내용 또한 상세한 설명을 생략한다.
ESD 보호부(3000)는 동일 평면 상에 이격되어 형성된 적어도 두개의 방전 전극(311, 312)과, 적어도 두개의 방전 전극(311, 312) 사이에 마련된 적어도 하나의 ESD 보호층(320)을 포함할 수 있다. 즉, 시트의 소정 영역, 예를 들어 중앙부에서 서로 이격되도록 외부 전극(5000)이 형성된 방향, 즉 X 방향으로 두개의 방전 전극(311, 312)이 마련될 수 있고, 또한 이와 직교하는 방향으로 적어도 둘 이상의 방전 전극(미도시)이 더 마련될 수도 있다. 따라서, 외부 전극(5000)이 형성된 방향과 직교하는 방향으로 적어도 하나의 방전 전극이 형성되고, 소정 간격 이격되어 대향되도록 적어도 하나의 방전 전극이 형성될 수 있다. 예를 들어, ESD 보호부(3000)는 도 6에 도시된 바와 같이 제 6 절연 시트(106)와, 제 6 절연 시트(106) 상에 이격되어 형성된 제 1 및 제 2 방전 전극(311, 312)과, 제 6 절연 시트(106) 상에 형성된 ESD 보호층(320)을 포함할 수 있다. 여기서, ESD 보호층(320)은 적어도 일부가 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 제 1 방전 전극(311)은 외부 전극(5100)과 연결되어 제 6 절연 시트(106) 상에 형성되며 말단부가 ESD 보호층(320)과 연결되도록 형성된다. 제 2 방전 전극(312)은 외부 전극(5200)과 연결되어 제 6 절연 시트(106) 상에 제 1 방전 전극(311)과 이격되어 형성되며 말단부가 ESD 보호층(320)과 연결되도록 형성된다. 물론, 제 1 및 제 2 방전 전극(311, 322)과 이격되고 외부 전극(5000)이 형성된 방향과 직교하는 방향으로 각각 적어도 하나의 방전 전극이 더 형성될 수 있다. ESD 보호층(320)은 제 6 절연 시트(106)의 소정 영역, 예를 들어 중심부에 제 1 및 제 2 방전 전극(311, 312)과 연결되도록 형성될 수 있다. 이때, ESD 보호층(320)은 제 1 및 제 2 방전 전극(311, 312)과 일부 중첩되도록 형성될 수 있다. ESD 보호층(320)이 제 1 및 제 2 방전 전극(311, 312) 사이의 노출된 제 6 절연 시트(106) 상에 형성되어 제 1 및 제 2 방전 전극(311, 312)의 측면과 연결될 수도 있다. 그러나, 이 경우 ESD 보호층(320)이 제 1 및 제 2 방전 전극(311, 312)과 접촉되지 않고 이격될 수 있으므로 제 1 및 제 2 방전 전극(311, 312)과 중첩되도록 ESD 보호층(320)을 형성하는 것이 바람직하다. 또한, ESD 보호층(300)은 제 1 및 제 2 방전 전극(311, 312)와 동일 두께로 형성되거나 이보다 두껍게 형성될 수도 있다. ESD 보호층(320)은 예를 들어 100㎛∼500㎛의 직경과 10㎛∼50㎛의 두께로 형성될 수 있다.
도 7은 본 발명의 제 2 실시 예에 따른 감전 방지 소자의 ESD 보호부(3000)의 실시 예들에 따른 평면 개략도이다.
도 7의 (a)에 도시된 바와 같이, 두개의 이격된 제 1 및 제 2 방전 전극(311, 312) 사이에 ESD 보호층(320)이 형성되고, ESD 보호층(320)은 도전성 물질과 절연성 물질을 혼합하여 형성할 수 있다.
또한, 도 7의 (b)에 도시된 바와 같이 제 1 도전층(321a), 절연층(322) 및 제 2 도전층(321b)이 수평 방향으로 형성되어 3중 구조의 ESD 보호층(320)이 형성될 수 있다. 즉, 제 1 및 제 2 방전 전극(311, 312)과 각각 접촉되도록 제 1 및 제 2 도전층(321a, 321b)이 각각 형성되고, 제 1 및 제 2 도전층(321a, 321b) 사이와 이들과 연결되도록 절연층(322)이 형성될 수 있다. 그러나, ESD 보호층(320)은 평면 방향으로 도전층(321)과 절연층(322)을 적어도 1회 이용하여 형성할 수 있다. 예를 들어, ESD 보호층(320)은 도전층(321)과 절연층(322)을 이용하여 2중 구조로 형성할 수 있고, 도전층(321), 절연층(322) 및 도전층(321)을 교대로 형성하여 3중 구조로 형성할 수도 있다. 또한, 도전층(321)과 절연층(322)이 교대로 복수회 반복 마련되어 3중 구조 이상의 구조로 형성될 수도 있다. 이때, 적어도 절연층(322) 내에는 복수의 기공이 형성될 수 있다. 물론, 도전층(321) 내에도 복수의 기공이 형성될 수도 있다.
그리고, ESD 보호층(320)은 도 7의 (c)에 도시된 바와 같이 제 1 및 제 2 방전 전극(311, 312) 사이에 제 1 도전층(321a), 제 1 절연층(322a), 공극(323), 제 2 절연층(322b) 및 제 2 도전층(321b)이 마련되어 형성될 수 있다. 즉, 제 1 및 제 2 방전 전극(301, 302)과 각각 접촉되도록 제 1 및 제 2 도전층(321a, 321b)이 형성되고, 제 1 및 제 2 도전층(321a, 321b) 사이에 제 1 및 제 2 절연층(322a, 322b)이 형성되며, 제 1 및 제 2 절연층(322a, 322b) 사이에 공극(323)이 형성될 수 있다. 물론, 도전층, 절연층, 공극이 복수회 반복 마련되어 ESD 보호층(320)이 형성될 수도 있다. 한편, 도전층(321), 절연층(322) 및 공극(323)이 수평 방향으로 마련되는 경우 이들 모두의 폭이 모두 동일할 수 있고, 적어도 어느 하나의 폭이 다른 것들에 비해 좁을 수 있다. 예를 들어, 공극(323)이 도전층(321) 및 절연층(322)보다 폭이 좁을 수 있다. 또한, 도전층(321)은 절연층(322)과 동일 폭으로 형성될 수 있고, 절연층(322)보다 폭이 넓거나 좁게 형성될 수도 있다. 한편, 공극(323)은 인쇄 공정으로 절연층(322)을 형성할 때 소정의 간격이 유지되도록 절연층(322)을 형성함으로써 형성될 수 있다. 한편, 도전층(321), 절연층(322) 및 공극(323) 각각은 제 1 및 제 2 방전 전극(311, 312) 사이의 폭의 30% 내지 50%의 폭으로 형성될 수 있다. 즉, 도전층(321), 절연층(322) 및 공극(323)이 수평 방향으로 각각 적어도 하나 형성될 경우 도전층(321), 절연층(322) 및 공극(323) 각각은 그 폭의 합이 제 1 및 제 2 방전 전극(311, 312) 사이의 폭의 30% 내지 50%으로 형성될 수 있다. 한편, 공극(323)은 절연층(322) 사이에 구분되어 형성되지 않을 수도 있다. 즉, 공극(323)은 절연층(322) 내에 형성될 수 있고, 절연층(322) 내의 복수의 기공이 연결되어 수평 방향 또는 수직 방향으로 형성될 수 있다.
물론, ESD 보호층(320)은 공극(323)만으로 형성될 수도 있다. 즉, 도 7의 (d)에 도시된 바와 같이 제 1 및 제 2 방전 전극(311, 312)이 소정 간격 이격되고 그 사이에 공극(323)이 형성되고, 공극(323)이 ESD 보호층(320)으로 기능할 수도 있다. 이렇게 공극(323)만으로 ESD 보호층(320)을 형성하는 경우 도전층(321), 절연층(322) 또는 이들의 혼합 물질로 ESD 보호층(320)을 형성하는 경우에 비해 ESD 보호층(320)의 폭이 좁게 형성될 수 있다.
또한, 본 발명의 제 2 실시 예에 따른 감전 방지 소자는 ESD 보호부(3000)의 방전 전극이 셋 이상으로 형성되고 그 사이에 적어도 둘 이상의 ESD 보호층이 형성될 수 있다. 이러한 본 발명의 ESD 보호부(3000)의 제 2 실시 예의 변형 예들을 도 8의 평면 개략도를 이용하여 설명하면 다음과 같다.
도 8의 (a)에 도시된 바와 같이, 동일 평면 상에 일 방향으로 서로 이격된 적어도 세개의 방전 전극(311, 312, 313)이 형성되고, 인접한 방전 전극 사이에 ESD 보호부(3000)가 형성될 수 있다. 즉, 제 1, 제 2 및 제 3 방전 전극(311, 312, 313)이 일 방향으로 소정 간격 이격되어 형성되고, 제 1 및 제 3 방전 전극(311, 313) 사이에 제 1 ESD 보호층(320a)이 형성되며, 제 3 및 제 2 방전 전극(313, 312) 사이에 제 2 ESD 보호층(320b)이 형성될 수 있다. 여기서, 제 1 및 제 2 ESD 보호층(320a, 320b)은 각각 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 예를 들어, 제 1 및 제 2 ESD 보호층(320a, 320b)은 각각 절연성 물질과 도전성 물질의 혼합 물질층으로 형성될 수도 있고, 도전층으로 형성될 수도 있으며, 절연층으로 형성될 수도 있다. 또한, 제 1 및 제 2 ESD 보호층(320a, 320b)은 어느 하나가 도전층으로 형성되고, 다른 하나가 절연층으로 형성될 수도 있다.
또한, 도 8의 (b)에 도시된 바와 같이, 동일 평면 상에 일 방향으로 서로 이격된 네개의 방전 전극(311, 312, 313, 314)이 형성되고, 인접한 방전 전극 사이에 ESD 보호층(320)가 형성될 수 있다. 즉, 네개의 방전 전극(311, 312, 313, 314)이 일 방향으로 소정 간격 이격되어 형성되고, 제 1 및 제 3 방전 전극(311, 313) 사이에 제 1 ESD 보호층(320a)이 형성되며, 제 3 및 제 4 방전 전극(313, 314) 사이에 제 2 ESD 보호층(320b)이 형성되고, 제 4 및 제 2 방전 전극(314, 312) 사이에 제 3 ESD 보호층(320c)가 형성될 수 있다. 여기서, 제 1 내지 제 3 ESD 보호층(320a, 320b, 320c)은 각각 동일 물질로 형성될 수도 있다. 예를 들어, 제 1 내지 제 3 ESD 보호층(320a, 320b, 320c)이 각각 절연성 물질과 도전성 물질의 혼합 물질층으로 형성될 수 있고, 도전층으로 형성될 수도 있으며, 절연층으로 형성될 수도 있다. 또한, 제 1 내지 제 3 ESD 보호층(320a, 320b, 320c)는 적어도 하나가 다른 물질로 형성될 수 있다. 예를 들어, 제 1 및 제 3 ESD 보호층(320a, 320c)이 도전층으로 형성되고, 제 2 ESD 보호층(320b)이 절연층으로 형성될 수 있다. 또한, 제 1 및 제 3 ESD 보호층(320a, 320c)이 절연층으로 형성되고, 제 2 ESD 보호층(320b)이 도전층으로 형성될 수 있다.
물론, 복수의 ESD 보호층(320)의 적어도 하나가 공극(323)으로 형성될 수 있다. 즉, 도 8의 (c)에 도시된 바와 같이 네개의 방전 전극(311, 312, 313, 314)이 일 방향으로 소정 간격 이격되어 형성되고, 제 1 및 제 3 방전 전극(311, 313) 사이에 제 1 ESD 보호층(320a)가 형성되며, 제 3 및 제 4 방전 전극(313, 314) 사이에 제 2 ESD 보호층(320b)으로서 공극(323)이 형성되고, 제 4 및 제 2 방전 전극(314, 312) 사이에 제 3 ESD 보호층(320c)가 형성될 수 있다. 여기서, 제 1 및 제 3 ESD 보호층(320a, 320c)은 각각 동일 물질로 형성될 수도 있다. 예를 들어, 제 1 및 제 3 ESD 보호층(320a, 320c)이 각각 절연성 물질과 도전성 물질의 혼합 물질층으로 형성될 수 있고, 도전층으로 형성될 수도 있으며, 절연층으로 형성될 수도 있다. 또한, 제 1 및 제 3 ESD 보호층(320a, 320c)은 서로 다른 물질로 형성될 수 있다. 예를 들어, 제 1 및 제 3 ESD 보호층(320a, 320c)의 어느 하나가 도전층으로 형성되고, 다른 하나가 절연층으로 형성될 수 있다.
또한, 본 발명의 감전 방지 소자는 ESD 보호부(3000)의 방전 전극을 다양한 형상으로 변형할 수 있다. 예를 들어, 도 9의 (a)에 도시된 바와 같이, 방전 전극(311, 312)의 서로 대면하는 말단부가 뾰족하게 형성되거나 도 9의 (b)에 도시된 바와 같이 방전 전극(311, 312)의 서로 대면하는 말단부가 라운드하게 형성될 수도 있다. 즉, 서로 대면하는 방전 전극(311, 312)의 적어도 일 영역이 다른 영역보다 가깝게 형성될 수 있다. 이렇게 서로 이격된 두 방전 전극(311, 312)의 말단부를 뾰족하거나 라운드하게 형성함으로써 두 방전 전극(311, 312) 사이의 거리가 가까워지게 되어 두 방전 전극(311, 312) 사이에 방전이 잘 일어나도록 할 수 있다.
또한, 두 방전 전극(311, 312)이 동일 간격을 유지하면서 다양한 형상으로 형성될 수 있다. 예를 들어, 도 9의 (c)에 도시된 바와 같이 일 방전 전극(311)이 일측으로부터 타 측으로 소정 경사를 갖도록 형성되고, 타 방전 전극(312)이 이와는 반대 형상으로 소정의 경사를 갖도록 형성될 수 있다. 또한, 방전 전극(311, 312)은 서로 일정한 간격을 유지하며 적어도 하나의 요철 구조로 형성될 수 있다. 예를 들어, 도 9의 (d)에 도시된 바와 같이 일 방전 전극(311)은 말단부가 오목하게 형성되고 타 방전 전극(312)은 말단부가 볼록하게 형성되어 오목부 내에 볼록부가 삽입되는 형태로 형성될 수도 있다. 이렇게 두 내부 전극이 동일 간격을 유지하면서 다양한 형상으로 형성됨으로써 두 내부 전극 사이의 면적이 증가하게 되고 그에 따라 ESD 내성을 증가시킬 수 있다.
한편, 스마트 폰 등의 전자기기의 다기능화 및 소형화에 따라 그에 적용되는 감전 방지 소자의 사이즈 또한 축소될 수 있다. 예를 들어, 본 발명의 실시 예들에 따른 감전 방지 소자는 일 방향, 즉 X 방향으로의 길이(L)가 0.3㎜∼1.1㎜이고, 이와 직교하는 타 방향, 즉 Y 방향으로의 너비(W)가 0.15㎜∼0.55㎜이며, 두께, 즉 Z 방향으로의 두께가 0.15㎜∼0.55㎜일 수 있다. 예를 들어, 감전 방지 소자는 길이, 너비 및 두께가 각각 0.9㎜∼1.1㎜, 0.45㎜∼0.55㎜ 및 0.45㎜∼0.55㎜일 수 있고, 0.55㎜∼0.65㎜, 0.25㎜∼0.35㎜ 및 0.25㎜∼0.35㎜일 수 있으며, 0.35㎜∼0.45㎜, 0.15㎜∼0.25㎜ 및 0.15㎜∼0.25㎜일 수 있다. 즉, 감전 방지 소자는 길이:너비:두께의 비율이 2∼3:1∼2:1∼2로 구성될 수 있다. 바람직하게는 길이×너비×두께가 1.0㎜×0.5㎜×0.5㎜, 0.6㎜×0.3㎜×0.3㎜ 및 0.4㎜×0.2㎜×0.2㎜일 수 있다. 즉, 감전 방지 소자는 길이:너비:두께의 비율이 2:1:1로 구성될 수 있다. 이러한 소자의 디멘젼(dimension)은 전형적인 SMT용 소자 규격을 따른다. 이때, ESD 보호층(320)은 소자의 사이즈에 따라 예를 들어 50㎛∼500㎛의 폭과 5㎛∼50㎛의 두께로 형성될 수 있다. 예를 들어, 길이×너비×두께가 1.0㎜×0.5㎜×0.5㎜, 0.6㎜×0.3㎜×0.3㎜ 및 0.4㎜×0.2㎜×0.2㎜인 소자에서 ESD 보호층(320)은 50㎛∼450㎛의 폭과 5㎛∼50㎛의 두께로 형성될 수 있다.
구체적으로, 감전 방지 소자는 길이×너비×두께가 1.0㎜×0.5㎜×0.5㎜(이하, 제 1 감전 방지 소자)에서 0.6㎜×0.3㎜×0.3㎜(이하, 제 2 감전 방지 소자) 및 0.4㎜×0.2㎜×0.2㎜(이하, 제 3 감전 방지 소자)로 줄어들 수 있다. 즉, 길이가 1.0㎜이고 너비가 0.5㎜인 직사각형의 시트가 복수 적층되어 0.5㎜ 두께의 제 1 감전 방지 소자가 제작될 수 있고, 길이가 0.6㎜이고 너비가 0.3㎜인 직사각형의 시트가 복수 적층되어 0.3㎜ 두께의 제 2 감전 방지 소자가 제작될 수 있으며, 길이가 0.4㎜이고 너비가 0.2㎜인 직사각형의 시트가 복수 적층되어 0.2㎜ 두께의 제 3 감전 방지 소자가 제작될 수 있다. 이때, 감전 방지 소자의 캐패시터부(2000, 4000)의 시트들은 15㎛∼300㎛, 바람직하게는 15㎛∼250㎛의 두께를 가질 수 있다.
감전 방지 소자의 사이즈 감소에 의한 디멘젼(dimension)이 감소하면서 내부 전극의 면적이 동시에 감소하게 된다. 내부 전극의 면적은 소자의 단면적 기준, 즉 시트 면적의 25%∼85% 사이에서 유지될 수 있다. 그런데, 감전 방지 소자의 사이즈가 감소하더라도 감전 방지 소자의 정전용량은 2㎊ 내지 150㎊를 유지해야 한다. 즉, 사이즈가 큰 제 1 감전 방지 소자와 사이즈가 작은 제 2 및 제 3 감전 방지 소자도 동일한 정전용량을 가져야 한다. 제 2 및 제 3 감전 방지 소자에서 제 1 감전 방지 소자와 동일한 정전용량을 구현하기 위해서는 복수의 시트들, 즉 유전체들의 두께를 감소시키거나 시트들이 더 높은 유전율을 갖도록 고유전율 재료를 이용해야 한다. 정전용량은 다음의 식 1에 의해 산출될 수 있다.
[식 1]
정전용량=공기 유전율×소재의 유전율×내부 전극의 중첩 총면적/내부 전극 사이의 유전체의 두께
사이즈에 관계없이 동일 정전용량을 구현하는 또다른 방법은 유전체의 적층 두께를 감소시키는 것이다. 그런데, 감전 방지 소자는 ESD 전압에 대한 파괴 내성을 가져야 하고, 이를 위해서는 유전체의 최소한의 두께가 필요하므로 유전체의 적층 두께를 감소시켜 정전용량을 유지하는데 한계가 있다. 따라서, 일정 두께 이상에서 동일한 정전용량을 구현하려면 높은 유전율을 갖는 재료를 선택해야 한다. 그런데, 높은 유전율의 재료를 이용하면 내부 전극의 면적을 최소화하거나 유전체 두께를 두껍게 해야 한다. 그러나, 이는 최소 인쇄 면적 한계 및 감전 방지 소자 사이즈의 두께 규격에 의해서 유전체 두께를 두껍게 할 수 없어 너무 높은 유전율 재료 역시 이용하기 어렵다.
따라서, 본 발명은 사이즈가 작은 제 2 및 제 3 감전 방지 소자에서 내부 전극 사이의 유전체 두께를 15㎛∼300㎛로 하고, 내부 전극의 면적은 소자 사이즈 내(즉 0.6㎜×0.3㎜ 또는 0.4㎜×0.2㎜)에서 단면적 기준 25%∼85%로 하며, 외곽 마진(즉 내부 전극의 가장자리에서 유전체의 가장자리 까지의 거리)을 25㎛∼100㎛로 하고, 유전체의 유전율은 제 2 감전 방지 소자에서 200 내지 3000, 제 3 감전 방지 소자에서 600 내지 3000으로 한다. 내부 전극의 면적이 25% 이하에서는 스크린 프린팅의 해상도가 낮아져 정전용량의 산포가 넓어지며, 85% 이상에서는 인쇄 면적이 너무 넓어 내부 전극의 표면 돌출 등 적층 불량 및 디라미네이션(delamination) 등의 갈라짐 불량이 다수 발생될 수 있어 소자의 신뢰성에 상당한 영향을 줄 수 있다.
한편, 내부 전극 사이의 시트들, 즉 유전체의 두께가 두꺼우면 정전용량이 낮아지고 한정된 공간에서 적층 수의 한계가 있기 때문에 정전용량을 높이지 못하고, 그에 따라 감전 방지 소자에 부합되는 정전용량을 구현할 수 없다. 반대로, 내부 전극 사이의 유전체, 즉 시트들의 두께를 낮춰 정전용량을 증가시키고 다중 적층하여 정전용량을 상승시킬 수 있다. 그러나, 감전 방지 소자의 신뢰성 특성 상 ESD에 대한 규제 규격인 ICE61000-4-2 Level 4보다 가혹한 기준을 만족해야 하고, 이때의 테스트 기준에 유전체의 두께가 15㎛ 이하에서는 ESD 전압의 반복 인가 시 ESD 보호부가 존재함에도 불구하고 유전체의 절연 저항이 파괴된다. 유전체의 절연 저항이 파괴되는 원인은 ESD 전압 유입 시점부터 감전 방지 소자의 반응 시간까지의 공백기에 ESD 보호부로 바이패스되지 않고 캐패시터층의 유전체층에 500V 이상의 전압이 1ns 내지 30ns동안 인가될 수 있어 유전체의 내압 특성이 이에 버티지 못하면 절연 저항이 파괴될 수 있다.
한편, 칩 사이즈가 작아지면서 설계 가능한 공간이 적어지게 된다. 따라서, 좁은 공간에서도 높은 ESD 내압 특성을 갖는 감전 방지 소자의 내부 구조가 필요하다. 그런데, 감전 방지 소자의 사이즈가 작아지게 되면 공간 부족으로 인하여 절연 시트의 두께가 얇아질 수 밖에 없고, 이는 절연 시트 자체의 내압 특성이 저하되어 낮은 레벨의 ESD를 인가하여도 쉽게 절연 시트의 절연 저항이 파괴되는 현상이 발생된다. 이러한 문제를 해결하기 위해 복수 형상의 플로팅 타입(floating type) 구조를 이용하여 일반적인 적층 타입보다 동일 공간 내에서 ESD 내압 특성을 개선할 수 있다. 즉, 캐패시터부의 내부 전극의 형상을 변형하여 내부 전극 사이의 일 영역에서 절연 시트의 두께가 2배 이상 증가되기 때문에 ESD 내압 특성이 유지될 수 있다. 이는 감전 방지 소자가 갖는 ESD 보호부의 설계와 맞물려 보다 높은 ESD 내성 개선 효과를 보인다. 결국, ESD 보호부의 반복적인 ESD 전압에 의한 기능 저하로 인하여 ESD가 ESD 보호부의 ESD 보호층으로 패스되지 않을 경우 캐패시터부가 데미지를 입어 절연 파괴가 발생될 수 있고, ESD 보호부의 기능 저하가 없더라고 ESD 전압 유입 시 감전 방지 소자의 ESD 보호부의 반응 시간까지의 1ns 내지 30ns 공백 시간에 캐패시터부에 ESD 전압 부하가 잠시 동안 발생되어 절연 파괴가 발생될 수 있다. 그러나, 캐패시터부를 플로팅 타입으로 형성함으로써 캐패시터층의 ESD 내압 특성을 높혀 절연 저항이 파괴되어 쇼트가 발생되는 현상을 개선할 수 있다.
이러한 캐패시터부를 플로팅 타입으로 형성하는 본 발명의 다양한 실시 예를 도 10 내지 도 13을 이용하여 설명하면 다음과 같다.
도 10 내지 도 13을 참조하면, 본 발명의 제 3 실시 예들에 따른 감전 방지 소자는 복수의 절연 시트(101 내지 113; 100)가 적층된 적층체(1000)로 이루어지며, 적층체(1000) 내에 제 1 캐패시터부(2000), ESD 보호부(3000) 및 제 2 캐패시터부(4000)가 마련될 수 있다. 또한, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 제 1 및 제 2 캐패시터부(2000, 4000)와 ESD 보호부(3000)와 연결되는 외부 전극(5100, 5200; 5000)을 더 포함할 수 있다. 제 1 캐패시터부(2000)는 복수의 내부 전극(201 내지 205)을 구비하며, 제 2 캐패시터부(4000) 또한 복수의 내부 전극(208 내지 212)을 포함할 수 있다. 즉, 제 1 및 제 2 캐패시터부(2000, 4000)는 동일한 수, 예를 들어 5개의 내부 전극을 각각 구비할 수 있다. 또한, 제 1 및 제 2 캐패시터부(2000, 4000) 사이에 방전 전극(311 및 312)과 이들 사이에 마련된 ESD 보호층(320)을 포함하는 ESD 보호부(3000)가 마련된다. 여기서, 제 1 및 제 2 캐패시터부(2000, 4000)는 적어도 하나의 내부 전극이 적어도 일 영역이 제거된 형상으로 형성될 수 있다.
도 10에 도시된 바와 같이, 제 1 캐패시터부(2000)의 내부 전극(201)이 예를 들어 중앙부가 소정 폭으로 제거된 형상으로 형성되고, ESD 보호부(3000)를 사이에 두고 이와 대칭적 위치에 마련된 제 2 캐패시터부(4000)의 내부 전극(210) 또한 내부 전극(201)과 동일한 위치에 소정 영역이 제거된 형상으로 형성될 수 있다. 내부 전극(201, 210)이 소정 영역이 제거되어 형성되므로 그와 인접한 내부 전극(202, 209)과의 중첩 면적이 작아지게 된다. 이때, 소정 영역이 제거되어 두 영역으로 나뉜 내부 전극(201, 210)은 두 영역이 각각 제 1 및 제 2 외부 전극(5100, 5200)과 연결될 수 있다. 이렇게 내부 전극(201, 210)의 소정 영역이 제거된 형상으로 형성됨으로써 내부 전극(201, 210)와 인접한 내부 전극(202, 209) 사이에 절연 시트(102, 112)이 두껍게 형성된다. 즉, 내부 전극(202)과 내부 전극(201)의 제거된 부분 사이에 두개의 절연 시트(101, 102)가 마련되므로 절연 시트(100)의 두께가 증가하게 된다. 따라서, 캐패시터부(2000, 4000)의 내부 전극(200) 사이의 일 영역에서 절연 시트(100)의 두께가 적어도 2배 증가되기 때문에 ESD 내압 특성이 유지될 수 있다.
또한, 도 11에 도시된 바와 같이, 제 1 캐패시터부(2000)의 내부 전극들(201, 203, 205)의 예를 들어 중앙부의 소정 영역이 제거되고, 이와 ESD 보호부(3000)를 사이에 두고 대칭적으로 위치되는 제 2 캐패시터부(4000)의 내부 전극들(206, 208, 210)의 예를 들어 중앙부의 소정 영역이 제거될 수 있다. 이때, 내부 전극들(202, 204, 207, 209)은 외부 전극(5000)에 접촉되지 않고 내부 전극들(201, 203, 205, 206, 208, 210) 사이에서 이들의 적어도 일부와 중첩되도록 형성될 수 있다. 즉, 내부 전극들(202, 204, 207, 209)은 절연 시트(100)의 중앙부에 형성되어 절연 시트(100)의 중앙부에는 형성되지 않은 내부 전극들(201, 203, 205, 206, 208, 210)과 중첩되도록 형성될 수 있다.
한편, 제 1 및 제 2 캐패시터부(2000, 4000)의 내부 전극은 중앙 영역 뿐만 아니라 이로부터 소정 간격 이격된 영역이 제거될 수도 있다. 예를 들어, 도 12에 도시된 바와 같이 제 1 캐패시터부(2000)의 내부 전극들(201, 203, 205)의 중앙 영역이 제거되고, 이들 사이에 위치한 내부 전극들(202, 204)은 중앙 영역에서 소정 간격 이격된 양측에 제거부가 형성될 수 있다. 또한, 제 2 캐패시터부(4000)는 ESD 보호부(3000)를 사이에 두고 제 1 캐패시터부(2000)의 내부 전극들(201, 203, 205)과 대칭되는 위치의 내부 전극들(206, 208, 210)의 중앙 영역이 제거되고, 이들 사이에 위치한 내부 전극들(207, 209)은 제 1 캐패시터부(2000)의 내부 전극들(202, 204)과 동일 위치에 제거 영역이 형성될 수 있다.
또한, 도 13에 도시된 바와 같이, 제 1 캐패시터부(2000)의 내부 전극들(201, 203, 205)의 중앙 영역에 둘 이상의 제거 영역이 형성되고, 이들 사이에 위치한 내부 전극들(202, 204)은 중앙 영역에서 소정 간격 이격된 양측에 제거 영역이 형성될 수 있다. 또한, 제 2 캐패시터부(4000)는 ESD 보호부(3000)를 사이에 두고 제 1 캐패시터부(2000)의 내부 전극들(201, 203, 205)과 대칭되는 위치의 내부 전극들(206, 208, 210)의 중앙 영역에 둘 이상의 제거 영역이 형성되고, 이들 사이에 위치한 내부 전극들(207, 209)은 제 1 캐패시터부(2000)의 내부 전극들(202, 204)과 동일 위치에 제거 영역이 형성될 수 있다.
물론, 제 1 및 제 2 방전 전극(311, 312)이 수평 방향으로 형성되고 ESD 보호층(320)이 이들과 접촉되도록 형성되는 경우에도 도 14 내지 도 17에 도시된 바와 같이 캐패시터부(2000, 4000)는 적어도 하나의 내부 전극이 플로팅 타입으로 형성될 수 있다. 이때, 도 14 내지 도 17의 설명은 도 10 내지 도 13을 이용하여 설명된 내용과 동일하므로 생략하기로 한다.
한편, 본 발명의 실시 예들에 따른 감전 방지 소자는 ESD 보호부(3000)의 ESD 보호층(320)을 적어도 하나 이상 형성할 수 있다. 즉, 도 2 및 도 6에 도시된 바와 같이 X 방향으로 ESD 보호층(300)을 하나 형성할 수도 있고, 도 18 내지 도 21에 도시된 바와 같이 X 방향으로 ESD 보호층(320)을 둘 이상 복수로 형성할 수 있다. 이때, Y 방향으로도 ESD 보호층(320)이 복수 형성될 수 있다. 예를 들어, 도 18에 도시된 바와 같이 동일 평면 상에 두개의 ESD 보호층(320a, 320b)을 형성할 수도 있고, 도 19에 도시된 바와 같이 동일 평면 상에 세개의 ESD 보호층(320a, 320b, 320c)을 형성할 수도 있다. 적어도 두개 이상의 ESD 보호층(320a, 320b, 320c)은 내부 전극에 의해 연결될 수 있다. 또한, 도 20에 도시된 바와 같이 네개의 ESD 보호층(320a, 320b, 320c, 320d)가 두개씩 상하로 나뉘어 형성될 수도 있고, 도 21에 도시된 바와 같이 여섯개의 ESD 보호층(320a, 320b, 320c, 320d, 320e, 320f)가 세개씩 상하로 나뉘어 형성될 수 있다. 상하 이격되어 형성된 ESD 보호층들(320)은 상측 ESD 보호층들이 서로 연결되고 하측 ESD 보호층들이 서로 연결될 수 있다. 이렇게 복수의 ESD 보호층(320)이 형성되는 경우에도 각 ESD 보호층(320)은 동일 구조로 형성될 수 있고, 서로 다른 구조로 형성될 수 있다.
상기한 바와 같이 본 발명에 따른 감전 방지 소자는 하나의 적층체 내에 적어도 하나의 캐패시터부(2000, 4000)와 적어도 하나 이상의 ESD 보호부(3000)가 형성될 수 있다. 예를 들어, 하나의 캐패시터와 둘 이상의 ESD 보호부가 형성될 수 있다. 이때, 캐패시터는 전자기기의 내부 회로와 금속 케이스 사이에 형성되고, 캐패시터와 접지 단자 사이에 ESD 보호부가 형성될 수 있다. 이를 위해 적층체의 서로 대향되는 두 측면에 제 1 및 제 2 외부 전극(5100, 5200)이 형성되고, 제 1 및 제 2 외부 전극(5100, 5200)이 형성되지 않는 서로 대향되는 두 측면에 제 3 및 제 4 외부 전극(미도시)이 형성될 수 있다. 제 1 및 제 2 외부 전극(5100, 5200)은 전자기기의 금속 케이스와 내부 회로 사이에 각각 마련되고, 제 3 및 제 4 외부 전극은 접지 단자와 연결될 수 있다. 즉, 제 1 및 제 2 외부 전극(5100, 5200)이 전자기기의 금속 케이스와 내부 회로 사이의 두 영역에 각각 연결되고 제 3 및 제 4 외부 전극은 접지 단자에 연결될 수 있다.
또한, 본 발명에 따른 감전 방지 소자는 적층체(1000) 내에 수평 방향으로 복수의 캐패시터부(2000, 4000)와 복수의 ESD 보호부(3000)가 형성될 수 있다. 즉, 수직 방향으로 적층된 적어도 하나의 캐패시터부(2000, 4000)와 ESD 보호부(3000)가 수평 방향으로 적어도 둘 이상 배열되고, 수평 방향으로 배열된 적어도 둘 이상의 외부 전극(5000)와 연결됨으로써 복수의 캐패시터와 복수의 ESD 보호부로 이루어진 복수의 감전 방지 소자가 병렬로 마련될 수 있다. 따라서, 하나의 적층체(1000) 내에 두개 이상이 감전 방지 소자가 구현될 수 있다. 이때, 예를 들어 복수의 제 1 외부 전극(5100)은 전자기기의 메탈 케이스의 복수의 영역에 연결되고, 복수의 제 2 외부 전극(5200)은 전자기기의 접지 단자에 연결될 수 있다. 한편, 복수의 캐패시터부는 적어도 어느 하나의 적어도 어느 하나의 내부 전극이 다른 길이로 형성될 수 있다. 즉, 수평 방향으로 형성되어 서로 다른 캐패시터부를 이루는 복수의 내부 전극 중에서 적어도 하나의 내부 전극이 다른 내부 전극보다 짧거나 길게 형성될 수 있다. 물론, 내부 전극의 길이 뿐만 아니라 내부 전극의 중첩 면적, 내부 전극의 적층 수의 적어도 하나를 조절하여 캐패시턴스를 조절할 수 있다. 따라서, 복수의 캐패시터 중에서 적어도 어느 하나의 캐패시턴스를 다르게 할 수 있다. 즉, 하나의 적층체 내에 적어도 어느 하나가 다른 캐패시턴스를 갖는 복수의 캐패시터를 구현할 수 있다.
상기 본 발명의 제 1 실시 예에 따른 감전 방지 소자의 다양한 실험 예에 따른 결과를 설명하면 다음과 같다.
[표 1]은 ESD 보호층의 구조에 따른 특성을 나타낸 표이고, 도 22는 이에 따른 방전 개시 전압을 도시한 도면이다. 즉, ESD 보호층의 두께, 도전층(A)과 절연층(B)의 두께, 절연층의 기공 크기 및 기공률, ESD 보호층의 구조에 따른 방전 개시 전압을 표시하였다.
실험예 ESD 보호층 두께(㎛) 도전층 두께(㎛) 절연층두께(㎛) 절연층기공 크기 절연층기공률 공극 두께(㎛) 방전개시전압(kV) short 발생률
1 25 25 0 - - - 2~4 100%
2 10 0 10 1㎚~5㎛ 40% - 12.4(11~13) 0.8%
3 25 0 25 1㎚~5㎛ 40% - 18.3(17~19) 0%
4 25 15 10 1㎚~5㎛ 40% - 7.2(6~9) 0%
5 25 8 5 1㎚~5㎛ 40% - 5.6(4~6) 0%
6 25 8 2 1㎚~5㎛ 40% 3 5.1(3~5.5) 0%
실험 예 1은 도전층(도전성 세라믹)만으로 25㎛ 두께의 ESD 보호층을 형성하였고, 실험 예 2는 절연층(절연성 세라믹)만으로 10㎛ 두께의 ESD 보호층을 형성하였으며, 실험 예 3은 절연층만으로 25㎛ 두께의 ESD 보호층을 형성하였다. 또한, 실험 예 4는 도전층과 절연층을 적층하여 25㎛ 두께의 ESD 보호층을 형성하였고, 실험 예 5는 도전층, 절연층 및 도전층을 적층하여 25㎛ 두께의 ESD 보호층을 형성하였다. 여기서, 실험 예 5는 도전층과 절연층을 각각 8㎛ 및 5㎛의 두께로 형성하였다. 그리고, 실험 예 6은 도전층, 절연층, 에어 겝, 절연층 및 도전층을 적층하여 25㎛ 두께의 ESD 보호층을 형성하였고, 이때 도전층, 절연층 및 공극을 각각 8㎛, 2㎛ 및 3㎛로 하였다. 한편, 실험 예 2 내지 6은 절연층의 기공 크기를 1㎚∼5㎛로 하였고, 기공률을 40%로 하였다. 즉, 절연층 내에 1㎚∼5㎛의 크기를 갖는 다양한 크기의 기공을 형성하였다.
[표 1]에 나타낸 바와 같이 도전층만으로 ESD 보호층을 형성한 실험 예 1에 대해 다수의 실험을 실시하였고 이때의 방전 개시 전압이 2∼4kV 정도이고 100% 쇼트가 발생되었다. 즉, 실험 예 1에 따른 다수의 시료의 방전 개시 전압이 2∼4kV로 분포되고, 이러한 시료들 모두가 절연 파괴되어 누설 전류가 발생되었다. 또한, 절연층만으로 10㎛ 두께의 ESD 보호층을 형성한 실험 예 2는 방전 개시 전압이 11∼13kV 정도이고 0.8% 정도의 쇼트가 발생되었다. 그러나, 도전층과 절연층, 또한 공극을 적층하여 ESD 보호층을 형성한 실험 예 3 내지 6은 방전 개시 전압이 3kV부터 19kV로 조절할 수 있고, 쇼트가 발생되지 않았다. 즉, 실험 예 4 내지 6은 실험 예 2에 비해 방전 개시 전압이 낮지만 구조적인 차이에 의해 절연 파괴가 발생되지 않는다. 이러한 실험 예에 따른 방전 개시 전압을 도 22에 도시하였다.
[표 1]에서 알 수 있는 바와 같이, 절연층을 형성함으로써 절연 파괴에 의한 쇼트 발생 확률을 개선할 수 있고, 도전층을 형성함으로써 절연층의 두께를 낮출 수 있어 방전 개시 전압을 개선할 수 있다. 또한, 절연층의 두께를 줄이면서 공극을 추가하면 방전 개시 전압을 낮추면서 쇼트 발생 확률을 개선할 수 있다.
[표 2]는 절연층의 두께와 기공률 변화에 따른 특성을 나타낸 표이고, 도 23은 이에 따른 방전 개시 전압을 도시한 도면이다. 기공률은 40%와 1% 이하로 설정하였고, 기공 크기는 기공률이 40%인 경우 1㎚∼5㎛이고 기공률이 1% 이하인 경우 0으로 하였다. 즉, 절연층에 기공이 형성된 경우와 형성되지 않은 경우의 특성을 비교하여 [표 2]에 나타내었다.
실험예 ESD 보호층 두께(㎛) 도전성 세라믹 두께(㎛) 절연성 세라믹두께(㎛) 절연성 세라믹기공 사이즈 절연성 세라믹기공률 공극 두께(㎛) 방전개시전압(kV) short 발생률
7 10 0 10 1㎚~5㎛ 40% - 12.4(11~13) 0.9%
8 10 0 10 0 ~1% - 20.3(18~22) 3.5%
9 25 0 25 1㎚~5㎛ 40% - 18.3(17~19) 0%
10 25 0 25 0 ~1% - 25.9(24~28) 0%
11 25 0 25 1㎚~5㎛ 80% - 21.1(19~22) 0%
실험 예 7 및 8은 절연층의 두께를 10㎛로 하였고, 기공률을 각각 40% 및 1% 이하로 하였다. 또한, 실험 예 9 및 10은 절연층의 두께를 25㎛로 하였고, 기공률을 각각 40% 및 1% 이하로 하였다. 그리고, 실험 예 11은 절연성층의 두께를 25㎛로 하였고, 기공률을 40%로 하였다. 실험 예 7 및 8에서 볼 수 있는 바와 같이, ESD 보호층의 두께가 10㎛이고 그에 따라 절연층의 두께가 10㎛의 경우 절연층의 기공률 감소에 따라 방전 개시 전압이 상승하고 쇼트 발생 확률이 증가하게 된다. 또한, 실험 예 9 및 10에서 볼 수 있는 바와 같이, ESD 보호층의 두께가 25㎛이고 그에 따라 절연층의 두께가 25㎛의 경우 절연층의 기공률 감소에 따라 방전 개시 전압이 상승한다. 그러나, 절연층의 두께가 증가함으로써 쇼트는 발생되지 않는다. 한편, 실험 예 11에서 볼 수 있는 바와 같이, 절연층의 두께가 25㎛이고 기공률이 80%로 증가하게 되면 방전 개시 전압이 평균 21.1kV 정도를 나타낸다. 이러한 [표 2]에 따른 방전 개시 전압을 도 23에 도시하였다.
[표 3]은 절연층의 기공 크기에 따른 특성을 나타낸 표이고, 도 24는 이에 따른 방전 개시 전압을 도시한 도면이다. 즉, ESD 보호층의 두께를 25㎛로 하고 그에 따른 절연층의 두께를 25㎛로 하여 절연층의 기공 크기 변화에 따른 방전 개시 전압을 표시하였다.
실험예 ESD 보호층두께(㎛) 도전성 세라믹 두께(㎛) 절연성 세라믹두께(㎛) 절연성 세라믹기공 사이즈 절연성 세라믹기공률 공극 두께(㎛) 방전개시전압(kV) short 발생률
12 25 0 25 1㎚~5㎛ 40% - 18.3(17~19) 0%
13 25 0 25 5㎚~10㎛ 40~60% - 19.7(18~20.5) 0%
14 25 0 25 0 ~1% - 25.9(24~28) 0%
실험 예 12는 절연층의 기공 크기를 1㎚∼5㎛로 하였고, 그에 따른 기공률을 40%로 하였다. 또한, 실험 예 13은 절연층의 기공 크기를 5㎚∼10㎛로 하였고, 그에 따른 기공률을 40%∼60%로 하였다. 그리고, 실험 예 14는 절연층의 기공 크기를 0으로 하였고, 그에 따른 기공률을 1%로 이하로 하였다. [표 3] 및 도 24에 도시된 바와 같이 실험 예 12의 경우 방전 개시 전압이 17∼19kV 정도이고 평균 18.3kV 정도이며, 실험 예 13의 경우 방전 개시 전압이 18∼20.5kV 정도이고 평균 19.7kV 정도이다. 즉, 기공 크기가 증가함에 따라 방전 개시 전압이 증가한다. 또한, 실험 예 14의 경우 방전 개시 전압이 24∼28kV 정도이고 평균 25.9kV 정도이다. 즉, 실험 예 14에서 볼 수 있는 바와 같이 기공이 없는 절연층을 이용하여 ESD 보호층을 형성할 경우 높은 방전 개시 전압을 얻을 수 있다. 그러나, 이 경우에도 쇼트가 발생되지는 않는다.
[표 4]는 ESD 보호층의 두께에 따른 특성을 나타낸 표이고, 도 25는 이때의 방전 개시 전압을 도시한 도면이다. 즉, ESD 보호층의 두께를 10㎛, 25㎛ 및 50㎛로 조절하고 그에 따른 절연층의 두께를 10㎛, 25㎛ 및 50㎛로 조절하여 ESD 보호층의 두께에 따른 방전 개시 전압을 표시하였다. 또한, 이때의 절연층의 기공 크기는 1㎚∼5㎛로 하였고 기공률이 40%로 하였다.
실험예 ESD 보호층두께(㎛) 도전성 세라믹 두께(㎛) 절연성 세라믹두께(㎛) 절연성 세라믹기공 사이즈 절연성 세라믹기공률 공극 두께(㎛) 방전개시전압(kV) short 발생률
15 10 0 10 1㎚~5㎛ 40% - 12.4(11~13) 0.9% short 발생
16 25 0 25 1㎚~5㎛ 40% - 18.3(17~19) 0%
17 50 0 50 1㎚~5㎛ 40% - 26.2(25~27) 0%
실험 예 15는 ESD 보호층의 두께 및 그에 따른 절연층의 두께를 10㎛로 하였고, 실험 예 16은 ESD 보호층 및 그에 따른 절연층의 두께를 25㎛로 하였으며, 실험 예 17은 ESD 보호층의 두께 및 그에 따른 절연층의 두께를 50㎛로 하였다. [표 4] 및 도 8에 도시된 바와 같이 실험 예 15의 경우 방전 개시 전압이 11∼13kV 정도(평균 12.4kV)이고, 실험 예 16의 경우 방전 개시 전압이 17∼19kV 정도(평균 18.3kV)이며, 실험 예 17의 경우 방전 개시 전압이 25∼27kV 정도(평균 26.2kV)이다. 실험 예 15 내지 17에 나타낸 바와 같이, ESD 보호층의 두께가 증가하고 그에 따라 절연층의 두께가 증가하면 방전 개시 전압이 증가하게 된다. 그런데, ESD 보호층이 10㎛인 실험 예 15의 경우 0.9% 정도로 쇼트가 발생할 수 있다.
[표 5]는 캐패시터부의 내부 전극의 중첩 면적에 따른 쇼트 발생을 나타낸 표이다. 이때, 캐패시터부는 10개의 내부 전극이 중첩되도록 하였으며, 절연 시트의 두께는 25㎛로 하였고, ESD 전압은 10kV를 인가하였다.
실험예 절연 시트두께(㎛) 캐패시터부적층 수 내부전극중첩면적 ESD 레벨 ESD 반복인가short 발생시점(평균) ESD pass/단위 중첩면적(평균)
18 25 10 1.2㎜2 10kV 362.00회 301.67회/㎜2
19 25 10 1.0㎜2 313.48회 313.48회/㎜2
20 25 10 0.8㎜2 267.62회 334.53회/㎜2
21 25 10 0.8㎜2 275.04회 343.85회/㎜2
22 25 10 0.8㎜2 299.04회 373.80회/㎜2
실험 예 18은 내부 전극의 총 중첩 면적을 1.2㎜2로 하였고, 실험 예 19는 내부 전극의 총 중첩 면적을 1.0㎜2로 하였으며, 실험 예 20 내지 22는 내부 전극의 총 중첩 면적을 각각 0.8㎜2로 하였다. 이러한 실험 예들에 10kV의 ESD를 인가하였을 때 표 5에 나타낸 바와 같이 평균 쇼트 발생 시점은 총 중첩 면적이 감소할수록 감소하였다. 그러나, 단위 중첩 면적당 ESD 패스 회수의 평균을 보면 중첩 면적이 작을수록 증가하였다. 따라서, 내부 전극의 중첩 면적이 줄어들어도 단위 중첩 면적 당 ESD 패스 회수를 증가시킬 수 있고, 그에 따라 작은 칩 사이즈가 줄어들어도 ESD 내압 특성을 유지할 수 있다.
[표 6] 및 [표 7]은 시트들의 유전율에 따른 유전층의 두께와 ESD 전압 반복 인가에 따른 테스트 결과를 나타내었다. [표 6]은 유전율이 75인 유전체를 5㎛ 내지 30㎛의 두께로 형성하고 10kV의 ESD 전압을 반복 인가했을 경우의 테스트 결과이고, [표 7]은 유전율이 2900인 유전체를 5㎛ 내지 30㎛의 두께로 형성하고 10kV의 ESD 전압을 반복 인가했을 경우의 테스트 결과이다.
10회 20회 40회 60회 80회 100회 120회 150회 결과
5㎛ 2/10 fail
10㎛ ok ok 3/10 fail
15㎛ ok ok ok ok 2/10 fail
20㎛ ok ok ok ok ok ok 1/10 pass
25㎛ ok ok ok ok ok ok ok ok pass
30㎛ ok ok ok ok ok ok ok ok pass
[표 6]에 나타낸 바와 같이, 75인 유전율을 갖는 유전체에 10kV의 ESD 전압을 인가하면, 5㎛의 두께에서 ESD 전압을 1O회 인가했을 때 2개의 페일(fail)이 발생되었고, 10㎛의 두께에서 ESD 전압을 4O회 인가했을 때 3개의 페일(fail)이 발생되었다. 또한, 15㎛의 두께에서 ESD 전압을 8O회 인가했을 때 2개의 페일(fail)이 발생되었고, 20㎛의 두께에서 ESD 전압을 12O회 인가했을 때 1개의 페일(fail)이 발생되었다. 따라서, 10kV의 ESD 전압을 80회 인가했을 때 적어도 15㎛ 이상에서 원하는 정전용량과 ESD 특성을 얻을 수 있다.
10회 20회 40회 60회 80회 100회 120회 150회 결과
5㎛ 3/10 fail
10㎛ ok ok 1/10 fail
15㎛ ok ok ok ok 4/10 fail
20㎛ ok ok ok ok ok ok 3/10 pass
25㎛ ok ok ok ok ok ok ok ok pass
30㎛ ok ok ok ok ok ok ok ok pass
[표 7]에 나타낸 바와 같이, 2900인 유전율을 갖는 유전체에 10kV의 ESD 전압을 인가하면, 5㎛의 두께에서 ESD 전압을 1O회 인가했을 때 3개의 페일(fail)이 발생되었고, 10㎛의 두께에서 ESD 전압을 4O회 인가했을 때 1개의 페일(fail)이 발생되었다. 또한, 15㎛의 두께에서 ESD 전압을 8O회 인가했을 때 4개의 페일(fail)이 발생되었고, 20㎛의 두께에서 ESD 전압을 12O회 인가했을 때 3개의 페일(fail)이 발생되었다. 따라서, 10kV의 ESD 전압을 80회 인가했을 때 적어도 15㎛ 이상에서 원하는 정전용량과 ESD 특성을 얻을 수 있다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

Claims (24)

  1. 복수의 절연 시트가 적층된 적층체;
    상기 절연 시트의 적어도 일부에 형성되어 ESD 전압을 방지하는 ESD 보호부를 포함하고,
    상기 ESD 보호부는 다공성의 절연 물질을 포함하는 적어도 하나의 ESD 보호층을 포함하는 감전 방지 소자.
  2. 청구항 1에 있어서, 상기 적층체 내부에 상기 절연 시트를 사이에 두고 복수의 내부 전극이 마련된 캐패시터부를 더 포함하고, 상기 ESD 보호부는 상기 캐패시터부와 내부 회로 사이에 병렬로 형성된 감전 방지 소자.
  3. 청구항 2에 있어서, 상기 적층체는 일 방향으로의 길이가 0.3㎜ 내지 1.1㎜이고, 이와 직교하는 타 방향으로의 너비가 0.15㎜ 내지 0.55㎜이며, 두께가 0.15㎜ 내지 0.55㎜인 감전 방지 소자.
  4. 청구항 3에 있어서, 상기 길이, 너비 및 두께가 각각 0.55㎜ 내지 0.65㎜, 0.25㎜ 내지 0.35㎜ 및 0.25㎜ 내지 0.35㎜인 감전 방지 소자.
  5. 청구항 3에 있어서, 상기 길이, 너비 및 두께가 각각 0.35㎜ 내지 0.45㎜, 0.15㎜ 내지 0.25㎜ 및 0.15㎜ 내지 0.25㎜인 감전 방지 소자.
  6. 청구항 3에 있어서, 상기 절연 시트는 유전율이 10 내지 20000이고, 두께가 두께가 5㎛ 내지 300㎛인 감전 방지 소자.
  7. 청구항 3에 있어서, 상기 내부 전극은 상기 시트 면적의 25% 내지 85%의 면적으로 형성된 감전 방지 소자.
  8. 청구항 2에 있어서, 상기 ESD 보호층은 적어도 둘 이상 마련되는 감전 방지 소자.
  9. 청구항 8에 있어서, 상기 ESD 보호층은 동일 평면 상에 적어도 둘 이상 마련되거나, 적어도 둘 이상의 평면 상에 적어도 둘 이상 마련되는 감전 방지 소자.
  10. 청구항 2에 있어서, 상기 ESD 보호부는 상기 적어도 하나의 ESD 보호층과 연결되도록 형성된 적어도 둘 이상의 방전 전극을 더 포함하는 감전 방지 소자.
  11. 청구항 10에 있어서, 상기 적어도 둘 이상의 방전 전극은 상기 절연 시트의 적층 방향으로 소정 간격 이격되어 형성되는 감전 방지 소자.
  12. 청구항 2에 있어서, 상기 ESD 보호층은 적어도 하나의 절연 시트에 형성된 100㎛ 내지 500㎛의 지름과 10㎛ 내지 50㎛ 두께의 관통홀의 적어도 일 영역에 상기 다공성의 절연 물질이 매립되어 형성된 감전 방지 소자.
  13. 청구항 10에 있어서, 상기 방전 전극은 동일 시트 상의 일 방향으로 소정 간격 이격되어 적어도 둘 이상 마련되고, 이와 직교하는 타 방향으로 적어도 둘 이상 마련되며, 상기 ESD 보호층은 상기 일 방향으로 이격된 방전 전극 사이에 마련되는 감전 방지 소자.
  14. 청구항 13에 있어서, 상기 방전 전극은 상기 ESD 보호층을 사이에 두고 대면하는 적어도 일 영역이 다른 영역보다 가깝게 형성되거나, 적어도 일 영역이 굴곡지게 형성되거나, 일측으로부터 타측으로 소정의 경사로 형성되는 감전 방지 소자.
  15. 청구항 2에 있어서, 상기 ESD 보호층은 공극을 포함하는 감전 방지 소자.
  16. 청구항 15에 있어서, 상기 ESD 보호층은 절연성 물질, 전도성 물질, 공극 및 상기 전도성 물질과 상기 절연성 물질의 혼합 물질의 적어도 하나를 포함하는 감전 방지 소자.
  17. 청구항 16에 있어서, 상기 ESD 보호층은 상기 절연성 물질, 상기 전도성 물질, 상기 공극 및 상기 전도성 물질과 절연성 물질의 혼합 물질 중에서 적어도 둘 이상이 적어도 1회 반복하여 형성된 감전 방지 소자.
  18. 청구항 16에 있어서, 상기 절연성 물질은 1㎚ 내지 5㎛의 기공이 30% 내지 80%의 기공율로 형성된 감전 방지 소자.
  19. 청구항 18에 있어서, 상기 전도성 물질은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함하는 감전 방지 소자.
  20. 청구항 2에 있어서, 상기 캐패시터부의 내부 전극은 적어도 하나가 적어도 일 영역이 제거된 형상으로 형성된 감전 방지 소자.
  21. 청구항 1 내지 청구항 20중 어느 한 항에 있어서, 금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고, ESD 전압을 접지 단자로 바이패스시키는 감전 방지 소자.
  22. 청구항 21에 있어서, 정전용량이 2㎊ 내지 150㎊인 감전 방지 소자.
  23. 금속 케이스와 내부 회로 사이에 마련되어 감전 전압을 차단하고 ESD 전압을 바이패스시키는 감전 방지 소자를 포함하며,
    상기 감전 방지 소자는,
    복수의 절연 시트가 적층된 적층체;
    상기 적층체 내부에 형성된 복수의 내부 전극을 포함하는 캐패시터부;
    상기 절연 시트의 적어도 일부에 형성되며 적어도 둘 이상의 방전 전극과, 적어도 하나의 ESD 보호층을 포함하는 ESD 보호부; 및
    상기 적층체 외부의 적어도 두 측면에 마련되어 상기 캐패시터부 및 ESD 보호부와 연결되는 외부 전극을 포함하는 전자기기.
  24. 청구항 23에 있어서, 상기 캐패시터부는 전자기기 외부와 내부 회로 사이의 통신 신호를 전달하는 전자기기.
PCT/KR2016/004738 2015-05-07 2016-05-04 감전 방지 소자 및 이를 구비하는 전자기기 WO2016178524A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/571,847 US20180124904A1 (en) 2015-05-07 2016-05-04 Electric shock-prevention element and electronic device provided with same
CN201680004534.9A CN107112133B (zh) 2015-05-07 2016-05-04 防止触电的装置以及包含防止触电的装置的电子装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20150063841 2015-05-07
KR10-2015-0063841 2015-05-07
KR10-2015-0153342 2015-11-02
KR1020150153342A KR101808794B1 (ko) 2015-05-07 2015-11-02 적층체 소자
KR10-2015-0154586 2015-11-04
KR1020150154586A KR101808795B1 (ko) 2015-05-07 2015-11-04 적층체 소자
KR10-2015-0173966 2015-12-08
KR1020150173966A KR101818171B1 (ko) 2015-05-07 2015-12-08 적층형 소자

Publications (1)

Publication Number Publication Date
WO2016178524A1 true WO2016178524A1 (ko) 2016-11-10

Family

ID=57218605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/004738 WO2016178524A1 (ko) 2015-05-07 2016-05-04 감전 방지 소자 및 이를 구비하는 전자기기

Country Status (1)

Country Link
WO (1) WO2016178524A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050317A (zh) * 2016-12-06 2019-07-23 摩达伊诺琴股份有限公司 复合式保护元件及包含其的电子装置
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080056917A (ko) * 2006-12-19 2008-06-24 주식회사 아모텍 칩형 서지 흡수기
JP2009194169A (ja) * 2008-02-14 2009-08-27 Tdk Corp 積層コンデンサ
JP2010103184A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2010146779A (ja) * 2008-12-17 2010-07-01 Panasonic Corp 過電圧保護部品
KR101082079B1 (ko) * 2009-12-09 2011-11-10 조인셋 주식회사 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080056917A (ko) * 2006-12-19 2008-06-24 주식회사 아모텍 칩형 서지 흡수기
JP2009194169A (ja) * 2008-02-14 2009-08-27 Tdk Corp 積層コンデンサ
JP2010103184A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2010146779A (ja) * 2008-12-17 2010-07-01 Panasonic Corp 過電圧保護部品
KR101082079B1 (ko) * 2009-12-09 2011-11-10 조인셋 주식회사 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050317A (zh) * 2016-12-06 2019-07-23 摩达伊诺琴股份有限公司 复合式保护元件及包含其的电子装置
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance

Similar Documents

Publication Publication Date Title
KR101781574B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
KR101392455B1 (ko) Ｅｓｄ 보호 디바이스 및 그 제조 방법
WO2017209448A1 (ko) 컨택터
WO2018021786A1 (ko) 복합 소자 및 이를 구비하는 전자기기
WO2018105912A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2016178524A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2018066871A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2016178528A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2016178529A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2016178541A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2016178543A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2019066221A1 (ko) 적층형 소자 및 이를 구비하는 전자기기
WO2018117447A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2016178525A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2017196151A1 (ko) 컨택터 및 이를 구비하는 전자기기
WO2016178533A1 (ko) 감전 방지 소자 및 이를 구비하는 전자기기
WO2020204415A1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR20170126840A (ko) 적층형 소자 및 이를 구비하는 전자기기
TWI781418B (zh) 具有低電容及改良耐用性的陶瓷過電壓保護裝置及其製造方法
KR20180066003A (ko) 감전 방지 컨택터
WO2017196150A1 (ko) 컨택터 및 이를 구비하는 전자기기
WO2018124492A1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR20170128047A (ko) 감전 방지 컨택터 및 이를 구비하는 전자기기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16789630

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15571847

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16789630

Country of ref document: EP

Kind code of ref document: A1