JP2017123456A - チップ抵抗素子 - Google Patents

チップ抵抗素子 Download PDF

Info

Publication number
JP2017123456A
JP2017123456A JP2016216765A JP2016216765A JP2017123456A JP 2017123456 A JP2017123456 A JP 2017123456A JP 2016216765 A JP2016216765 A JP 2016216765A JP 2016216765 A JP2016216765 A JP 2016216765A JP 2017123456 A JP2017123456 A JP 2017123456A
Authority
JP
Japan
Prior art keywords
protective layer
resistance
electrode
layer
electrode protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016216765A
Other languages
English (en)
Inventor
ソク ユン、ヤン
Jang Seok Yun
ソク ユン、ヤン
ミン キム、ヒュン
Hyung Min Kim
ミン キム、ヒュン
マン ハン、ジン
Jin Man Han
マン ハン、ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017123456A publication Critical patent/JP2017123456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/001Mass resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】下部に位置した抵抗保護層からの剥離を防止すると共に、外部電極となるメッキ層を容易に形成可能なチップ抵抗素子を得る。【解決手段】当該チップ抵抗素子は、互いに対向する第1面及び第2面を有する絶縁基板の第1面に配置された抵抗層と、抵抗層を間に挟む形で上記抵抗層と接続された第1及び第2内部電極と、抵抗層を覆い、第1及び第2内部電極の一部に延びた抵抗保護層と、抵抗保護層の一部と重なるように第1及び第2内部電極上にそれぞれ配置され、導電性粉末と樹脂を含む第1電極保護層及び第2電極保護層と、第2電極保護層を覆うように第1及び第2内部電極上に配置され、抵抗保護層に接続される第1及び第2外部電極とを含み、第2電極保護層の樹脂含量比は第1電極保護層の樹脂含量比より低い。【選択図】図1

Description

本発明は、チップ抵抗素子に関するものである。
通常、チップ抵抗素子は、外部環境で長期間用いられる場合、内部電極などの劣化しやすい箇所で望ましくない化学反応が起こって、素子の信頼性が低下したり、必要な素子性能を維持できなくなったりすることがある。例えば、内部電極に通常用いられる銀(Ag)などの金属は硫化しやすいため、望ましくない反応生成物(例えば、AgS)が形成され、さらには断線を起こす恐れもある。
従来は、このような問題を解決するために、内部電極を別のもので代替する手法や内部電極保護層を導入する手法などが提案されていたが、これらの手法では、優れた導電性を確保しにくいだけでなく、良好なメッキ特性が得られずに外部電極となるメッキ層が形成されにくいという問題や、下部構造との接着力が低下して下部構造から剥離してしまうという問題があった。ここで、良好なメッキ特性とは、例えば、以下のような材料特性を意味するものであってもよい。すなわち、メッキ処理により充分な厚みのメッキ層を均質に形成可能であり、その結果、下部構造との強固な接着状態を維持可能な表面状態を実現することができる特性であってもよい。
特開2004−259864号公報
本発明の一実施形態の目的は、良好なメッキ特性が得られ、下部構造との強い接着力を維持可能な電極保護層を有するチップ抵抗素子を提供することにある。
本発明の一実施形態は、互いに対向するように位置した第1面及び第2面を有する絶縁基板と、上記絶縁基板の第1面に配置された抵抗層と、上記絶縁基板の第1面の両側部の一方と他方にそれぞれ接するように配置され、上記抵抗層に接続された第1及び第2内部電極と、上記抵抗層を覆い、上記第1及び第2内部電極の一部まで延在するように設けられる抵抗保護層と、上記抵抗保護層の一部と重なるように上記第1及び第2内部電極上にそれぞれ配置され、第1導電性粉末と樹脂を含む第1電極保護層と、上記第1電極保護層上にそれぞれ配置され、第2導電性粉末と樹脂を含み、上記第1電極保護層の樹脂含量比より低い樹脂含量比を有する第2電極保護層と、上記第2電極保護層を覆うように上記第1及び第2内部電極上に配置され、上記抵抗保護層に接続される第1及び第2外部電極と、を含むチップ抵抗素子を提供する。
一例において、上記第1電極保護層は、上記第1導電性粉末を第1重量比で含有し、上記第2電極保護層は、上記第2導電性粉末を上記第1重量比より大きい第2重量比で含有することができる。
一例において、上記第2導電性粉末は、上記第1導電性粉末の粒度(d50)よりも大きい粒度を有することができる。
一例において、上記第1電極保護層の樹脂含有量が全体重量に占める重量パーセンテージは、95〜99wt%の範囲内となるようにすることができる。この場合、上記第1導電性粉末は全体重量に対する重量パーセンテージで1〜5wt%のカーボンナノチューブを含むことができる。
一例において、上記第2電極保護層の樹脂含有量が全体重量に占める重量パーセンテージは、3〜10wt%の範囲内となるようにすることができる。この場合、上記第2導電性粉末は全体重量に対する重量パーセンテージで90〜97wt%のCuNi合金粉末を含むことができる。上記第2導電性粉末はカーボンナノチューブをさらに含むことができる。
本発明の一実施形態は、絶縁基板と、上記絶縁基板の上面に配置された抵抗層と、上記絶縁基板の上面の両側端の一方と他方にそれぞれ接するように配置され、上記抵抗層に接続された第1及び第2上面電極と、上記抵抗層を覆い、上記第1及び第2上面電極の一部にまでそれぞれ延在するように設けられている抵抗保護層と、上記絶縁基板の両側面に配置され、上記第1及び第2上面電極にそれぞれ接続された第1及び第2側面電極と、上記抵抗保護層の一部と重なるように上記第1及び第2上面電極上にそれぞれ配置され、第1導電性粉末と樹脂を含む第1電極保護層と、上記第1電極保護層上にそれぞれ配置され、第2導電性粉末と樹脂を含み、上記第1電極保護層の樹脂含量比より低い樹脂含量比を有する第2電極保護層と、上記第1及び第2側面電極上にそれぞれ配置され、上記第2電極保護層を覆う形で延在するように設けられている第1及び第2外部電極と、を含むチップ抵抗素子を提供する。
本発明の一実施形態は、抵抗層と、上記抵抗層に接続された内部電極と、上記抵抗層上に配置され、上記内部電極に接続された抵抗保護層と、上記内部電極上に配置され、上記抵抗保護層に接続された電極保護層と、上記電極保護層上に配置された外部電極と、を含むチップ抵抗素子を提供する。上記電極保護層は、上記内部電極上に配置され、上記抵抗保護層に接続された第1電極保護層と、上記第1電極保護層上に配置され、上記外部電極が配置された上面を有する第2電極保護層と、を含み、上記第1及び第2電極保護層はそれぞれ樹脂を含み、上記第1電極保護層は上記第2電極保護層より大きい樹脂含量比を有するように形成される。
本発明の一実施形態は、絶縁基板と、上記絶縁基板上において互いに分離されて配列された複数の抵抗部と、を含み、上記複数の抵抗部のそれぞれは、上記絶縁基板の一面に配置された抵抗層と、上記絶縁基板の上記一面に配置された上記抵抗層に接続された内部電極と、上記抵抗層上に配置され、上記内部電極に接続された抵抗保護層と、上記内部電極上に配置され、上記抵抗保護層に接続された電極保護層と、上記電極保護層上に配置された外部電極と、を含むチップ抵抗素子を提供する。上記各抵抗部の上記電極保護層は、上記内部電極上に配置され、上記抵抗保護層に接続された第1電極保護層と、上記第1電極保護層上に配置され、上記外部電極が配置された上面を有する第2電極保護層と、を含み、上記第1及び第2電極保護層はそれぞれ樹脂を含み、上記第1電極保護層は上記第2電極保護層より大きい樹脂含量比を有するように形成される。
本発明の一実施形態は、絶縁基板の一面上に互いに分離された第1及び第2内部電極を形成する段階と、上記絶縁基板の上記一面において上記第1及び第2内部電極の間に上記第1及び第2内部電極と接続されるように抵抗層を形成する段階と、上記抵抗層を覆う抵抗保護層を形成する段階と、上記抵抗保護層に接続されるように上記第1及び第2内部電極上に電極保護層を形成する段階と、上記電極保護層を覆い、且つ上記抵抗保護層に接続されるようにして、上記第1及び第2内部電極上にそれぞれ第1及び第2外部電極を形成する段階と、を含むチップ抵抗素子の製造方法を提供する。上記電極保護層を形成する段階は、上記抵抗保護層に接続されるように上記第1及び第2内部電極上に第1電極保護層を形成する段階と、上記第1電極保護層上に上記第1及び第2外部電極が配置された上面を有する第2電極保護層を形成する段階と、を含み、上記第1及び第2電極保護層は、それぞれ樹脂を含むように形成され、上記第1電極保護層は上記第2電極保護層より大きい樹脂含量比を有するように形成される。
本実施形態によると、樹脂含量比が層毎に異なる多層構成の電極保護構造を導入することで、下部に位置した抵抗保護層からの剥離を防止するとともに、外部電極を構成するためのメッキ層を容易に形成することが可能なチップ抵抗素子およびその製造方法を提供することができる。
本発明の一実施形態によるチップ抵抗素子を示す側断面図である。 図1に図示されたチップ抵抗素子を示す上部平面図である。 本発明の一実施形態によるチップ抵抗素子に採用可能な第1電極保護層のSEM写真である。 本発明の一実施形態によるチップ抵抗素子に採用可能な第1電極保護層の模式図である。 本発明の一実施形態によるチップ抵抗素子に採用可能な第2電極保護層のSEM写真である。 本発明の一実施形態によるチップ抵抗素子に採用可能な第2電極保護層の模式図である。 図1に図示された抵抗素子が実装基板に搭載された抵抗素子アセンブリーを示す斜視図である。 本発明の一実施形態によるチップ抵抗素子を示す側断面図である。 図6に図示されたチップ抵抗素子を示す上部平面図である。 本発明による実施例1と比較例によるチップ抵抗素子の耐硫化特性を比較するグラフである。 本発明による実施例2(合金比率の変化)によるチップ抵抗素子の耐硫化特性を比較するグラフである。 本発明による実施例2(CNT追加量の変化)によるチップ抵抗素子の耐硫化特性を比較するグラフである。 本発明の一実施形態によるチップ抵抗素子を示す斜視図である。 図11に図示されたチップ抵抗素子を示す側断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
図1は、本発明の一実施形態によるチップ抵抗素子を示す斜視図であり、図2は、図1に図示された抵抗素子をI−I'線に沿って切断して見た場合の側方断面図である。
図1及び図2を参照すると、本実施形態によるチップ抵抗素子10は、絶縁基板11と、抵抗層15と、第1及び第2内部電極12、13と、第1及び第2外部電極18、19と、を含む。上記チップ抵抗素子10は、上記抵抗層15を保護するための抵抗保護層16と、上記第1及び第2内部電極12、13を保護するための電極保護層17と、をさらに含む。図1に示すように、上記第1及び第2外部電極18、19は、それぞれ第1メッキ層18a、19a及び第2メッキ層18b、19bを有していてもよい。例えば、上記第1及び第2メッキ層(18a、19a及び18b、19b)はNiメッキ層及びSnメッキ層であってもよい。
上記絶縁基板11はその一面に配置された抵抗層15を含む。上記絶縁基板11は、比較的薄い抵抗層15を支持し、外部からの作用力に対するチップ抵抗素子10の耐久性を確保することができる。上記絶縁基板11は熱伝導性に優れた材質からなることができる。上記絶縁基板11は、使用時に抵抗層15で生じた熱を外部に向けて効果的に放出することができる。例えば、上記絶縁基板11の素材としては、アルミナ(Al)などのセラミック材またはポリマー基材を用いることができる。特定例において、上記絶縁基板11は、薄い板状のアルミニウムの表面をアノダイジング(anodizing)処理することで得られたアルミナ基板として形成することができる。
上記第1及び第2内部電極12、13は上記絶縁基板の両側に配置される。上記抵抗層15は、上記第1及び第2内部電極12、13に接続されるように上記絶縁基板11の一面に配置される。上記抵抗層15の素材としては、種々の金属または合金や、酸化物などの化合物を用いることができる。上述した合金や酸化物は、例えば、CuNi系合金、NiCr系合金、Ru酸化物、Si酸化物、Mn及びMn系合金の少なくとも一つを含むことができる。上記抵抗層15は、ペースト状の材料として製造されて所望の領域に印刷されることができる。
上記第1及び第2内部電極12、13は、上記抵抗層15に接続され、上記絶縁基板11の上面(「第1面」ともいう)に配置された上面電極12a、13aを含む。上記第1及び第2内部電極12、13は、上面電極12a、13aを含むだけでなく、外部電極18、19が形成される領域にさらに形成された内部電極をも含むことができる。また、本実施形態によれば、上記第1及び第2内部電極12、13は、上記絶縁基板11の両側面に配置された側面電極12b、13bをさらに含むことができる。図1に示すように、上記側面電極12b、13bは、上記絶縁基板11の第1面と対向するように位置した第2面まで延在させることができる。
上記第1及び第2内部電極12、13は、導電性ペーストを用いた印刷工程(印刷後焼成)または蒸着工程により形成することができる。上記第1及び第2内部電極12、13は、それぞれ第1及び第2外部電極18、19のためのメッキ工程でシード(seed)として用いられることができる。例えば、上記第1及び第2内部電極12、13を形成する素材は、銀(Ag)、銅(Cu)、ニッケル(Ni)、白金(Pt)の少なくとも一つを含むことができる。上記内部電極12、13は、その形成位置に応じて異なる物質で形成されることができる。例えば、第1及び第2上面電極12a、13aは、上記抵抗層15と直接接続されるため、高い導電性を確保するためにAgなどの高い伝導性を有する成分を含有し、側面電極12b、13bは、NiまたはPdなどの成分を素材として含有することができる。
上記抵抗保護層16は、図2に示すように上記抵抗層15を覆うように配置され、上記抵抗層15を外部の衝撃から保護することができる。例えば、上記抵抗保護層16の素材は、シリコン(SiO)やガラス(glass)またはポリマーを含むことができる。本実施形態において、上記抵抗保護層16は2層構造からなり、上記抵抗層15上に順に積層された第1抵抗保護層16aと第2抵抗保護層16bを含む。上記第1抵抗保護層16aは、トリミング(trimming)処理工程を行う前に配置され、トリミング処理過程においてレーザーなどによってトリミング対象外の領域が損傷することを防止することができる。上記第2抵抗保護層16bは、トリミング工程の後に配置され、チップ抵抗素子を実際に使用する過程において外部から受けた衝撃から上記抵抗層15を保護することができる。例えば、上記第1抵抗保護層16aはガラス系物質を素材として含み、上記第2抵抗保護層16bはポリマーの樹脂(resin)を素材として含有することができる。
図1及び図2に示すように、上記電極保護層17は、上記抵抗保護層16の一部と重なり合うように上記第1及び第2内部電極12、13上にそれぞれ配置されることができる。上記電極保護層17は、上記第1及び第2内部電極12、13が外部に露出することによる損傷から上記第1及び第2内部電極12、13を保護する役割を担う。例えば、上記第1及び第2内部電極12、13のうち上面電極12a、13aはAgを含有することができるが、このAgが外部の大気中に含まれる硫黄成分に接触するとAgSなどの硫化物が形成されやすく、これにより、深刻な断線不良が発生し得る。
本実施形態で採用された電極保護層17は2層構造を有する。上記電極保護層17は、上記第1及び第2内部電極12、13上にそれぞれ配置された第1電極保護層17aと、上記第1電極保護層17a上にそれぞれ配置された第2電極保護層17bと、を含む。上記第1及び第2電極保護層17a、17bは、それぞれ第1及び第2導電性粉末が含有された樹脂から形成することができ、互いに異なる樹脂含量比を有する。具体的には、上記第2電極保護層17bは、上記第1電極保護層17aの樹脂含量比より低い樹脂含量比を有するように形成することができる。
上記電極保護層17は、電極の一部を構成する部材として十分な導電性を有するだけでなく、その下部に位置した層(すなわち、内部電極12、13と抵抗保護層16)との間で強固な結合状態を実現する必要があると共に、その上部の表面に第1及び第2外部電極18、19を形成するために、良好なメッキ特性を有する表面状態を実現する必要がある。
上記第1電極保護層17aは、上記第1電極保護層17bよりも相対的に高い樹脂含量を有するため、類似の成分(例えば、樹脂)を有する抵抗保護層16との高い接合力を実現することができる。したがって、上記第1電極保護層17aは、上記抵抗保護層16との界面付近の領域Aに対して硫化性の腐食性物質が浸透する経路を効果的に遮断することで、上記第1及び第2内部電極12、13を効果的に保護することができる。
上記第2電極保護層17bは、上記第1電極保護層17aよりも相対的に低い樹脂含量を有し、且つ高い含量比で第2導電性粉末を含むように形成することができる。したがって、上記第2電極保護層17bの上部に位置する第1及び第2外部電極18、19を形成するためのメッキ処理工程を円滑に行うことが可能となる。
このように、本実施形態で採用された電極保護層17は、少なくとも2層から成る構造に区分され、各層毎に樹脂の含量(または導電性粉末の含量)を異ならせることで、相反する特性要求(例えば、強い接着力と良好なメッキ特性)を両立させる形で満たすことができる。
図3a及び図4aは上記第1及び第2電極保護層17a、17bの一例を撮影したSEM写真であり、内部構成を模式してそれぞれ図3b及び図4bに示した。
先ず、図3a及び図3bを参照すると、第1電極保護層17aは、第1導電性粉末としてカーボンナノチューブC1を含有する樹脂E1を含んで形成されている。例えば、上記第1電極保護層17aを形成する素材である樹脂E1としては、エポキシ、シリコン樹脂、またはそれらの組み合わせを用いることができる。
電極保護層を形成する素材としてカーボンナノチューブC1を用いることで、樹脂含量比を高めながらも所望の導電性を容易に確保することができる。これに限定されないが、上記第1電極保護層17aを形成する樹脂E1が全体重量に占める含量比は、重量パーセンテージで表した場合に95〜99wt%の範囲内となるようにすることができる。また、上記カーボンナノチューブC1の含有量が全体重量に占める重量パーセンテージは、1〜5wt%の範囲内となるようにすることができる。上記第1電極保護層17aは、第1電極保護層17aの形成材料とするためのペーストを製造した後に、当該ペーストを印刷することで形成することができる。このような作業性を考慮して、カーボンナノチューブの長さは1mm〜5mmを範囲内とする(とするか)、カーボンナノチューブの直径を5nm〜15nmの範囲内とすることが可能である。
図4a及び図4bを参照すると、第2電極保護層17bは、第2導電性粉末として銅−ニッケル(CuNi)合金粉末Pを含有する樹脂E2を含んで形成される。例えば、上記第2電極保護層17bを形成する素材である樹脂E2としては、エポキシ、シリコン樹脂、またはその組み合わせを用いることができる。上記第2電極保護層17bを形成する素材である樹脂E2は、上記第1電極保護層17aを形成する素材である樹脂E1と同一の樹脂とすることが可能である。
良好なメッキ特性を十分に確保するために、樹脂E2に含まれるCuNi合金粉末Pの含有比率は、重量パーセンテージで表した場合に90〜97wt%の範囲内とすることができる。上記第2電極保護層17bを形成する樹脂E2にCuNi合金粉末Pが含まれる量は、CuNi合金粉末Pが結束された状態を維持しながら第1電極保護層17aと接着可能な程度に、できるだけ少なくするべきである。例えば、上記第2電極保護層17bを形成する樹脂E2におけるCuNi粉末の含量比は3〜10wt%の範囲内となるようにすることができる。CuNi粉末が表面に現れ、良好なメッキ特性が得られるように、CuNi合金粉末Pの平均粒度(d50)は2μm〜30μmの範囲内となるようにすることができる。このような好ましい粒度条件は、CuNi合金粉末以外の他の導電性粉末にも同様に適用することができる。
CuNi合金粉末Pは、耐硫化特性に優れており安定的な化合物であるが、Agなどの金属に比べてやや低い導電性を有する。これを補完するために、CuNi合金粉末に含まれるNiの重量比を20wt%以上、さらには50wt%以上となるように調節することで導電性を高めることができる。また、本実施形態のように、上記第2電極保護層17bに少量のカーボンナノチューブC2をさらに含ませることができる。例えば、カーボンナノチューブC2は、全体重量に対して1〜5wt%の含有比率で含有させることができる。以下、このような内容について、図9及び図10を参照してさらに詳細に説明する。
本実施形態で採用可能な第1及び第2電極保護層17a、17bは、様々な構成の組み合わせを有することができる。また、上記第1及び第2導電性粉末は、カーボンナノチューブまたはCuNi合金の他にも、Agより化学的安定性に優れた物質からなる他の導電性粉末を含むことができる。例えば、上記第1及び第2導電性粉末を形成する物質は、他のCu系またはNi系合金、AgPdのようなPd系合金などを含むことができる。上記第1及び第2導電性粉末は、上述の例のように互いに異なる物質または互いに異なる物質の組み合わせで構成することができるが、同一の物質で構成した上で、粒度または含量などの他の条件を調節することで、所望の特性を持った第1及び第2電極保護層17a、17bを形成するための条件を満たすことができる。これは図6を参照して詳細に説明する。
図6は、図7に図示された抵抗素子をII−II'線に沿って切断して見た場合の側方断面図である。上記第1電極保護層17aを形成する樹脂は、上述した樹脂に限定されるものではないが、上記第2電極保護層17bを形成する樹脂と同一の物質を含むことができる。上記第2抵抗保護層16bは上記第1電極保護層17aの樹脂と同一の樹脂を含んで形成することができる。例えば、上記第1及び第2電極保護層17a、17bを形成する樹脂と上記第2抵抗保護層16bを形成する樹脂は、全てエポキシ樹脂を含むことができる。
図5は、図1に図示された抵抗素子が実装基板上に搭載された状態の抵抗素子アセンブリーを示す斜視図である。
図5を参照すると、本実施形態によるチップ抵抗素子アセンブリー100は、図1に図示されたチップ抵抗素子10と、上記チップ抵抗素子10が実装された回路基板110と、を含む。
上記回路基板110は、素子実装領域において第1及び第2電極パッド118、119を含んでいる。上記第1及び第2電極パッド118、119とは、上記回路基板110上に実現された回路パターンと電気的に接続され、素子の実装のために提供されるランドパターンを指す。上記第1及び第2外部電極18、19は、半田120を介して第1及び第2電極パッド118、119と電気的に接続することができる。
図5に示すように、上記チップ抵抗素子10は、抵抗層15が形成された面(図5では、抵抗保護層16で表示されている)が上側を向くように実装することができる。この場合、外部の大気に露出しやすいため内部電極が硫化しやくなってしまうが、上述のように、樹脂含量比の高い第1電極保護層17aの働きにより高い密着力で外部からの硫化性物質の浸透を遮断することができ、第2電極保護層17bの働きにより外部電極18、19を形成するのに十分良好なメッキ特性が保証されるため、耐硫化特性とメッキ特性に優れたチップ抵抗素子及びアセンブリー製品を提供することができる。
図6は本発明の一実施形態によるチップ抵抗素子の構造を側方断面図で表したものである。
図6に図示されたチップ抵抗素子10Aは、電極保護層17'の構成態様、トリミング工程の適用の有無、及び内部電極12'の形成方法のみが異なっており、それ以外の点では図1及び図2に図示されたチップ抵抗素子10と類似の構成を有すると理解することができる。本実施形態の構成要素のうち、図1及び図2に図示された実施形態と同一または類似の構成要素については、特に異なる趣旨の説明がされていない限り、図1及び図2に図示されたチップ抵抗素子10の各構成要素についての説明を参照して理解されることができる。
上記電極保護層17'は、樹脂含量比が互いに異なる第1及び第2電極保護層17a'、17b'を含む。上記第1電極保護層17a'は第1導電性粉末を第1重量比で含有し、上記第2電極保護層17b'は第2導電性粉末を上記第1重量比より大きい第2重量比で含有するように形成することができる。
本実施形態において、上記第1導電性粉末と上記第2導電性粉末は、両方ともCuNi合金などの合金粉末P1、P2を含むことができる。上記第2電極保護層17b'を形成する合金粉末P2は、上記第1電極保護層17a'を形成する合金粉末の粒度d2よりも大きい粒度d1を有するようにすることができる。上記第1及び第2電極保護層17a'、17b'の導電性を確保するために、上記第1及び第2電極保護層17a'、17b'は、カーボンナノチューブCをさらに含んで形成することができる。
上記第1電極保護層17a'の全体重量に占める樹脂含量比は重量パーセンテージで95〜99wt%の範囲内となるようにし、上記第2電極保護層17b'の全体重量に占める樹脂含量比は重量パーセンテージで3〜10wt%の範囲内となるようにすることができる。しかしながら、本発明の実施に際して、電極保護層における樹脂含量比は上述した比率に限定されない。
このように、第1及び第2導電性粉末は様々な形成物質の組み合わせにより実現することができ、含量や粒度を調整するだけでなく、他の粉末(例えば、カーボンナノチューブ)との組み合わせなどにより、所望の特性(密着性、メッキ特性、導電性)を選択的に強化することができる。
上記第1及び第2電極保護層17a'、17b'を形成する樹脂E1、E2は、エポキシ、シリコン樹脂、またはその組み合わせを素材として含むことができる。上記第2電極保護層17b'を形成する樹脂E2は、上記第1電極保護層17a'のを形成する樹脂E1と同一の樹脂とすることができる。
本実施形態で採用された第1及び第2内部電極12'、13'は、上述の実施形態とは異なる工程により形成することができる。また、第1及び第2内部電極12'、13'において、上面電極12a、13aは、図1〜図4bを用いて上述した実施形態と同様に、抵抗層15'と電気的に接続されるように上記絶縁基板11の第1面に配置される。側面電極12b'、13b'は、上記絶縁基板11の側面だけでなく、上記第1及び第2電極保護層17a'、17b'の側面にも設けることができる。これは、第1及び第2電極保護層17a'、17b'が形成された後に側面電極12b'、13b'が形成されるためである。以下の構成態様に限定されないものの、図6に示すように、上記側面電極12b'、13b'は、上記絶縁基板11の第1面と対向するように位置した第2面まで延在させることができる。
上記抵抗層15'は部分的に除去された部分Tを含むことができる。これは、抵抗値を高い精度で微調整するために上記抵抗層15'をトリミング処理した結果である。ここで、「トリミング処理」とは、上記抵抗層15'を形成した後、回路設計に必要な抵抗値を得るための微細切断(cutting)などのような部分的除去工程を意味する。
図7に示すように、抵抗層15'上に第1抵抗保護層16a'を形成した後、所望の抵抗値を得るためのトリミング工程を行うことができる。上記第1抵抗保護層16a'はガラス系物質を含み、トリミング処理の過程でレーザーなどによってトリミング対象外の意図しない領域が損傷することを防止することができる。トリミング処理の過程で、図7に示すように、上記抵抗層15'を形成する材料の一部が部分的に除去されて所望の抵抗値を有するようにすることができる。次いで、上記第2抵抗保護層16b'が上記第1抵抗保護層16a'上に配置され、その結果、上記第2抵抗保護層16b'は、トリミング処理の過程で露出した抵抗層15'をも覆うこととなる。従って、上記第2抵抗保護層16b'は、上記第1抵抗保護層16a'を保護するだけでなく、抵抗層15'をも保護することができる。上記第2抵抗保護層16b'の形成素材は、ポリマーの樹脂を含有することができる。上記第2抵抗保護層16b'を形成する樹脂は、上記電極保護層17'を形成する樹脂Eと同一の樹脂を含むことができる。
本発明の具体的な実施形態による作用と効果を確認するために、下記のように評価試験を行った。
実施例1
図1と類似のチップ抵抗素子に第1及び第2電極保護層を本発明の条件にしたがって製造した。
先ず、Agを主成分とするペーストを用いて上面電極を形成した。第1電極保護層は、カーボンナノチューブとエポキシ樹脂を3:97の重量比で混合したペーストを用いて形成した。カーボンナノチューブとしては、約8nmの直径と1〜3mmの長さを有する製品を用いた。第2電極保護層は、CuNi合金(Ni:70wt%)とCNT(カーボンナノチューブ)とエポキシ樹脂を94:1:5で混合したペーストを用いて、上記第1電極保護層上に形成した。次いで、Niメッキ及びSnメッキを連続して施すことで外部電極を形成した。
比較例
第1及び第2電極保護層を形成せずに、Niメッキ及びSnメッキを連続して施すことで外部電極を形成した点を除き、実施例1と同様の方法でチップ抵抗素子を製造した。
耐硫化特性の評価テスト(FoS)
実施例1及び比較例に従ってそれぞれ作成した2つのチップ抵抗素子に対して、IBMより提案された評価試験方法であるFoSテストを行った。具体的には、105℃に維持されたオーブン内にガラスデシケーター(glass desiccator)を入れ、その内部に所定の固体硫黄(S)とともに実施例1及び比較例によるチップ抵抗素子を投入し、初期抵抗値に対する抵抗率の経時変化を測定した。このような評価試験結果としてチップ抵抗素子の抵抗率の変化を図8のグラフに示した。
図8を参照すると、比較例によるチップ抵抗素子は、120時間後に抵抗値の変化率が30%以上となり、硫化性の浸蝕作用による深刻な断線不良が発生したのに対し、実施例1によるチップ抵抗素子は、1000時間にわたって硫化性の雰囲気に露出した後でも抵抗値の変化率が0.5%以下のままであり、優れた安定性を示した。
メッキ特性試験
さらに、エポキシ樹脂の含量によるNiメッキ特性の評価試験を行った。評価方法は、CuNi合金(Ni:70wt%)とエポキシ樹脂を混合して5個のサンプル(A、B、C、D、E)を準備し、当該5個のサンプルを作成する際、エポキシ樹脂の含量の比率(重量パーセンテージ)がそれぞれ3wt%、5wt%、6wt%、8wt%、10wt%となるようにエポキシ樹脂の含有比率を異ならせた。そして、それぞれのサンプルの表面に同一の条件でNiメッキ層を形成し、メッキ層の抵抗値を測定して、テープテスト(tape test)により密着性を評価した。
表1に示すように、エポキシ樹脂の含量比が8wt%以下である場合にはメッキ特性が非常に良好であり、特に、含量比が10wt%を超える場合には、良質のメッキ層が形成されず、メッキ層が剥離されやすいことを確認した。
実施例2:CuNi合金の評価
本実施形態で有益に採用されることができるCuNi合金に対して評価を行った。Cuの含量比とNiの含量比との間の相対比率をサンプル毎に異ならせて、それぞれのサンプルについての合金粉末の耐硫化特性と比抵抗値を測定した。具体的には、Ni含量比が0wt%、20wt%、45wt%、80wt%、100wt%となるようにCu/Niの相対比率をサンプル毎に異ならせて合金粉末の耐硫化特性と比抵抗値を測定した。上記の条件による合金粉末の含量比が90wt%となり、エポキシ樹脂の含量比が10wt%となるように両者を混合して電極保護層を製造した。本実験で製造される電極保護層は上述した第2電極保護層として形成することができる。
先ず、それぞれのサンプルに対して、合金比率をサンプル毎に変化させた場合のFoSテストを行った。FoSテストの具体的実施方法としては、上述した方法と同様の方法を用いて行った。さらに、カーボンナノチューブの添加量をサンプル毎に変化させた場合の各サンプルの比抵抗値の変化をともに測定した。
その結果を表2と、図9及び図10のグラフに示した。表2においてFoSテストの評価結果は、比抵抗値の変化率を±1%以下に維持することができた最長の時間を「FoS最大維持時間」として記載した。
表2と図9を参照すると、FoS最大維持時間が、サンプルaは15時間に過ぎなかったが、ニッケルを含有させた場合には増加しており、ニッケルの含量比が45wt%以上である場合には1000時間以上となって、耐硫化特性が強化されたことを確認することができる。
このように耐硫化特性の点で、CuNi合金のNi重量比を20wt%以上、さらには50wt%以上とすることが好適である。但し、Ni重量比が増加すると比抵抗が高くなるため、高いNi重量比を有する合金の場合、カーボンナノチューブを適宜混合することが好適である。
表2と図10を参照すると、カーボンナノチューブの添加量を増加させることにより、素子全体の比抵抗が大きく減少することを確認することができる。特に、ニッケルの重量比が80wt%以上であるCuNi合金粉末の場合にも、カーボンナノチューブと混合することで比抵抗を大きく減少させることができる。必要に応じて、ペーストによって電極保護層を形成する作業の作業性を向上させるために、カーボンナノチューブの添加量を1.5wt%以下、さらには1.0wt%以下に調節することができる。
本実施形態によるチップ抵抗素子に採用される多層電極保護層の構造は、様々なタイプのチップ抵抗素子にも有益に適用することができる。例えば、アレイタイプのチップ抵抗素子はもちろん、多端子(例えば、3端子)を有するチップ抵抗素子にも有益に適用することができる。
図11は本発明の一実施形態(アレイタイプ)によるチップ抵抗素子を示す斜視図であり、図12は、図11に図示されたチップ抵抗素子をIII−III'線に沿って切断して見た場合の側方断面図である。
図11を参照すると、本実施形態によるチップ抵抗素子50は、5個の抵抗部が所定の間隔Dで配列された絶縁基板51を含む。
上記チップ抵抗素子50のそれぞれの抵抗部は、図12に示すように、抵抗層55と、第1及び第2内部電極52、53と、第1及び第2外部電極58、59と、抵抗保護層56と、電極保護層57と、を含む。本実施形態の構成要素のうち、特に異なる趣旨の説明がされていない構成要素については、図6及び図7に図示されたチップ抵抗素子10Aが備える類似の構成要素についての説明を参照して理解することができる。
上記絶縁基板51の上面(すなわち第1面)には、5個の抵抗層55が所定の間隔で配置されることができる。それぞれの抵抗層55に接続される上記第1及び第2内部電極52、53は、抵抗層55を間に挟んで上記絶縁基板51の両側端の一方と他方にそれぞれ接するように配置される。上記第1及び第2内部電極52、53は、上記抵抗層55と電気的に接続され、上記絶縁基板51の上面に配置された上面電極52a、53aと、上記絶縁基板51の両側面に配置された側面電極52b、53bと、を含むことができる。図12に示すように、上記側面電極52b、53bは上記絶縁基板51の第1面と対向するように位置した第2面まで延在させて形成することができる。
上記抵抗保護層56は、上記抵抗層55を覆うように配置されており、第1抵抗保護層56aと第2抵抗保護層56bを含む。上記第1抵抗保護層56aはトリミング工程前に形成され、トリミング工程後に上記第2抵抗保護層56bを形成することができる。
上記電極保護層57は、上記抵抗保護層56の一部と重なり合うようにして上記第1及び第2内部電極52、53の上にそれぞれ配置することができる。上記電極保護層57は、上記上面電極52a、53a上にそれぞれ配置された第1電極保護層57aと、上記第1電極保護層57a上にそれぞれ配置された第2電極保護層57bと、を含む。上記第1及び第2電極保護層57a、57bはそれぞれ、第1及び第2導電性粉末が含有された樹脂から形成することができ、上記第2電極保護層57bは、上記第1電極保護層57aの樹脂含量比より低い樹脂含量比を有することができる。
上記第1電極保護層57aは上記第2電極保護層57bよりも相対的に高い樹脂含量を有するため、類似の成分を有する抵抗保護層56との間で高い接合力を維持することができる。上記第2電極保護層57bは、上記第1電極保護層57aよりも相対的に低い樹脂含量を有し、且つ上記第1電極保護層57aよりも相対的に高い含量比で第2導電性粉末を含むことができる。したがって、その上部に位置する第1及び第2外部電極58、59のためのメッキ処理工程を円滑に行うことができる。図12に示すように、上記第1及び第2外部電極58、59は、それぞれ第1メッキ層58a、59a及び第2メッキ層58b、59bを有することができる。例えば、上記第1及び第2メッキ層(58a、59a及び58b、59b)は、Niメッキ層及びSnメッキ層であってもよい。
このように、本実施形態で採用された電極保護層57は、少なくとも2層に区分された構造を有し、各層における樹脂の含量(または導電性粉末の含量)を異ならせることで、相反する特性要求(例えば、強い接着力と良好なメッキ特性)を両立させる形でともに満たすことができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
10 チップ抵抗素子
11 絶縁基板
12、13 第1及び第2内部電極
15 抵抗層
16 抵抗保護層
16a、16b 第1及び第2抵抗保護層
17 電極保護層
17a、17b 第1及び第2電極保護層
18、19 第1及び第2外部電極

Claims (25)

  1. 互いに対向するように位置した第1面及び第2面を有する絶縁基板と、
    前記絶縁基板の第1面に配置された抵抗層と、
    前記絶縁基板の第1面の両側端の一方と他方にそれぞれ接するように配置され、前記抵抗層に接続された第1及び第2内部電極と、
    前記抵抗層を覆い、前記第1及び第2内部電極の一部にまで延在するように設けられている抵抗保護層と、
    前記抵抗保護層の一部と重なるように前記第1及び第2内部電極上にそれぞれ配置され、第1導電性粉末と樹脂を含む第1電極保護層と、
    前記第1電極保護層上にそれぞれ配置され、第2導電性粉末と樹脂を含み、前記第1電極保護層の樹脂含量比より低い樹脂含量比を有する第2電極保護層と、
    前記第2電極保護層を覆うように前記第1及び第2内部電極上に配置され、前記抵抗保護層に接続される第1及び第2外部電極と、を含む、チップ抵抗素子。
  2. 前記第1電極保護層は、前記第1導電性粉末を第1重量比で含有し、
    前記第2電極保護層は、前記第2導電性粉末を前記第1重量比より大きい第2重量比で含有する、請求項1に記載のチップ抵抗素子。
  3. 前記第2導電性粉末は、前記第1導電性粉末の粒度(d50)より大きい粒度を有する、請求項1または請求項2に記載のチップ抵抗素子。
  4. 前記第1電極保護層の全体重量に占める樹脂の含量比は95〜99wt%の範囲内である、請求項1から請求項3の何れか一項に記載のチップ抵抗素子。
  5. 前記第1導電性粉末はカーボンナノチューブを含み、前記第1導電性粉末の全体重量に占める前記カーボンナノチューブの含量比は、1〜5wt%の範囲内である、請求項4に記載のチップ抵抗素子。
  6. 前記カーボンナノチューブは、1mm〜5mmの範囲内となる長さ及び5nm〜15nmの範囲内となる直径を有する、請求項5に記載のチップ抵抗素子。
  7. 前記第2電極保護層の全体重量に占める樹脂の含量比は3〜10wt%の範囲内である、請求項1から請求項6の何れか一項に記載のチップ抵抗素子。
  8. 前記第2導電性粉末はCuNi合金粉末を含み、前記第2導電性粉末の全体重量に占めるCuNi合金粉末の含量比は、90〜97wt%の範囲内である、請求項7に記載のチップ抵抗素子。
  9. 前記CuNi合金粉末の平均粒度(d50)は2μm〜30μmの範囲である、請求項8に記載のチップ抵抗素子。
  10. 前記CuNi合金粉末に含まれるNiの重量比が50wt%以上である、請求項8または請求項9に記載のチップ抵抗素子。
  11. 前記第2導電性粉末はカーボンナノチューブをさらに含む、請求項8から請求項10の何れか一項に記載のチップ抵抗素子。
  12. 前記第1及び第2内部電極は銀(Ag)を含む、請求項1から請求項11の何れか一項に記載のチップ抵抗素子。
  13. 前記第1電極保護層を形成する樹脂は、前記第2電極保護層を形成する樹脂と同一の物質を含む、請求項1から請求項12の何れか一項に記載のチップ抵抗素子。
  14. 前記抵抗保護層は、前記第1電極保護層を形成する樹脂と同一の樹脂を含む、請求項1から請求項13の何れか一項に記載のチップ抵抗素子。
  15. 前記抵抗保護層は、
    前記抵抗層上に配置され、ガラスを含有する第1抵抗保護層と、
    前記第1抵抗保護層上に配置され、樹脂を含有する第2抵抗保護層と、を含む、請求項1から請求項14の何れか一項に記載のチップ抵抗素子。
  16. 前記第1及び第2内部電極が前記絶縁基板の側面にまで延在するように設けられている、請求項1から請求項15の何れか一項に記載のチップ抵抗素子。
  17. 前記第1及び第2外部電極はそれぞれ、ニッケル(Ni)を含有する第1メッキ層と、前記第1メッキ層上に配置され、Sn及びPbの少なくとも一つを含有する第2メッキ層と、を含む、請求項1から請求項16の何れか一項に記載のチップ抵抗素子。
  18. 絶縁基板と、
    前記絶縁基板の上面に配置された抵抗層と、
    前記絶縁基板の上面の両側端の一方と他方にそれぞれ接するように配置され、前記抵抗層に接続された第1及び第2上面電極と、
    前記抵抗層を覆い、前記第1及び第2上面電極の一部にまでそれぞれ延在させた抵抗保護層と、
    前記絶縁基板の両側面にそれぞれ配置され、前記第1及び第2上面電極にそれぞれ接続された第1及び第2側面電極と、
    前記抵抗保護層の一部と重なるように前記第1及び第2上面電極上にそれぞれ配置され、第1導電性粉末と樹脂を含む第1電極保護層と、
    前記第1電極保護層上にそれぞれ配置され、第2導電性粉末と樹脂を含み、前記第1電極保護層の樹脂含量比より低い樹脂含量比を有する第2電極保護層と、
    前記第1及び第2側面電極上にそれぞれ配置され、前記第2電極保護層を覆うように延在するように設けられている第1及び第2外部電極と、を含む、チップ抵抗素子。
  19. 前記第1及び第2上面電極は銀(Ag)を含む、請求項18に記載のチップ抵抗素子。
  20. 前記第2導電性粉末は、前記第1導電性粉末の粒度(d50)より大きい粒度を有し、
    前記第1電極保護層は、前記第1導電性粉末を第1重量比で含有し、前記第2電極保護層は、前記第2導電性粉末を前記第1重量比より大きい第2重量比で含有する、請求項18または請求項19に記載のチップ抵抗素子。
  21. 前記第1電極保護層の全体重量に占める樹脂の含量比は95〜99wt%の範囲内であり、前記第1導電性粉末はカーボンナノチューブを含み、前記第1導電性粉末の全体重量に占める前記カーボンナノチューブの含量比は、1〜5wt%の範囲内であり、
    前記第2電極保護層の全体重量に占める樹脂の含量比は3〜10wt%の範囲内であり、前記第2導電性粉末はCuNi合金粉末を含み、前記第2導電性粉末の全体重量に占める前記CuNi合金粉末の含量比は、90〜97wt%の範囲内である、請求項18から請求項20の何れか一項に記載のチップ抵抗素子。
  22. 前記第2導電性粉末はカーボンナノチューブをさらに含み、前記第2導電性粉末の全体重量に占める前記カーボンナノチューブの含量比は、0.2〜0.5wt%の範囲内である、請求項21に記載のチップ抵抗素子。
  23. 抵抗層と、
    前記抵抗層に接続された内部電極と、
    前記抵抗層上に配置され、前記内部電極に接続された抵抗保護層と、
    前記内部電極上に配置され、前記抵抗保護層に接続された電極保護層と、
    前記電極保護層上に配置された外部電極と、を含み、
    前記電極保護層は、
    前記内部電極上に配置され、前記抵抗保護層に接続された第1電極保護層と、
    前記第1電極保護層上に配置され、前記外部電極が配置された上面を有する第2電極保護層と、を含み、
    前記第1及び第2電極保護層はそれぞれ樹脂を含み、前記第1電極保護層の樹脂含量比が前記第2電極保護層の樹脂含量比より大きい、チップ抵抗素子。
  24. 絶縁基板と、
    前記絶縁基板上において互いに分離されて配列された複数の抵抗部と、を含み、
    前記複数の抵抗部のそれぞれは、
    前記絶縁基板の一面に配置された抵抗層と、
    前記絶縁基板の前記一面に配置された前記抵抗層に接続された内部電極と、
    前記抵抗層上に配置され、前記内部電極に接続された抵抗保護層と、
    前記内部電極上に配置され、前記抵抗保護層に接続された電極保護層と、
    前記電極保護層上に配置された外部電極と、を含み、
    前記複数の抵抗部の各々における前記電極保護層は、
    前記内部電極上に配置され、前記抵抗保護層に接続された第1電極保護層と、
    前記第1電極保護層上に配置され、前記外部電極が配置された上面を有する第2電極保護層と、を含み、
    前記第1及び第2電極保護層はそれぞれ樹脂を含み、前記第1電極保護層の樹脂含量比が前記第2電極保護層の樹脂含量比より大きい、チップ抵抗素子。
  25. 絶縁基板の一面上に互いに分離された第1及び第2内部電極を形成する段階と、
    前記絶縁基板の前記一面において前記第1及び第2内部電極の間に前記第1及び第2内部電極と接続されるように抵抗層を形成する段階と、
    前記抵抗層を覆う抵抗保護層を形成する段階と、
    前記抵抗保護層に接続されるように前記第1及び第2内部電極上に電極保護層を形成する段階と、
    前記電極保護層を覆い、且つ前記抵抗保護層に接続されるように、前記第1及び第2内部電極上にそれぞれ第1及び第2外部電極を形成する段階と、を含み、
    前記電極保護層を形成する段階は、
    前記抵抗保護層に連結されるように前記第1及び第2内部電極上に第1電極保護層を形成する段階と、
    前記第1電極保護層上に前記第1及び第2外部電極が配置された上面を有する第2電極保護層を形成する段階と、を含み、
    前記第1及び第2電極保護層は、それぞれ樹脂を含むように形成され、前記第1電極保護層の樹脂含量比が前記第2電極保護層の樹脂含量比より大きい、チップ抵抗素子の製造方法。
JP2016216765A 2016-01-08 2016-11-04 チップ抵抗素子 Pending JP2017123456A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160002698A KR101883040B1 (ko) 2016-01-08 2016-01-08 칩 저항 소자
KR10-2016-0002698 2016-01-08

Publications (1)

Publication Number Publication Date
JP2017123456A true JP2017123456A (ja) 2017-07-13

Family

ID=59276142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216765A Pending JP2017123456A (ja) 2016-01-08 2016-11-04 チップ抵抗素子

Country Status (4)

Country Link
US (1) US10104776B2 (ja)
JP (1) JP2017123456A (ja)
KR (1) KR101883040B1 (ja)
CN (1) CN106960708B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218710A1 (ja) * 2022-05-11 2023-11-16 Koa株式会社 チップ抵抗器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10188183B1 (en) * 2017-09-22 2019-01-29 Aligned As Designed, LLC Ambulatory aid
WO2019087725A1 (ja) * 2017-11-02 2019-05-09 ローム株式会社 チップ抵抗器
KR102356802B1 (ko) * 2017-11-28 2022-01-28 삼성전기주식회사 칩 저항기 저항층 형성용 페이스트 및 칩 저항기
CN108538527B (zh) * 2018-06-19 2024-01-26 常德思高技术有限公司 一种片式电阻器及其制造方法
CN108962516B (zh) * 2018-08-10 2024-04-30 广东风华高新科技股份有限公司 一种片式电阻器及其制造方法
CN111356299B (zh) * 2018-12-24 2023-06-13 环鸿电子(昆山)有限公司 电路板的抗硫化结构及其制造方法
JP7279574B2 (ja) * 2019-08-09 2023-05-23 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102231103B1 (ko) * 2019-12-10 2021-03-23 삼성전기주식회사 저항 소자
KR20210085848A (ko) * 2019-12-31 2021-07-08 삼성전기주식회사 적층형 전자 부품
CN112839438B (zh) * 2021-01-05 2022-02-11 深圳瑞湖科技有限公司 一种压感薄膜及其制作方法
US20220301747A1 (en) * 2021-03-19 2022-09-22 Holy Stone Enterprise Co., Ltd. High-Power Resistor
TWI797623B (zh) * 2021-05-15 2023-04-01 道登電子材料股份有限公司 晶片電阻及其製備方法
JP2023056844A (ja) * 2021-10-08 2023-04-20 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306711A (ja) * 1999-04-19 2000-11-02 Matsushita Electric Ind Co Ltd 多連チップ抵抗器およびその製造方法
JP2004259864A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP2014039000A (ja) * 2012-08-10 2014-02-27 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法。
JP2015128130A (ja) * 2013-12-30 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品の実装基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806802B2 (ja) 1994-07-11 1998-09-30 北陸電気工業株式会社 チップ抵抗器
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP3652568B2 (ja) 1999-11-22 2005-05-25 太陽社電気株式会社 チップ部品及びチップ部品の製造方法
JP2002184602A (ja) 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
KR20040053097A (ko) 2001-11-28 2004-06-23 로무 가부시키가이샤 칩 저항기와 그 제조방법
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
JP2004253467A (ja) * 2003-02-18 2004-09-09 Rohm Co Ltd チップ抵抗器
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP2008135502A (ja) 2006-11-28 2008-06-12 Taiyosha Electric Co Ltd チップ抵抗器
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
CN101840760A (zh) 2009-03-16 2010-09-22 国巨股份有限公司 芯片电阻器及其制造方法
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
JP5360330B2 (ja) * 2011-02-24 2013-12-04 パナソニック株式会社 チップ抵抗器およびその製造方法
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306711A (ja) * 1999-04-19 2000-11-02 Matsushita Electric Ind Co Ltd 多連チップ抵抗器およびその製造方法
JP2004259864A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP2014039000A (ja) * 2012-08-10 2014-02-27 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法。
JP2015128130A (ja) * 2013-12-30 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品の実装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218710A1 (ja) * 2022-05-11 2023-11-16 Koa株式会社 チップ抵抗器

Also Published As

Publication number Publication date
US10104776B2 (en) 2018-10-16
KR101883040B1 (ko) 2018-07-27
US20170202089A1 (en) 2017-07-13
CN106960708B (zh) 2019-04-26
KR20170083352A (ko) 2017-07-18
CN106960708A (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
JP2017123456A (ja) チップ抵抗素子
JP3983264B2 (ja) チップ状電気部品の端子構造
CN102005297B (zh) 陶瓷电子部件以及陶瓷电子部件的制造方法
JP6391026B2 (ja) チップ抵抗素子
JP7086985B2 (ja) チップ抵抗器
JP2024010234A (ja) チップ抵抗器
WO2012114673A1 (ja) チップ抵抗器およびその製造方法
US10660207B2 (en) Circuit module and method for manufacturing the same
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
US11160174B2 (en) Method of manufacturing multilayer substrate
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP5582069B2 (ja) セラミック多層基板
JP5711212B2 (ja) チップヒューズ
JP2007165086A (ja) ヒューズ素子及びその製造方法
JP2008182128A (ja) チップ抵抗器
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2007165085A (ja) チップ型ヒューズ素子の製造方法
JP2007095926A (ja) チップ抵抗器
JP6473732B2 (ja) アルミ端部電極のチップ抵抗の作製方法
KR101941752B1 (ko) 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
JP6969159B2 (ja) チップ抵抗素子及びチップ抵抗素子アセンブリー
JP5265256B2 (ja) セラミック配線基板
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2006196840A (ja) 配線基板およびその製造方法
KR20210074612A (ko) 저항 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210318

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210416

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210420

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210810

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211109

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211109