KR20040053097A - 칩 저항기와 그 제조방법 - Google Patents

칩 저항기와 그 제조방법 Download PDF

Info

Publication number
KR20040053097A
KR20040053097A KR10-2004-7000384A KR20047000384A KR20040053097A KR 20040053097 A KR20040053097 A KR 20040053097A KR 20047000384 A KR20047000384 A KR 20047000384A KR 20040053097 A KR20040053097 A KR 20040053097A
Authority
KR
South Korea
Prior art keywords
electrode
cover coat
top electrode
forming
auxiliary
Prior art date
Application number
KR10-2004-7000384A
Other languages
English (en)
Inventor
도이마사토
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20040053097A publication Critical patent/KR20040053097A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

칩형 절연기판(11)의 상면에 저항막(12)과 그 양단의 상면전극(13)을 형성함과 아울러, 상기 저항막을 덮는 커버코트(14)를 형성하고, 또한 상기 양 상면전극(13)의 상면에 보조상면전극(15)을 상기 커버코트(14)에 대하여 일부 겹치도록 형성하는 한편, 상기 절연기판(11)의 좌우 양단면(11a)에 측면전극(16)을 형성하고, 상기 보조상면전극(15) 및 측면전극(16)의 표면에 금속도금층(18)을 형성하여 이루어지는 칩 저항기에 있어서, 상기 커버코트(14)를 덮는 최상층의 오버코트(19)를, 상기 보조상면전극(15) 중 상기 커버코트(14)에 겹치는 부분에 대하여 일부 겹치도록 형성함으로써, 상기 상면전극(13) 및 보조상면전극(15)에 유황가스에 의한 마이그레이션이 발생하는 것을 방지한다.

Description

칩 저항기와 그 제조방법{CHIP RESISTOR AND METHOD FOR PRODUCING THE SAME}
종래, 이 종류의 칩 저항기는 예를 들면, 일본 특허공개 소56-148804호 공보 등에 기재되어 있는 바와 같이, 절연기판에 있어서의 상면 중 중앙의 부분에, 적어도 하나의 저항막을 덮는 커버코트가 높게 돌출된 형태이었으므로, 이 칩 저항기를 진공흡착식의 콜릿으로 흡착할 때에 있어서, 흡착불능으로 되거나 커버코트에 균열이 발생하는 등의 문제가 있었다.
그래서, 최근의 칩 저항기에 있어서는, 선행기술로서의 일본 특허공개 평8-236302호 공보에 기재되고, 또한 도 1에 나타내는 바와 같이 구성함으로써, 상기 문제를 해소하고 있다.
즉, 이 선행기술의 칩 저항기는, 칩형으로 된 절연기판(1)의 상면에 저항막(2)과, 그 양단에 대한 좌우 한쌍의 상면전극(3)을 형성함과 아울러, 상기 저항막(2)을 덮는 유리 등에 의한 커버코트(4)를 형성하고, 또한, 상기 양 상면전극(3)의 상면에 보조상면전극(5)을 상기 커버코트(4)에 대하여 일부 겹치도록 형성하는 한편, 상기 절연기판(1)의 좌우 양단면에 측면전극(6)을 상기 상면전극(3) 및 보조상면전극(5)에 전기적으로 도통하도록 형성한다는 구성이고, 상기 커버코트(4)를, 상기 상면전극(3)에 겹쳐서 형성한 보조상면전극(5)에서 돌출하지 않도록 하거나, 그 돌출높이를 낮게 하도록 하고 있다.
또한, 상기 절연기판(1)의 하면에는, 상기 측면전극(6)에 전기적으로 도통하는 한쌍의 하면전극(7)이 형성되고, 또한 상기 보조상면전극(5), 측면전극(6) 및 하면전극(7)의 표면 전체에는, 니켈도금층에 땜납 또는 주석도금층을 겹쳐서 이루어지는 등의 금속도금층(8)이 형성되어 있다.
그러나, 상기 선행기술에 있어서는, 이 보조상면전극(5)을, 저항막(2)의 양끝에 대한 양 상면전극(3)과 마찬가지로, 전기저항이 적은 은을 주성분으로 하는 도전성 페이스트(이하, 단지 은페이스트라 한다)를 도포하고, 이것을 소성함으로써 성형하도록 하고 있고, 이 보조상면전극(5)은 금속도금층(8)으로 피복되어 있다고 하여도, 이 금속도금층(8)은 커버코트에 대해서는 완전히 밀착되어 있지 않음으로써, 상기 은페이스트에 의한 보조상면전극(5) 중 커버코트에 대해서 일부 겹치는 부분에는, 대기공기중의 황화수소 등의 유황가스가 금속도금층과 커버코트 사이의 부분으로부터 침입하고, 이 부분에 유황가스에 의한 마이그레이션(migration) 등의 부식이 발생하게 되고, 그리고, 이 마이그레이션 등의 부식이 상면전극(3)에까지 진행하여 저항값이 변화할 뿐만 아니라, 최종적으로는 상면전극(3)의 단선에 이른다는 문제가 있었다.
본 발명은 이 문제를 해소한 칩 저항기와, 이것의 제조방법을 제공하는 것을 목적으로 하는 것이다.
본 발명은 칩형으로 된 절연기판에 적어도 하나의 저항막 및 그 양단에 대한 단자전극 그리고 상기 저항막을 덮는 커버코트를 형성하여 이루어지는 칩 저항기와, 이 칩 저항기를 제조하는 방법에 관한 것이다.
도 1은 종래의 칩 저항기를 나타내는 종단정면도이다.
도 2는 본 발명의 실시형태에 의한 칩 저항기를 나타내는 종단정면도이다.
도 3은 상기 실시형태의 칩 저항기를 제조하는 제1공정을 나타내는 도면이다.
도 4는 제2공정을 나타내는 도면이다.
도 5는 제3공정을 나타내는 도면이다.
도 6은 제4공정을 나타내는 도면이다.
도 7은 제5공정을 나타내는 도면이다.
도 8은 제6공정을 나타내는 도면이다.
도 9는 제7공정을 나타내는 도면이다.
본 발명의 제1의 국면은, 칩형으로 된 절연기판의 상면에 적어도 하나의 저항막과 그 양단에 대한 좌우 한쌍의 상면전극을 형성함과 아울러, 상기 저항막을 덮는 커버코트를 형성하고, 또한 상기 양 상면전극의 상면에 보조상면전극을 상기 커버코트에 대하여 일부 겹치도록 형성하는 한편, 상기 절연기판의 좌우 양단면에 측면전극을 상기 상면전극 및 보조상면전극에 전기적으로 도통하도록 형성하고, 또한, 상기 보조상면전극 및 측면전극의 표면에 금속도금층을 형성하여 이루어지는 칩 저항기에 있어서, 상기 커버코트의 상면에 상기 보조상면전극 중 상기 커버코트에 겹치는 부분에 대하여 일부 겹치도록 최상층의 오버코트를 더 형성하는 것을 특징으로 하고 있다.
이와 같이 구성함으로써, 상기 보조상면전극 중 커버코트에 겹치는 부분은 상기 최상층의 오버코트로 덮이게 되어, 이 부분, 즉 상기 보조상면전극 중 커버코트에 겹치는 부분에 대기공기중의 황화수소 등의 유황가스가 침입하는 것을, 상기 최상층의 오버코트로 확실하게 방지할 수 있고, 나아가서는, 상기 부분에 마이그레이션 등의 부식이 발생하는 것을 확실하게 억제할 수 있으므로, 통전성이 우수한 은페이스트에 의한 상면전극에 유황가스에 의한 단선이 발생하는 것, 및 저항값이 변화하는 것을 확실하게 저감할 수 있는 효과를 갖는다.
본 발명의 제2의 국면은, 제1의 국면에 있어서, 상기 상면전극에 겹쳐지는보조상면전극을, 니켈 또는 구리 등의 비(卑)금속을 주성분으로 하는 소성타입의 도전성 페이스트로 형성하거나, 혹은 니켈 또는 구리 등의 비금속에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성하거나, 또는 카본에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성하는 것을 특징으로 하고 있다.
이것에 의해, 상기 보조상면전극이, 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트제이거나, 또는 니켈 또는 구리 등의 비금속에 의해서 도전성을 부여하여 이루어지는 도전성 수지 페이스트이기 때문에, 이 보조상면전극 중 커버코트에 겹쳐지는 부분에 유황가스에 의한 마이그레이션 등의 부식이 발생하는 것이 현저하게 낮아지거나, 혹은 상기 보조상면전극이 카본에 의해서 도전성을 부여하여 이루어지는 도전성 수지 페이스트제이기 때문에, 이 보조상면전극 중 커버코트에 겹치는 부분에 유황가스에 의한 마이그레이션 등의 부식이 발생하는 일이 없으므로, 상기한 효과를 보다 조장할 수 있다.
본 발명의 제3의 국면은, 상기 구성의 칩 저항기의 제조방법에 관하여, 칩형 절연기판의 상면에 적어도 하나의 저항막과 그 양단에 대한 상면전극을 형성하는 공정과, 상기 절연기판의 상면에 상기 저항막을 덮는 커버코트를 형성하는 공정과, 상기 양 상면전극에 겹치고 보조상면전극을 상기 커버코트에 대하여 일부 겹쳐서 형성하는 공정과, 상기 절연기판의 양단면에 측면전극을 적어도 상기 상면전극에 전기적으로 도통하도록 형성하는 공정과, 상기 커버코트의 상면에 이것을 덮는 최상층의 오버코트를 상기 보조상면전극 중 상기 커버코트에 겹쳐지는 부분에 대하여일부 겹치도록 형성하는 공정과, 상기 보조상면전극 및 측면전극의 표면에 금속도금층을 형성하는 공정을 구비하고 있는 것을 특징으로 하고 있다.
이 제조방법에 의해, 상기한 효과를 갖는 칩 저항기를 제조할 수 있다.
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
도 2는 본 발명의 실시형태에 따른 칩 저항기를 나타낸다.
이 실시형태에 의한 칩 저항기는, 칩형으로 구성한 절연기판(11)의 하면에 좌우 한쌍의 하면전극(17)을 은페이스트로 형성하는 한편, 상기 절연기판(11)의 상면에 저항막(12)과, 그 양단에 대한 은페이스트에 의한 상면전극(13)을 형성함과아울러, 상기 저항막(12)을 덮는 유리 등에 의한 커버코트(14)를 형성하고, 상기 양 상면전극(13)의 상면에 은페이스트에 의하거나, 혹은 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트에 의하거나, 또는 후술하는 경화타입의 도전성 수지 페이스트에 의한 보조상면전극(15)을, 상기 커버코트(14)에 대하여 일부 겹치도록 형성하고, 또한, 상기 커버코트(14)의 상면에 이것을 덮는 유리 또는 열경화성 합성수지에 의한 최상층의 오버코트(19)를, 상기 보조상면전극(15) 중 상기 커버코트(14)에 겹치는 부분에 대하여 일부 겹치도록 형성하고, 상기 절연기판(11)의 좌우 양단면(11a)에 은페이스트 또는 도전성 수지 페이스트에 의한 측면전극(16)을, 상기 상면전극(13), 상기 보조상면전극(15) 및 하면전극(17)에 전기적으로 도통하도록 형성하며, 또한, 상기 보조상면전극(15), 측면전극(16) 및 하면전극(17)의 표면에 니켈도금층에 땜납 또는 주석도금층을 겹쳐서 이루어지는 등의 금속도금층(18)을 형성하여 이루어지는 것이다.
이와 같이, 상기 커버코트(14)의 상면에 상기 보조상면전극(15) 중 상기 커버코트(14)에 겹치는 부분에 대하여 일부 겹치도록 최상층의 오버코트(19)를 더 형성함으로써, 상기 보조상면전극(15) 중 커버코트(14)에 겹치는 부분은 상기 오버코트(19)로 덮이게 되어, 이 부분에 대기공기중의 황화수소 등의 유황가스가 침입하는 것을 상기 최상층의 오버코트로 확실하게 방지할 수 있기 때문에, 상기 부분에 마이그레이션 등의 부식이 발생하는 것을 확실하게 억제할 수 있다.
특히, 상기한 실시형태에 있어서는, 상기 보조상면전극(15)을 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트로 형성함으로써, 이 종류의 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트는, 유황가스에 의한 마이그레이션 등의 부식이 발생하는 일이 현저하게 낮기 때문에, 상기 보조상면전극(15) 중 커버코트(14)에 겹치는 부분에 마이그레이션 등의 부식이 발생하는 것을 확실하게 저감할 수 있다.
또, 상기 보조상면전극(15)을, 상기 니켈 또는 구리 등의 비금속을 주성분으로 하는 소성타입의 도전성 페이스트로 형성하는 대신에, 니켈 또는 구리 등의 비금속에 의해서 도전성을 부여하여 이루어지고 건조 등으로 경화하도록 한 경화타입의 도전성 수지 페이스트로 형성하여도 좋다.
그리고, 상기 보조상면전극(15)을, 카본으로 도전성을 부여하여 이루어지고 건조 등으로 경화하도록 한 경화타입의 도전성 수지 페이스트로 형성하여도 좋다.
이 종류의 카본에 의해서 도전을 부여하여 이루어지는 도전성 수지 페이스트는, 유황가스에 의한 마이그레이션 등의 부식이 발생하는 일이 없기 때문에, 상기 보조상면전극(15) 중 커버코트(14)에 겹치는 부분에 마이그레이션 등의 부식이 발생하는 것을 더욱 확실하게 방지할 수 있다.
그리고, 도 3 내지 도 9는, 상기 실시형태에 의한 칩 저항기를 제조하는 방법을 나타낸다.
이 제조방법은,
① 우선, 도 3에 나타내는 바와 같이, 칩형 절연기판(11)의 하면에 한쌍의 하면전극(17)을, 절연기판(11)의 상면에 한쌍의 상면전극(13)을, 은페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 각각 형성하는공정.
② 이어서, 도 4에 나타내는 바와 같이, 상기 절연기판(11)의 상면에 저항막(12)을, 그 재료 페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
또한, 이 저항막(12)을 형성하는 공정을, 상기 상면전극(13)을 형성하는 공정보다 먼저 행하고, 그 후에 있어서 상면전극(13)을 형성하는 공정을 행하도록 하여도 좋다.
③ 이어서, 도 5에 나타내는 바와 같이, 상기 저항막(12)에 대하여 유리에 의한 언더코트(14')를, 재료 페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
④ 이어서, 상기 언더코트(14')의 위에서 상기 저항막(12)에 대하여 레이저광선의 조사 등으로 트리밍홈을 형성함으로써, 그 저항값이 소정값으로 되도록 트리밍 조정을 행하는 공정.
⑤ 이어서, 상기 절연기판(11)의 상면에, 도 6에 나타내는 바와 같이 상기 저항막(12) 및 상기 언더코트(14')의 전체를 덮는 유리제의 커버코트(14)를, 그 재료 페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
⑥ 이어서, 상기 양 상면전극(13)의 상면에, 도 7에 나타내는 바와 같이 두꺼운 보조상면전극(15)을, 상기 커버코트(14)에 대하여 일부 겹치도록 은페이스트나, 혹은 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
⑦ 이어서, 상기 커버코트(14)의 상면에, 도 8에 나타내는 바와 같이 유리에 의한 최상층의 오버코트(19)를, 상기 양 보조상면전극(15) 중 커버코트(14)에 겹치는 부분에 대하여 일부 겹치도록, 그 재료 페이스트의 스크린인쇄에 의한 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
⑧ 이어서, 상기 절연기판(11)의 좌우 양단면(11a)에, 도 9에 나타내는 바와 같이 측면전극(16)을, 상기 측면전극(16)이 상기 보조상면전극(15)의 상면 및 상기 하면전극(17)의 하면에 일부 겹치도록, 그 은페이스트 등의 도전성 페이스트의 도포와 그 후에 있어서의 소정온도에서의 소성으로 형성하는 공정.
⑨ 그리고, 상기 보조상면전극(15), 측면전극(16) 및 하면전극(17)의 표면에, 니켈도금층에 땜납 또는 주석도금층을 겹쳐서 이루어지는 등의 금속도금층(18)을 배럴도금으로 형성하는 공정.
을 포함하고, 이것에 의해서 상기 도 2에 나타내는 구성의 칩 저항기를 제조할 수 있다.
또한, 상기 오버코트(19)를 형성하는 공정과, 상기 측면전극(16)을 형성하는 공정의 순서를 반대로 하여도 좋다.
다른 실시형태에 있어서는, 상기 최상층의 오버코트(19)를 열경화성 합성수지제로 하는 것이 가능하다.
이 경우, 즉, 상기 최상층의 오버코트(19)를 열경화성 합성수지제로 하는 경우에는, 이하에 서술하는 2가지 방법을 채용할 수 있다.
제1의 방법은, 상기한 ①∼⑨의 공정 중 ⑥의 공정(즉, 보조상면전극(15)을 형성하는 공정)의 후에 있어서, 상기 측면전극(16)을 그 은페이스트 등의 도전성 페이스트의 도포와 소정온도에서의 소성으로 형성하고, 그 후에 있어서, 상기 합성수지에 의한 오버코트(19)를, 그 재료의 스크린인쇄에 의한 도포와 상기 도전성 페이스트의 소성보다 낮은 온도에서의 건조 등에 의한 경화처리로 형성하며, 그리고 금속도금층(18)을 형성한다는 방법이다.
제2의 방법은, 상기 ⑥의 공정 후에 있어서, 상기 합성수지에 의한 오버코트(19)를, 그 재료의 스크린인쇄에 의한 도포와 그 후에 있어서의 건조 등의 경화처리로 형성하고, 그 후에 있어서, 상기 측면전극(16)을, 각종 금속에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 건조 등의 경화처리로 형성하며, 그리고 금속도금층(18)을 형성한다는 방법이다.
또, 상기 보조상면전극(15)을, 상기한 바와 같이 은페이스트의 소성으로 형성하거나, 혹은 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트의 소성으로 형성하는 것, 즉, 소성타입의 은페이스트 또는 도전성 페이스트를 사용하는 대신에, 카본에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성하는 경우에는, 상기 최상층의 오버코트(19)를 열경화성 합성수지에 의해, 상기 측면전극(16)을 각종 금속에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트에 의해 각각 형성한다.
즉, 상기한 ①∼⑨의 공정 중 ⑤의 공정(커버코트(14)를 형성하는 공정)의후에 있어서, 우선 양 상면전극(13)의 상면에, 상기 보조상면전극(15)을 카본에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 건조 등의 경화처리로 형성하고, 이어서, 측면전극(16)을 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 건조 등의 경화처리로 형성한 후, 오버코트(19)를 그 재료의 스크린인쇄에 의한 도포와 그 후에 있어서의 건조 등의 경화처리로 형성하거나, 혹은, 상기 오버코트(19)를 그 재료의 스크린인쇄에 의한 도포와 그 후에 있어서의 건조 등의 경화처리로 형성한 후, 측면전극(16)을 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 건조 등의 경화처리로 형성하며, 그리고, 금속도금층(18)을 형성한다는 방법을 채용한다.
또, 다른 실시형태에 있어서는, 상기 보조상면전극(15)을, 상기한 바와 같이 니켈 또는 구리 등의 비금속을 주성분으로 하는 도전성 페이스트의 도포 및 소성으로 형성하는 것, 바꾸어 말하면, 소성타입의 도전성 페이스트로 형성하는 대신에, 상기 니켈 또는 구리 등의 비금속에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성할 수 있다.
이 경우에는, 상기 ⑤의 공정의 후에 있어서, 우선, 양 상면전극(13)의 상면에, 상기 보조상면전극(15)을 상기한 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 경화처리로 형성하고, 이어서, 측면전극(16)을 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 경화처리로 형성한 후, 오버코트(19)를 그 재료의 스크린인쇄에 의한 도포와 그 후에 있어서의 경화처리로 형성하거나, 혹은 상기 오버코트(19)를 그 재료의 스크린인쇄에 의한 도포와 그 후에 있어서의경화처리로 형성한 후, 측면전극(16)을 경화타입의 도전성 수지 페이스트의 도포와 그 후에 있어서의 경화처리로 형성하고, 그리고 금속도금층(18)을 형성한다는 방법을 채용한다.

Claims (5)

  1. 칩형으로 된 절연기판의 상면에 1개 이상의 저항막과 그 양단에 대한 좌우 한쌍의 상면전극을 형성함과 아울러, 상기 저항막을 덮는 커버코트를 형성하고, 또한 상기 양 상면전극의 상면에 보조상면전극을 상기 커버코트에 대하여 일부 겹치도록 형성하는 한편, 상기 절연기판의 좌우 양단면에 측면전극을 상기 상면전극 및 보조상면전극에 전기적으로 도통하도록 형성하고, 또한, 상기 보조상면전극 및 측면전극의 표면에 금속도금층을 형성하여 이루어지는 칩 저항기에 있어서,
    상기 커버코트의 상면에, 상기 보조상면전극 중 상기 커버코트에 겹치는 부분에 대하여 일부 겹치도록 최상층의 오버코트를 더 형성하는 것을 특징으로 하는 칩 저항기.
  2. 제1항에 있어서, 상기 상면전극에 겹친 보조상면전극을, 니켈 또는 구리 등의 비금속을 주성분으로 하는 소성타입의 도전성 페이스트로 형성하는 것을 특징으로 하는 칩 저항기.
  3. 제1항에 있어서, 상기 상면전극에 겹친 보조상면전극을, 니켈 또는 구리 등의 비금속에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성하는 것을 특징으로 하는 칩 저항기.
  4. 제1항에 있어서, 상기 상면전극에 겹친 보조상면전극을, 카본에 의해서 도전성을 부여하여 이루어지는 경화타입의 도전성 수지 페이스트로 형성하는 것을 특징으로 하는 칩 저항기.
  5. 칩형 절연기판의 상면에 1개 이상의 저항막과 그 양단에 대한 상면전극을 형성하는 공정과, 상기 절연기판의 상면에 상기 저항막을 덮는 커버코트를 형성하는 공정과, 상기 양 상면전극에 겹쳐서 보조상면전극을 상기 커버코트에 대하여 일부 겹쳐서 형성하는 공정과, 상기 절연기판의 양단면에 측면전극을 적어도 상기 상면전극에 전기적으로 도통하도록 형성하는 공정과, 상기 커버코트의 상면에 이것을 덮는 최상층의 오버코트를 상기 보조상면전극 중 상기 커버코트에 겹치는 부분에 대하여 일부 겹치도록 형성하는 공정과, 상기 보조상면전극 및 측면전극의 표면에 금속도금층을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 칩 저항기의 제조방법.
KR10-2004-7000384A 2001-11-28 2002-11-28 칩 저항기와 그 제조방법 KR20040053097A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00362650 2001-11-28
JP2001362650 2001-11-28
PCT/JP2002/012407 WO2003046934A1 (fr) 2001-11-28 2002-11-28 Pave resisitf et procede de fabrication correspondant

Publications (1)

Publication Number Publication Date
KR20040053097A true KR20040053097A (ko) 2004-06-23

Family

ID=19173118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7000384A KR20040053097A (ko) 2001-11-28 2002-11-28 칩 저항기와 그 제조방법

Country Status (7)

Country Link
US (1) US7098768B2 (ko)
EP (1) EP1460649A4 (ko)
JP (1) JPWO2003046934A1 (ko)
KR (1) KR20040053097A (ko)
CN (1) CN100351956C (ko)
AU (1) AU2002355043A1 (ko)
WO (1) WO2003046934A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908345B1 (ko) * 2005-03-02 2009-07-20 로무 가부시키가이샤 칩 저항기와 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848286B2 (ja) * 2003-04-16 2006-11-22 ローム株式会社 チップ抵抗器
KR20080027951A (ko) * 2005-08-18 2008-03-28 로무 가부시키가이샤 칩 저항기
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP3983264B2 (ja) * 2005-09-27 2007-09-26 北陸電気工業株式会社 チップ状電気部品の端子構造
EP3595016A1 (en) * 2006-10-12 2020-01-15 Cambrios Film Solutions Corporation Nanowire-based transparent conductors and method of making them
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP5225598B2 (ja) * 2007-03-19 2013-07-03 コーア株式会社 電子部品およびその製造法
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
CN101533692B (zh) * 2008-03-11 2011-06-01 华为技术有限公司 一种表贴电阻和一种印刷电路板
JP2010161135A (ja) * 2009-01-07 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
TWI503849B (zh) * 2009-09-08 2015-10-11 Cyntec Co Ltd 微電阻元件
CN102035175A (zh) * 2009-09-30 2011-04-27 瑷司柏电子股份有限公司 过温及过电流双保护元件及其制法
CN102237160A (zh) * 2010-04-30 2011-11-09 国巨股份有限公司 具有低电阻的芯片电阻器及其制造方法
CN103392212B (zh) 2011-02-24 2016-10-05 松下知识产权经营株式会社 片式电阻器及其制造方法
JP6285096B2 (ja) * 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
JP5957693B2 (ja) * 2012-06-13 2016-07-27 パナソニックＩｐマネジメント株式会社 チップ抵抗器
CN103165250B (zh) * 2013-04-09 2016-07-06 昆山厚声电子工业有限公司 厚膜抗硫化贴片电阻器及其制造方法
US9745941B2 (en) * 2014-04-29 2017-08-29 Ford Global Technologies, Llc Tunable starter resistor
US9336931B2 (en) 2014-06-06 2016-05-10 Yageo Corporation Chip resistor
CN105304241B (zh) * 2014-06-20 2017-11-17 昆山厚声电子工业有限公司 厚膜高功率低阻值贴片电阻器及其制造方法
CN106688053B (zh) * 2014-09-25 2019-01-01 兴亚株式会社 贴片电阻器及其制造方法
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
US9997281B2 (en) 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
KR101883040B1 (ko) 2016-01-08 2018-07-27 삼성전기주식회사 칩 저항 소자
US10312317B2 (en) 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
US10937573B2 (en) * 2017-11-02 2021-03-02 Rohm Co., Ltd. Chip resistor
DE102018216143B3 (de) * 2018-09-21 2020-03-19 Continental Automotive Gmbh Kontaktanordnung und Vorrichtung mit einer Grundplatte und einer darauf angeordneten Kontaktanordnung
DE112020005533T5 (de) * 2019-11-12 2022-08-18 Rohm Co., Ltd. Chip-widerstand
KR102231103B1 (ko) * 2019-12-10 2021-03-23 삼성전기주식회사 저항 소자
JP2023056844A (ja) * 2021-10-08 2023-04-20 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
US11688533B2 (en) * 2021-11-02 2023-06-27 Cyntec Co., Ltd. Chip resistor structure
JP2023068463A (ja) * 2021-11-02 2023-05-17 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
KR20230121405A (ko) * 2022-02-11 2023-08-18 삼성전기주식회사 저항 부품

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810843B2 (ja) 1980-04-22 1983-02-28 松下電器産業株式会社 チップ抵抗器の製造法
JPS577915A (en) 1980-06-18 1982-01-16 Tdk Electronics Co Ltd Electrode for electronic part and method of forming same
JPH071724B2 (ja) * 1989-02-25 1995-01-11 三菱マテリアル株式会社 チップ型固定抵抗器の製造方法
JPH07111921B2 (ja) * 1989-08-01 1995-11-29 釜屋電機株式会社 チップ抵抗器
JPH02110903A (ja) * 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
JPH07297006A (ja) * 1994-04-21 1995-11-10 Matsushita Electric Ind Co Ltd チップ状電子部品
JP3177429B2 (ja) * 1996-01-29 2001-06-18 ローム株式会社 チップ型抵抗器の構造
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
GB2320620B (en) * 1996-12-20 2001-06-27 Rohm Co Ltd Chip type resistor and manufacturing method thereof
WO1999001876A1 (fr) * 1997-07-03 1999-01-14 Matsushita Electric Industrial Co., Ltd. Resistance et procede de fabrication
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法
JP3134067B2 (ja) * 1998-09-29 2001-02-13 釜屋電機株式会社 低抵抗チップ抵抗器及びその製造方法
KR100328255B1 (ko) * 1999-01-27 2002-03-16 이형도 칩 부품 및 그 제조방법
JP3121325B2 (ja) * 1999-02-10 2000-12-25 ローム株式会社 チップ型抵抗器の構造
JP3967040B2 (ja) * 1999-07-05 2007-08-29 ローム株式会社 多連のチップ型抵抗器の構造
JP2001110601A (ja) * 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908345B1 (ko) * 2005-03-02 2009-07-20 로무 가부시키가이샤 칩 저항기와 그 제조 방법

Also Published As

Publication number Publication date
JPWO2003046934A1 (ja) 2005-04-14
CN100351956C (zh) 2007-11-28
US20040262712A1 (en) 2004-12-30
EP1460649A4 (en) 2008-10-01
US7098768B2 (en) 2006-08-29
AU2002355043A1 (en) 2003-06-10
CN1524275A (zh) 2004-08-25
EP1460649A1 (en) 2004-09-22
WO2003046934A1 (fr) 2003-06-05

Similar Documents

Publication Publication Date Title
KR20040053097A (ko) 칩 저항기와 그 제조방법
KR100908345B1 (ko) 칩 저항기와 그 제조 방법
US6982624B2 (en) Chip resistor
JPH1126204A (ja) 抵抗器およびその製造方法
US10290403B2 (en) Methods of fabricating chip resistors using aluminum terminal electrodes
US20040164842A1 (en) Chip resistor
US6861941B2 (en) Chip resistor
WO2017002566A1 (ja) 配線基板およびサーマルヘッド
JP2006245218A (ja) チップ抵抗器とその製造方法
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4198133B2 (ja) チップ抵抗器とその製造方法
CN217485176U (zh) 芯片电阻器基材层和电阻层的强化结合结构
WO2022180979A1 (ja) チップ抵抗器
JP2002184645A (ja) 表面実装方式のチップ部品
JP3867587B2 (ja) チップ抵抗器
JP4395980B2 (ja) 厚膜抵抗体印刷基板の製造方法
JP2006066613A (ja) チップ型部品とその製造方法
TW202305840A (zh) 晶片電阻器基材層和電阻層的強化結合方法
JP4526117B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
TW202416302A (zh) 厚膜電阻元件的製作方法
JP2007194398A (ja) チップ形抵抗ネットワーク
CN115803830A (zh) 电阻器
JP2000077212A (ja) チップ部品
JP2003163107A (ja) チップ抵抗器の製造方法
JPH11204306A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application